SU1056275A1 - Логическое запоминающее устройство - Google Patents

Description

Изобретение относитс  к вычислительной технике и может быть исполь зовано в системах хранени  и переда чи информации. Известно логическое запоминающее устройство, содержащее субсистегиы пам ти, кажда  из которых хранит определенное количество одноразр дных слов и включает в себ  дешифратор адреса, регистр адреса, регистр слова,управл ющие логические блоки, элементы И и элементы ИЛИ, триггер анализа содержимого регистра елова 1 . Недостатком данного устройства  вл етс  низкое быстродействие. Наиболее близким техническим реше нием к изобретению  вл етс  логическое запоминающее устройство 2 , содержащее посто нный накопитель,первый дешифратор, pentстр адреса, накопитель ный регистр,первую группу элементов. И выходной регистр, ключ, второй дешифратор , вторую группу элементов И коммутатор адреса, коммутатор чтени , третий и четвертый дешифраторы первый и второй счетчики и распределитель сигналов, причем входы посто нного накопител  подключены к выходам первого дешифратора, входы которого соединены с выходами регистра адреса, выходы накопительного регист ра подключены к одним из входов элементов И первой группы, другие входы которых подключены к шине Пе резапись , а выходы - к первой груп пе входов выходного регистра, одновременно выходы накопительного реги стра подключены к одним из входов элементов И второй группы, другие входы кЬторых подключены к шине Пе редача , а выходы - к входам второго дешифратора, выходы которого соединены со счетными входами выходного регистра, выходы которого подключены к информационным аходгш коммутатора, управл ющий вход коммутатора соединен с шиной Выбор группы , выход старшего разр да выходного регистра подключен к шине Выход устройства, вход младшего разр да выходного регистра подключен к выходу ключа, входы которого соеди нены соответственно с шинами Прием и Вход устройства, управл ю щие входы выходного регистра подклюСброс Сдвиг чены к шинс1М 1« влево, входы первого счетчика подСдви ключены соответственно к шине влево и первой шине Установка нул , а выход - с входом четвертог дешифратора, выход которого подключе к шине Обработано h символов, входы второго счетчика соединены со ответственно с шиной Сдвиг влево и второй шиной Установка нул , а выход подключен к входу второго дешифратора, выходы которого подключены соответственно к шинам Обработано |ti символов и Обработанно п символов (где Пггц+к - число кодовых символов; Я1 - число информационных символов; к - число проверочных символов; - число символов в группе, Е п/). Недостатком известного устройства  вл ютс  е)ольшие затраты оборудовани  при регшизации кодировани -декодировани  циклических кодов большой длины, что усложн ет устройство. Целью изобретени   вл етс  упрощение устройства. Поставленна  цель достигаетс  тем, что в логическое запоминающее устройство, содержащее посто нный накопитель, дешифраторы, регистры адреса, группы элементов И, регистры числа, ключ, коммутатор и счетчики импульсов, причем входы и выходы первого дешифратора подключены соответственно к выходам регистра адреса и к входам посто нного накопител ,выходы первого регистра числа соединены с одними из входов элементов И первой и второй групп, выходы которых подключены соответственно ко входам второго дешифратора и к одним из входов второго регистра числа, другие вхо;ды которого соединены соответственно с выходами второго дешифр 1тора и с выходом ключа, входы коммутатора подключены к одним из выходов второго регистра числа, управл ющий вход которого соединен с одними из входов первого и второго счетчиков. Выходы которых подключены соответственно к входам третьего и четвертого дешифраторов., один из входов регистра адреса, управл ющий вход посто нного накопител , установочный вход и выход второго регистра числа  вл ютс  соответственно адресным входом, входами чтени  и сброса и информационным выходом устройства:, управл ющие входы первого и второго регистров числа  вл ютс  соответственно перВЕлм входом перезаписи, вхог дом Сдвиг влево устройства, управл ющими входами которого  вл ютс  другие входы элементов И первой и второй групп и другой вход коммутатора , первый и второй входы ключа  вл ютс  соответственно входом разрешени  записи и информационным входом ус-. тройства, установочными входами которого  вл ютс  другие входы счетчиков, а управл ющими выходами - выходы третьего и четвертого дешифраторов, введены су1 1маторы по модулю два и третий регистр числа, входы которого подключены к выходам коммутатора, а выходы - к одним из входов сумматоров по модулю два, другие входы и выходу которых соединены соответственно с выходами посто нного накопител  и с входами первого регистра числа, выходил которого подключены к другим входам регистра адреса, причем управ л ющий вход третьего регистра числа  вл етс  вторым входом перезаписи устройства. На чертеже изображена функциональ на  схема предложенного устройства. Логическое запоминающее устройство содержит посто нный накопитель 1 первый дешифратор 2, регистр 3 адреса , сумматоЕЧз 4 по модулю два, первый регистр 5 числа, первую 6 и вторую 7 группы элементов И, второй дешифратор 8, второй регистр 9 числа ключ 10, коммутатор 11, третий регистр 12 числа, первый счетчик 13 импульсов , третий дешифратор 14, второй счетчик 15 импульсов, четвертый дешифратор 16.Устройство включает также адресный вход 17, вход 18 , первый вход 19 перезаписи, первый 20 и второй 21 управл ющие входы , предназначенные соответственно дл  передачи и перезаписи информации , информационный выход 22, вход 23 сброса, вход 24 Сдвиг влево, третий управл ющий вход 25, второй вход 26 перезаписи, вход 27 разрешени  записи, информационный вход 28, установочные входы 29 и 30 и управл ющие выходы 31-33 устройства. Логическое запоминающее устройство работает следующим образом. Дл  повышени  достоверности выдаваемой на выход 22 информации испол зуютс  циклический (п, т) код, где -число кодовых символов, m число информационных символов, k число проверочных символов. Циклическим кодом называетс  совокупность кодовых векторов, каждый из которых удовлетвор ет соотношени . где i (,)f - кодовый вектор циклического кода, - информационный вектор, у - вектор проверочных символов , Н -матрица, транспонирован на  к проверочной резмерностью п-к Рассмотрим подход, с помощью которого достигаетс  сокращение объем накопител  1. Известно, что цикличе кий код згщан, если определена его порождающа  матрица вида ,,й, где Jffl - единична  матрица размера .tn.rn, R - матрица проверочных символов размера mк. Дл  формировани  кодового вектор необходимо информационный вектор умножить на матрицу б f 6 . В результате умножени  информационного вектора на матрицу R определ ет с  вектор у проверочных символов. Кажда  -  строка (j 1, 2 ... матрицы и , не счита  первой, формируетс  в результате сдвига и делени  на вектор Р, называемый порождающим, (i-0 -и строки. Это обсто тельство использовано дл  сокращени  объема накопител  1 следующим образом. Матрица R разбиваетс  на М матриц R ( 1, 2 ,... , М) размерностью2.k кажда , причем люба  из этих матриц может быть получена из первой матри1ДЫ RJ , так как кажда  строка матрицы R может быть получена из предыдущей строки в результате одного сдвига и одного делени  на порождающий вектор. Таким образом, если дл  кодировани  в качестве основной использовать матрицу R( размерностью Р k то умножение всех 2.8 - разр дных слоэ на матрицу Rf образует таблицу объемом 6 дл  2 k, которую назовем таблицей кодировани . Процедура кодировани  в данном случае заключаетс  в следующем. В т-разр дном информационном векторе выбираетс  группа , из К символов. По адресу, соответствующему из таблицы кодировани , считываетс  промежуточное значение g вектора проверочных символов. Выбираетс  следующа  группа g,- из и символов ( - 1, 3,... , АЛ) и складываетс  по модулю два с промежуточным значением , вектора проверочных символов, в результате имеет i.® . По адресу, соответствующему у,, ®6i таблицы кодировани  определ етс  значение У|. Кодирование заканчиваетс  после того, как из таблицы кодировани  по адресу Уд,., Ф gm считано значениеу,, соответствующее вектору проверочных символов у . Дл  декодировани  информации в циклическом коде используетс  соотношение , где S - вектор/ содержащий К символов, называемый локатором ошибки. Локатор ошибки однозначно определ ет позицию ошибки в кодовом векторе f . Ошибка исправл етс  в результате суммировани  по модулю два с векторе ошибки, содержащим единицу в позиции, соответствующей ошибке , и нули в остальных позигщ х. Проверочную матрицу систематичесKot-o циклического кода можно представить в виде , гдеR - матрица, транспонированна  к матрицеR проверочных символов, Гц - единична  матрица размерности К-К. Исход  из этого, локатор ошибки 5 можно представить в виде

по модулю два произведени  (здесь у--вектор контрольных символов ) и произведени  1 (здесь Увектор проверочных символов кодового вектора i).

Совокупность всех векторов образует таблицу размерностью К,котора записываетс  в накопитель 1.

Сокращение объема накопител  1 достигаетс , если дл  вычислени  вектора )С контрольных символов использовать таблицу кодировани  объемов , сформированную по принципу, указанному при рассмотрении кодировани , при этом достигаетс  сокращение объема посто нного накопител  в N раз (по сравнению с известным

устройством) .

eog(n + V

Рассмотрим выполнение финкций кодировани  и декодировани  информации в логическом запоминающем устройстве. Кодирование информации В исходном состо нии счетчики 13 и 15 устанрвлены в нулевое состо ние сигналами на входах 29 и 30 соответственно . Коммутатор 11 установлен в положение передачи содержимого старших разр дов регистра 9 в регистр 12 единичным сигналом на входе 25. Ключ 10 закрыт нулев(лм сигналом на входе 27. Вт старших разр дах регистра 9 записан информационный вектор , а в k младших разр дах - нули. На .вход 26 поступает сигнал, и перва  группа , информационных символов из € старших разр дов регистра 9 через коммутатор 11 поступает в регистр 12. На вход 24 подаютс  сигналы сдвига, и содержимое старших разр дов регистра 9 посимвольно выдаетс  на выход 22 при этом счетчики 13 и 15 подсчитывают количество выданных символов, Одно1временно с передачей содержимого регистра 9 на выход 22 на вход 19 подаетс  сигнал, и перва  группа информационных символов из регистра 12 переписываетс  без обработки в регистр 5, так как из накопител  1 чтение не производитс . Далее содержимое регистра 5 переписываетс  в регистр 3 сигналом на входе 17, После того как из регистра 9 выданы символов о чем свидетельствует сигнал на выходе 31, счетчик 13 устанавливаетс  в нулевое состо ние сигналом на входе 29, И очередна  группа g, (i -2., ... , /v)

, информационных символов через коглму татор 11 переписываетс  в регистр 12 сигналом на входе 26. осуществл етс  выдача группы информационных символов из регистра 9 на выход 22 с помощью сигналов сдвига на -входе 24. Одновременно с выдачей группы символов, на входы 18 и 19 поступают сигналы, и промежуточное значение вектора проверочньох символов, считанное из накопител  1, суг.1мируетс  по модулю два

в сумматорах 4 с группойинформационных символов, записанной в регистре 12. Результат поступает в регистр 5. Далее содержимое регистра 5 переписываетс  в регистр 3, т.е. задаетс  адрес  чейки накопител  1. Аналогично выполн етс  выдача остальных информационных символов на выход 22 и формирование вектора проверочных символов После выдачи всех информационньдх символов из регистра 9, о чем свидетельствует сигнал на выходе 32, в регистре 3 записываетс  ., 0 Рд, . На вход 26 подаетс  сигнал, и в регистр 12 запис1 ваютс  нули. На входы 18 и 19; подаютс  сигналы, и значение jf вектора- проверочных символов из накопител  1 переписываетс  в регистр 5. Вектор проверочных символов из регистра 5 переписываетс  в регистр 9 через элементы И 6 сигналом на входе 21. На вход 24 подаютс  сигналы сдвига , и проверочные символы из регистра 9 Выдаютс  на выход 22. Количество выданных символов подсчитываетс  счетчиком 15. После выдачи и п k кодовых символов, о чем свидетельствует сигнал на выходе 33, кодирование заканчиваетс .

Декодирование информации.

В исходном Состо нии счетчики 13 и 15 установлены в нулевое состо ние сигналами на входах 28 и 29 соответственно . Регистр 9 установлен в нулевое состо ние сигналом на входе 23., Ключ-10 открыт единичным сигналом на входе 27. Коммутатор 11 установлен в положение передачи содержимого младших разр дов регистра 9 в регистр 12 нулевым сигналом на входе 25. На вход 24 подаютс  сигналы сдвига, и в регистр 9 через открытый ключ 10 по входу 27 записываютс  кодовые символы, поступаюитие из канала св зи при этом счетчики 13 и 15 подсчиты .вают количество прин тых символов. ;После приема первой группы g, из информационных символов, о чем свидетельствует сигнал на выходе 31, на вход 26 подаётс  сигнал, и перва  группа информационных символов из регистра 9 через коммутатор 11 записываютс  в регистр 12. Счетчик 13 устанавливаетс  в нулевое состо ние сигнал на входе 29. Осуществл етс  прием следующей группы информационных символов в регистр 9 через ключ 10 по входу 28, и одновременно содержимое регистра 12 через сумматоры 4 переписываетс  без изменени  в регистр 5 сигналом на входе 19. На вход 17 подаетс  сигнал, и содержимое регистра 5 переписываетс  в регистр 3, так как задаетс  адрес первого значени  вектора проверочных символов. После приема следующей группы информационных символов в регистр 9, на вход 26 подаетс  сигнал , и содержимое 6 младших раэр - . доврегистра 9 переписываетс  в регистр 12. Счетчик 13 устанавливаетс  в нулевое состо ние сигналом на входе 29. Принимаетс  (-itО -  группа (i-5,,.„ ) W информационных символов в регистр .9, и одновременно на входы 18, подаютс  сигналы, и группа g информационных символов, записанных в регистре 12, суммируетс  по модулю два в су1- маторах 4 с промежуточным значением If 4 вектора проверочных символов, считываемым из накопител  1 Результат записываетс  в регистр 5, т. е. формируетс  сумма ® |. . На вход 17 подаетс  сигнал, и содержимое регистра 5 переписываетс  в регистр 3, т.е. задаетс  адрес  чейки накопител  1. Аналогично осуществл етс  прием остальных групп информационных символов кодового.вектора.

Одновременно с приемом информационных символов производитс  формирование вектора у контрольных символов После приема в регистр 9 всех групп информационных символов, о чем свидетельствуют сигналы на выходах 31 и 32, на вход 26 подаетс  сигнал, и последн   группа информационных символов через коммутатор 11 переписываетс  в регистр 12. Счетчик 13 устанавливаетс  в нулевое состо ние. В ре гистр 9 по входу 28 через ключ 10 посту пают проверочные символы кодового вектора .Одновременно на. входы 18 и 19 подаютс  сигналы, и значение M-I вектора проверочных символов, считанное из накопител  1, суммируетс  с группой информационных векторов

записанной в регистре 12. Результат суммировани  поступает в регистр 5, содержимое которого переписываетс  в регистр 3. После приема всех кодовых символов в регистр 9, на вход 26 подаетс  сигнал, и проверочные символы иэ младших )с разр дов регистра 9 переписываютс  в регистр 12. На входы 18 и 19подаютс  сигналы , и контрольные символы у, считы ваемые из накопител  1, суммируютс  с прин тыми проверочными символами YJзаписанными в регистре 12, т.е. формируетс  однозначно определ ющий позицию ошибки локатор ошибки S ® У , который записываетс  в регистр 5. На вход 20 подаетс  сигнал, . и локатор ошибки из регистра 5 через элементы И 7 поступают на входы дешифратора 8, в результате чего определ етс  вектор ошибки, который поступает на входы регистра 9, благодар  чему происходит исправление ошибки в кодовом векторе f. На этом декодирование заканчиваетс .

Предлагаемое устройство по сравнению с известным обладает меньшими затратами оборудовани , при этом быстродействие не измен етс . Сокра:щение затрат оборудовани  достигает с  за счет сокращени  объема накопител  1 и уменьшени  количества логических элементов в схемах обрамлени  накопител  1, что приводит к упрощению устройства. : Технико-экономическое преимущество предложенного устройства заключа:етс  в его упрощении по сравнению с известным.

Claims (1)

1. ЛОГИЧЕСКОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО, содержащее постоянный накопитель, дешифраторы, регистр адре’са, группы элементов И, регистры числа, ключ, коммутатор и счетчики импульсов, причем входы и выходы первого дешифратора подключены соответственно к выходам регистра адреса и к входам постоянного накопителя,выходы первого регистра числа соединены с одними из входов элементов И первый и второй групп, выходы которых подключены соответственно к входам второго дешифратора и к одним из входов второго регистра числа, другие входы которого соединены соответственно с выходами второго дешифратора и с выходом ключа, входы коммутатора подключены к одним из выходов второго регистра числа, управляющий вход которого соединен с одними из входов первого и. второго счетчиков, выходы которых подключены соответственно к входам третьего и четвертого дешифраторов, один из входов регистра адреса, управляющий вход постоянного накопителя , установочный вход и выход второго регистра числа является соответственно адресным входом, входами чтения и сброса и информационным выходом устройства, управляющие входы первого и второго регистров числа являются соответственно первым входом перезаписи, входом’’Сдвиг влево’’ устройства, управляющими входами ко торого являются другие входы элементов И первой и второй групп и другой вход коммутатора, первый и второй входы ключа являются соответственно входом разрешения записи и информа- § ционным входом устройства', установочными входами которого являются другие входы счетчиков, а управляющими . вы-. _ ходами - выходы третьего и четвертого дешифраторов,© тли чающееся тем, что, с целью упрощения устройст-£ ва, в него введены сумматоры по моду-' лю два и третий регистр числа, входы которого подключены к выходам коммутатора, а выходы - к одним из входов сумматоров по модулю два, другие входы и выходы которых соединены соответственно с выходами постоянного ДК накопителя и с входами первого регит ~ стра числа, выходы которого подключены к другим входам регистра адреса, причем управляющий вход третьего регистра числа является вторым входом *»’ перезаписи устройства.