SU1051705A1

SU1051705A1 - Code-to-pulse-spacing converter

Info

Publication number: SU1051705A1
Application number: SU823458627A
Authority: SU
Inventors: Виталий Алексеевич Чистяков; Александр Борисович Егоров
Original assignee: Предприятие П/Я А-7182
Priority date: 1982-06-25
Filing date: 1982-06-25
Publication date: 1983-10-30

Description

одone

/V 7/ V 7

вat

:л: l

о елabout ate

Изобретение относитс к вычисли тельной технике и может быть использовано дл преобразовани параллельного двоичного кода числа в период повторени импульсов.jThe invention relates to a computational technique and can be used to convert a parallel binary code of a number during a pulse repetition period.

Известен преобразователь кода в, перирд повторени импульсов, содержащий вычитающий счетчик, вентили записи, схему ИЛИ-НЕ и ЗК -триггер Г|.10A known code converter in, perird pulse repetition, containing a subtracting counter, write gates, an OR-NOT circuit and a LC-trigger G | .10

Недостатком этого устройства в .л етс ограниченный диапазон преобразуемых чисел.A disadvantage of this device is the limited range of convertible numbers.

Известен преобразователь кода в период гювторени импульсов, ч:о- 15 держащий блок вентилей записи,:Known code converter in the period of pulsing of pulses, h: o- 15 holding a block of recording gates:

выходы которого соединены с уста 1О8очными входами вычитающего счет-. чика, едини МИМ выходы .вычитающего сметчика,кроме первого,подключены к 20 входам многовходового элемента ИЛИ-НЕ выход которого подсоединён к d -входу 3 К -триггера, к управл ющему входу элемента ЗАПРЕТ и к первому входу элемента И, вТорой вход элемента И 25 подключен к шине входной последова-тель ности, к управл емому входу эле-мента ЗАПРЕТ, к синхронизирующему входу 3 К-триггера и 1 счетному входу вычитажицего счетчика, первый ; ход вычитающего счетчика соединен с третьим входом элемента И, выход элемента ЗАПРЕТ V подключён к R -входу 3 К-триггера, единичный выход котйрого соединен с разрешающим входом, блока вентилей записи, информационные35 входы которого подаслючены к соответствукицим шинам входной кодовой ин .формации the outputs of which are connected to the mouth of the 1 O8 inputs of the deducting account-. In addition to the first one, the MIM outputs of the subtractive estimator are connected to the 20 inputs of the multi-input element OR the output of which is connected to the d input of the 3 K trigger, to the control input of the BANNER element and to the first input of the I element, into the To input of the AND element 25 is connected to the input sequence bus, to the control input of the PROHIBITION element, to the synchronization input 3 of the K-flip-flop and 1 counting input of the subtractor counter, the first; the stroke of the subtractive counter is connected to the third input of the AND element, the output of the BANCH V element is connected to the R-input 3 of the K-flip-flop, the single output of the Kotyr is connected to the enabling input, a block of recording gates, the information35 inputs of which are connected to the corresponding tires of the input code information

Однако этот преобразователь характеризует е сложностью схемного 40 решени , в результате чего устройство содержит большое количество оберуДовани .However, this converter is characterized by the complexity of the circuit 40 solution, as a result of which the device contains a large amount of power.

Цель изобретени - повышение надежности устройства.45The purpose of the invention is to increase the reliability of the device.

Псх:тавленна цель достигаетс тем, что в преобразователь кода В период повтор и импульсов, содержащий блок вентилей записи, информационные входы которого подклю- 50 чены к соответствующим шинам входного кода, а выходы соединены с соответствующими установочными входами вычитающего счетчика, единичные ,1выходы которого, кроме первого соот-55PSr: the target is reached by the fact that in the code converter During the repetition and pulses period, there is a block of recording gates, whose information inputs are connected to the corresponding buses of the input code, and the outputs are connected to the corresponding installation inputs of the subtracting counter, single, whose outputs except the first one is corresponding to 55

iвеТств нно подключены к входам элемента ИЛИ-НЕ, выход которого соединен с первым входом первого элементаIveSTsvno connected to the inputs of the element OR NOT, the output of which is connected to the first input of the first element

И, второй вход которого ПОДКЛЮ-,And, the second entrance of which is CONNECT-,

,.чен к шине . тактовой частоты и к Счетному входу вычитаю11|его счетчик а, первый единичный выход которого соединен с третьим входом первого элемента И, выход которого соединен с выходной шиной, дополнительно введен второй элемент И, первый вход и которого подключен к первому инверсному выходу вычитающего счетчика, второй вход - к выходу элемента ИЛИ-НЕ, а выход - к разрешающему входу блока вентилей записи.the. to the bus. clock and to the Counting input subtract 11 | its counter a, the first single output of which is connected to the third input of the first element I, the output of which is connected to the output bus, additionally introduced the second element And, the first input and which is connected to the first inverse output of the subtractive counter, the second the input is to the output of the element OR NOT, and the output is to the enabling input of the block of recording gates.

На чертеже представлена структурна электрическа схема преобразовател кода в период повторени им- . пульсов.The drawing shows a structural electrical circuit of the code converter during the repetition period. pulses.

Преобразсшатель кода в период повторени импульсов содержит вычитающи счетчик 1, блок 2 вентилей записи, многешходовый элемент ИШ-НЕ - вый элемент И k и второй элемент И шину 6 входной тактовой частоты, шины 7 входной кодовой информации и выходную шину 8.The code converter in the pulse repetition period contains a subtracting counter 1, a block 2 of recording gates, a multi-input element ISH-NOT - the first element AND k and the second element And the bus 6 of the input clock frequency, the bus 7 of the input code information and the output bus 8.

при этом выходы блока 2. вентилей записи соединены с установочными входами вычитающего счетчика 1, единичные выходы которого, кроме первого , подключены к входам элемента ИШ-НЕ 3 выход которого соединен с первым входом элемента 4 И и вторым входам второго элемента И 5, второй вход первого элемента И k подключен к шине б входной тактовой частоты иthe outputs of the block 2. recording gates are connected to the installation inputs of the subtracting counter 1, the unit outputs of which, except the first, are connected to the inputs of the IC-NOT element 3 whose output is connected to the first input of element 4 AND and the second inputs of the second element AND 5, the second input The first element And k is connected to the bus b input clock frequency and

JJ счетному входу вычитающего счетчика 1. Первый единичный выход вычитающего счетчика 1 соединен с третьим входом элемента И k, а информационны входы блока 2 вентилей записи подсоединены к шинам 7 кода. Первый вход элемента И 5 подключен к первому.инверсномувыходу вычитающего счетчика выход - к разрушающему , входу б;|юка 2 вентилей записи, а выход элемента И k - к выходной шине..8..JJ to the counting input of the counting counter 1. The first unit output of the counting meter 1 is connected to the third input of the element And k, and the information inputs of the block 2 recording gates are connected to bus 7 of the code. The first input of the element And 5 is connected to the first. Inverted output of the subtracting counter output - to the destructive, input b; | yuk 2 recording gates, and the output of the element And k - to the output bus ..8 ..

Преобразователь кода в период побторени импульсов работает следующим образом.The code Converter in the period of the excitation of pulses works as follows.

/Пусть в исходном состо нии в вычитающем счеТчиКе if занесен, наприMCpj код числа К 101 (п ть), на шине б отсутствуют входные импульсы, на выходе многовходового элемента , ИЛИ-НЕ 3 и выходах элементов И и ИЗ нулевые уровни. На шину 6 подаетс входна последбвательность импульсов, вычитающий счетчик t начинает последовательно вычитать единицы из занесенного в него кода числа. По концу первого импульса в вычитающем счетчике 1 останетс код, равный четырем, по концу второго код , равный трем, по концу третьего код, равный двум, qo концу четвертого - код, равный единице. При коде, равном единице, на пер-; вом ieдиничнoм выходе вычитающего счетчика Т установитс единичный уровень, который поступит на третий вход элемента И i, а нуле шла уровни остальных единичных выходов вычитающего счетчика 1 будут npHcyTctBoвать на входах иногсеходового элемента ИЛИ-НЕ 3. J результате этого на выходе элемента ИЛИ-НЁ 3 установитс единичный уровень, который. разблокирует элемент И Ц и второй элемент И 5« Очередной п тый импульс входной последовательности проходит через элемент И на выходHJW шину 8, По заднему фронту п того импульса вычитающий счетчик 1 устанавливаетс в нулевое состо ние, при этом на его единичном первом выходе по вл етс нулевой уровень, а на его первом инве{$сном выходе единичный уровень. Состо ни,е выхода многовходового элемента ИЛИ-НЕ 3 не измен етс . Единичные уровни входов , второго элемента И 5 вызывают его .ррабатывайие,. в результате чего на его выходе по вл етс единичный уровень, который разрешает блоку 2 вентилей записи записать код числа . Н в вычитающий счетчик 1. После записи кода числа в вычитающий счетчик 1 состо ние элементов ИЛИ-НЕ 3 И 5 И t и блока 2 вентилей записи возвращаетс в исходное. Далее процесс преобразовани числа Н в период следовани импульсов повтор етс . Призаписи в вычитающий счетчик 1 кода числа N 001 (единицы) к моменту прихода очередного входного ймпу/пьса на первом единичном выходе двои 4ного счетчика 1 и выходе много Bxdfloeoro элемента ИЛИ-НЕ 3 сохра-, ; н етс потенциа) единичного уровн . Поэтому входной-импульс проходит через открытый элемент И k на выходкую шину 8, а по заднему фронту его вычитающий счетчик 1 устанавливаетс в нулевое состо ние, срабатывает второй элемент И 5t в результ те чего через блок 2 вентилей записи /в вычитающий счетчик 1 происходит, за пись числа N 0,01. Тем самым осуествл етс преобразование кода числа N 001 в период следовани выходных импульсов. . При записи числа Н ООО (ноль) в вычитающий счетчик 1, элемент И k перекрываетс нулевым уровнем первого единичного выхода вычитающего счетчика 1, а единичные уровни выходов многовходового элемента ИЛИ-НЕ 3 и первого инверсного выхода вычитающего счетчика 1 через второй элемент И 5 и блок 2 вентилей записи удерживают в вычитающем счетчике 1 код числа N 000. Таким образом, устройство преобразует коды всех чисел (.Н/ О период повторени импульсов, а при нулевом значении кода N выходна последовательность отсутствует, при этом , выходные импульсы имеют такую же длительность, как и входные импуль;сы . . , формирование сигнала записи кода в прототипе отличаетс от предлагаемого . Если в прототипе записи формируетс от момента выдачи элементом и импульса до момента выхода очередного тактового импульса, т.е. занимает врем всей паузы, то в предлагаемом преобразователе сиг ал записи занимает только часть .паузы и заканчиваетс автоматически при занесении в вычитающий счетчунс очередного крда.. Условием надежной записи кода в преобразователе вл етс ,-vi5+t,, где Т - период импульсов тактовой частоты; 1 врем срабатывани вычитающего счетчика 1; f - врем срабатывани второго элемента И 5; 2 - врем срабатывани блока 2 вентилей записи; 3 - врем срабатывани многовходового элемента ИЛИ-НЕ 3. Введение элемента И позвол ет не т олько упростить преобразователь, но и расширить диапазон длительностей тактовых импульсов из-за того, что окончание сигнала записи кола формируетс элементами ЗАПРЕТ и К -триггером во врем действи тактового импульса,что в свою оче редь вносит дополнительную задержs1051705 / Suppose that in the initial state in the subtractive counting card if is entered, for example the MCpj code of the number K 101 (five), there are no input pulses on the bus, the output of the multi-input element, OR-NO 3 and the outputs of the AND and FROM elements are zero. An input pulse sequence is fed to bus 6, the subtractive counter t starts to subtract one by one from the number code entered in it. At the end of the first pulse in subtractive counter 1, a code of four will remain, at the end of the second a code of three, at the end of the third a code of two, qo of the end of the fourth — a code of one. When the code is equal to one, on the first; In this case, the single output of the subtracting counter T establishes a single level that goes to the third input of the element AND i, and zero goes the levels of the remaining single outputs of the subtractive counter 1 will be npHcyTctBoV at the inputs of the non-flooded element OR NOT HE. a single level is established which. unlocks element I C and the second element I 5 "The next fifth pulse of the input sequence passes through the element I to the output HJW bus 8. On the falling edge of the fifth pulse, the subtracting counter 1 is set to the zero state, and at its first single output the zero level, and on its first investment {$ sleep output is a single level. The state, e of the output of the multi-input element OR-NO 3 does not change. Unit levels of inputs, the second element And 5 cause it. Working ,. As a result, a single level appears at its output, which allows the recording valve block 2 to record a number code. H into the subtractive counter 1. After the number code is written into the subtractive counter 1, the state of the elements OR-NOT 3 AND 5 AND t and the block 2 of the recording gates returns to the initial state. Further, the process of converting the number H to the pulse following period is repeated. The prizes in the subtracting counter 1 of the code of the number N 001 (one) by the time of the arrival of the next input imp / pie at the first unit output of double 4 counter 1 and the output of many Bxdfloeoro of the element OR NOT 3 save; potential potentiation of a single level. Therefore, the input-pulse passes through the open element AND k to the output bus 8, and on the falling edge its subtractive counter 1 is set to the zero state, the second element AND 5t is activated, as a result through the block 2 recording gates / to the subtracting counter 1 for writing the number N 0.01. Thus, the conversion of the code of the number N 001 into the follow-up period of the output pulses is carried out. . When writing the number of N LLC (zero) in the subtractive counter 1, the element And k overlaps the zero level of the first single output of the subtracting counter 1, and the unit output levels of the multi-input element OR-NOT 3 and the first inverse output of the subtracting counter 1 through the second element And 5 and the block 2 write gates hold in the subtracting counter 1 code of the number N 000. Thus, the device converts the codes of all numbers (.N / O pulse repetition period, and if the code N is zero, the output sequence is absent, while the output pulses and The same duration as the input impulse; sy., the formation of the signal for writing the code in the prototype differs from the proposed one. If in the prototype the recording is formed from the moment the element is issued and the impulse to the moment of the next clock pulse, i.e. , in the proposed converter, the recording signal occupies only a part of the pause and ends automatically when the next cr is added to the subtracting count. The prerequisite for reliable code writing in the converter is -vi5 + t, where T is the period of pulses howling frequency; 1 is the response time of the subtraction counter 1; f is the response time of the second element AND 5; 2 - time of operation of the recording valve block 2; 3 - the response time of the multi-input element OR-NOT 3. The introduction of the AND element allows not only to simplify the converter, but also to expand the range of clocks durations due to the fact that the end of the recording signal of the cola is formed by the BAN and Trigger elements during the clock impulse that in turn introduces an additional delay of 1051705

ку. равную суммарной величине ера-гаетс за счет введени второбд ывани этих элементов, на вели-. го элемента И и соответствующихku equal to the total value is eliminated due to the introduction of the repetition of these elements, by great. element and the corresponding

чину которой сужен диапазон дли-св зей, благодар чему устройсттельностей тактовых импульсов.во упрощаетс и расшир етс диаВ предлагаемом устройстве те-5 пазон длительностей тактовых имхнико-экономический эффект дости-пульсов. .the length of which is narrowed by the length of the communications, due to which the clock pulses are organized. The diaV of the proposed device teaches the 5th range of clock durations and the economic effect of pulses is simplified and expanded. .

Claims

CODE CONVERTER DURING PULSE REPEAT, containing a block of recording gates, information inputs of which are connected to the corresponding input code buses, and the outputs are connected to the corresponding installation inputs of the subtracting counter, the unit outputs of which, except the first, are respectively connected to the inputs of the OR-HE element, the output which is connected to the first input of the first AND element, the second input of which is connected to the clock bus and to the counting input of the subtracting counter, the first single output of which is connected to the third input of the first element And, the output of which is connected to the output bus, characterized in that, in order to increase the reliability of the device, a second element And is inserted into it, the first input of which is connected .. to the first inverse output of the subtracting counter, the second input to the output of the ele - g ment OR-HE, and the output · - to .. permissive input of the valve block.

records.

SU .... 1051705>