SU1046925A1 - Устройство дл обнаружени потери импульса - Google Patents

Abstract

1.УСТРОЙСТВО ДЛЯ ОБНАРУЖЕНИЯ ПОТЕРИ ИМПУЛЬСА, содержащее триггер , блоки измерени  интервалов времени и три двухвходов;ых логических элемента И-НЕ, отличающе- е с   тем, что, с целью повышени  достоверности обнаружени  потери импульса , а также расширени  функциональных возможностей путем обеспечени  контрол  длительности cciMoro )1мпульса, блоки измерени  интервалов времени (выполнены в виде блока задержки импульса и блока задержки паузы, триггер выполнен по схеме 1)-триггера, тактовый вход котоЪогп соединен с первыми входами первого и второго элементов И-НЕ и с тактовым входом устройства, D -вход с входом контролируемых импульсов пр мой выход триггера соединен с вторым входе первого элемента И-НЕ, выход которого соединен с входом блока Зсшержки импульса, а инверсный выход триггера- с вторым входом второго .элемента H-HEj выход которого соединен с входом блока задержки паузЫ, выходы обоих блоков задержки соединены соответственно с входами третьего элемента И-НЕ, выход которого подключен к выходной шине.

Description

2. .Устройство по п.- 1, отличающеес  тем, что, блоки задержки импульса и задержки паузы каждый содержит логические элементы НЕ, И-.НЕ, диод, конденсатор и резистор , причем вход блока подключен К входу элемента НЕ, выход которого подключен к первому входу элемента

И-НЕ и к катоду диода,, анод которого подключен к второму входу элемента И-НЕ ,к одному выводу резистора и первой обкладке конденсатора,втора  обкладка которого подсоединена к общей шкне,кру I гой вывод резистора подключен к шине питани ,а выход элемента И-НЕ подсоединен к выходу блока задержки.

Изобретение относитс  к импульсной технике и может быть использовано в устройствах управлени  авто:матическими лини ми, синхронизированных с движением обрабатываемых |на лини х изделий.

Известно устройство дл  обнаружени  потери импульса,содержащее квазиселектор, подключенный к элементу И, триггер, элемейт задержки, вход которого объединен с входом квазиселектора и подключен к входной шине, а выход - к установочному входу триггера, соединённого с выходом и вторым входом элемента И DillНедостатком устройства  вл етс  то, что, если после подачи питани  на входную шину к нему не будут поступать импульсы вследствие неисправности генератора импульсов, то на выходе устройства не будет информации об аварии, т.ак как устройство переходит .в режим измерени  только от входных импульбо-в.

Известно устройство дл  обнаружени  потери импульса, содержащее триггер, блоки измерени  интервалов времени, выполненные на квазиселекторах , и логические элементы И, НЕ и ИЛИ, соответственно соединенные между собой, причем выходы триггера соединены с входами квазиселекторов , а установочные входы триггера - с выходами элементов И Г2.

Недостатком этого устройства  вл етс  то, -что Вслучае его использовани  в системах управлени  автоматическимй лини ми, синхронизмроданных с движением обрабатываемых изделий, сигнал аварии на выходе будет по вл тьс  не только при неисправности источника импульсов, Мо и в случае остановок движени  обрабатываемых из11елий и св занных с этими остановками перерывов в работ источника импульсов. Кроме того, устройство не реагирует на такую неисправйость источника импульсов, как по вление на входе посто нного высокого уровн  напр жени  вместо импульсной последовательности.

Таким Образом, данное устройство не обеспечивает достаточной достоверности обнаружени  потери импульса , выдачи сигнала с неисправности источника импульсов, а также контрол  длительности самих импульсов.

Цель изобретени  - повышение достоверности обнаружени  потери импульса, а также обеспечение контрол  длительности самого импульса.

Поставленна  цель достигаетс  тем, что в устройстве, содержащем триггер, блоки измерени  интегралов времени и двухвходовые логические элементы И-НЕ, блоки измерени  интервалов времени выполнены ввиде блока задержки импульса и блока задержки паузы, триггер выполнен по схеме D-триггера, тактовый вход которого соединен с первыми входами первого и второго элементов И-НЕ и с тактовым входом устройства, ) вход - с входом контролируемых импульсов, пр мой выход триггера соединен с вторым в-ходом первого элемента И-НЕ, выход которого соединен с входом блока задержки импульса , а инверсный выход триггера - с вторым входом второго элемента И-НЕ выход которого соединен с входом блока задержки паузы, выходы обоих блоков задержки сое41инены соответственно с входами третьего, элемента И-НЕ, выход которого подключен к выходной шине.

Блоки задержки импульса и задержки паузы каждый содержит логические элементы НЕ, И-НЕ, диод, конденсатор и резистор, причем вход блока подключен к входу элемента НЕ и к катоду диода, анод которого подключен к второму входу элемента И-НЕ, к одному выводу резистора.и первой обкладке конденсатора, втора обкладка которого подсоединена к общей шине, другой вывод резистора. к шине питани , а выход элемента И-НЕ подсоединен к выходу блока за .Держки.

На чертеже представлена схема устройства дл  определени  потери импульса.

Устройство содержит Р -триггер 1, имеющий вход .2 дл  подачи контролируемых .импульсов, и тактовый вход 3 дл  подачи разрушающего (или запрещающего ) сигнала, содержащий логические элементы И-НЕ 4-7, первы и второй логические элементы И-НЕ 8 и 9, третий логический элемент И-НЕ 10, два блока измерени  интервалов времени, выполненных ввиде блока 11 задержки импульса, и блока 12 задержки паузы, из которых (верхний на чертеже ) включает в себ  элементы НЕ 14 и Н-НЕ 15, диод 16, конденсатор 17-и резистор 18, а другой (нижний на чертеже f включает в себ  элементыНЕ 19, И-НЕ 20, диод 21, конденсатор22 и резистор 23. Резисторы 18 (23) и конденсаторы 17 (22 ) образуют врем задающие цепи, причем блок задержки с резистором 18 и конденсатором 17 настроен на врем  задержки , нес солько большее времени длительности самого импульса, а блок задержки с резистором 23 и конденсатором 22 настроен на врем  задержки , несколько большее времени паузы между импульсами контролируемой последовательности. Диод 16 (21), включенный анодом в точку соединени резистора 18 (23J, конденсатора 17 (22 ) и второго входа элемента И-НЕ 15 (20J, а катодом - в точку соединени  выхода элемента НЕ 14 (19) и первого входа элемента И-НЕ . 15 (20 ) необходим дл  разр да конденсатора 17 (22 ) через элемент. 14 (19 ) НЕ.

Устройство снабжено также выходнСй шиной 13, подключенной к выходу третьего элемента И-ЙЕ 10 и к выходу устройства,, тактовый вход 3 триггера объединен с первыми входами элементов 8 и 9, вторые входы которых соединены с выходами триггера , причем пр мой выход триггера соединен с вторым входом элемента 8, выход которого соединен с блоком 11 задержки импульса, настроенным на контроль длительности импульса, а инверсный выход триггера соединен с вторым входом элемента 9, выход которого соединен блоком 12 задержки паузы, настроенным на контроль длительности паузы между двум  импульсами . Кроме того, выходы обоих блоков задержки соединены с входами выходного логического элемента 9, выход которого подсоединен к выход-, ной шине.

Устройство, в случае его использовани  в системах управлени  автоматических линий, синхронизированных с движением обрабатываемых изделий , работает следующим образом.

На вход 3 триггера подаетс  разрешающий высокий уровень напр жени  (логической 1 ), что происходит при

движении обрабатываемых на линии изделий, или запрещающий низкий уровень (логического О , что происходит при перерывах в движении изделий .

На вход 2 подаютс  контролируемые импульсы. При наличии на входе 3 запрещающего сигнсша состо ние триг- . гера 1 и всего устройства не зависит от состо ни  входа 2, а на вы0 ходе 13 также имеетс  сигнал логического О, так как запрещающий сигнал одновременно поступает на первые входы элементов 8 и 9, тогда на выходах элементов 14 и 19 также имеетс  логический О, а конден5 саторы 17 и 22 разр жены.

При подаче на вход 3 разрешающего уровн  напр жени  у элементов 8 и 9 открыты первые входы, а вторые входы этих элементов будут откры0 ватьс  поочередно, в зависимости от состо ни  триггера, которое, в свою очередь, измен етс  в зависимости от наличи  на входе 2 импульса или паузы. При наличии на входе 2 импуль5 са триггер находитс  в единичном состо нии, -на выходе элемента 14 уровень логической 1, происходит зар д конденсатора 17 через резистор 18, на первом входе элемента

0 15 - уровень логической 1.

В случае, когда длительность импульсов не превышает заданную величину , элемент IS не открываетс  по второму входу, и на выходе 13

5 состо ние не измен етс . Если же длительность импульса будет больше величины времени задержки верхней по чертежу схемы, то элемент 15 открываетс  по второму входу, а на выходе 13 по витс  сигнал «еисправнос0 ти логической 1, который будет присутствовать до окончани  импульса на входе 2.

После окончани  импульса триггер изменит свое состо ние на противо5 положное, верхн   по чертежу схема задержки сигнала будет находитьс  в режиме подготовки к измерению длительности следующего импульса, а нижн   по чертежу схема задержки 0 в режиме измерени  длительности паузы между двум  импульсами. Работа нижней схемы задержки аналогична работе верхней схемы, разница только в величинах интервалов време5 ни, на которые настроена кажда  из схем.

В случае остановок движени  обрабатываемых на автоматической линии изделий происход т перерывы в работе

0 источника импульсов, поступление которых на вход 2 устройства прекращаетс , и сигналы на выходе устройства при этом отсутствуют.

Технико-экономические преимущества данного устройства перед извест5

51046925

ными заключаютс  в повышении досто-. чивает при использовании данного

верности обнаружени  потери импуль-устройства в системе управлени  авса н подачи сигнала о неисправности,томатической линии точность работы

а также в обеспечении контрол  .ее устройств и механизмов, сокращедЛйтельности импульсов, что обеспе-ние числа отказов в работе.

Claims (2)

1. УСТРОЙСТВО ДЛЯ ОБНАРУЖЕНИЯ ПОТЕРИ ИМПУЛЬСА, содержащее триггер, блоки измерения интервалов времени и три двухвходовых логических элемента И-НЕ, отличающееся тем, что, с целью повышения достоверности обнаружения потери импульса, а также расширения функциональных возможностей путем обеспе- чения контроля длительности самого рмпульса, блоки измерения интервалов времени 1выполнены в виде блока задержки импульса и блока задержки паузы, триггер выполнен по схеме D -триггера, тактовый вход которого соединен с первыми входами первого и второго элементов И-НЕ и с тактовым входом устройства, D -вход с входом контролируемых импульсов, прямой выход триггера соединен с вторым входом первого элемента И-НЕ, выход которого соединен с входом блока задержки импульса, а инверсный выход триггера - с вторым входом второго .элемента И—НЕ; выход которого соединен с входом блока задержки паузы, выходы обоих блоков задержки соединены соответственно с входами третье го элемента И-НЕ, выход которого подключен к выходной шине.

SU .„1046925

2. Устройство по π.- 1, отличающееся тем, что, блоки задержки импульса и задержки паузы каждый содержит логические элементы НЕ, И-.НЕ, диод, конденсатор и резистор, причем вход блока подключен , к входу элемента НЕ, выход которого подключен к первому входу элемента

II—НЕ и к катоду диода,, анод которого подключен к второму входу элемента И-НЕ,к одному выводу резистора и первой обкладке конденсатора, вторая обкладка ¹ которого подсоединена к общей ши не, другой вывод резистора подключен к шине питания,а выход элемента И-НЕ подсоединен к выходу блока задержки.