SU1040614A1 - Device for decoding reflex codes - Google Patents
Device for decoding reflex codes Download PDFInfo
- Publication number
- SU1040614A1 SU1040614A1 SU823446475A SU3446475A SU1040614A1 SU 1040614 A1 SU1040614 A1 SU 1040614A1 SU 823446475 A SU823446475 A SU 823446475A SU 3446475 A SU3446475 A SU 3446475A SU 1040614 A1 SU1040614 A1 SU 1040614A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- inputs
- elements
- outputs
- coincidence
- combined
- Prior art date
Links
Landscapes
- Error Detection And Correction (AREA)
Abstract
УСТРОЙСТВО ДЕКОДИРОВАНИЯ ЗЕРКАЛЬНЫХ КОДОВ, содержащее регистр сдвига, выходы которого подключены к входам анализатора весовых коэффи циентов и первым входам первой и второй групп элементов совпгшени , вторые входы которых соответственно объединены, отличающеес тем, что, с целью повышени помехеустойчивости , в него введены дополнительный анализатор весовых коэф,фициена ов , два вспомогательных элемента совпадени , 2п элементов равнозначности (, 2, ..., n)f2n блоков задержки, элемент ИЛИ, счет чик и п выходных элементов ИЛИ, к входам которых подключены выходы первой и второй групп элементов совпадени , при этом соответствующие выходы регистра сдвига через последовательно соединенные элементы равнозначности и блоки задержки подключены к входам элемента ИЛИ, вых:од которого через счетчик подключенк первым входам первого и второго вспомогательных элементов совпадени , к вторым входам которых подключены выходы анализатора весовых Коэффициентов и дополнительного анализатсэра весовых коэффициентов, входы которого объединены с первыми входами первой группы элементов совпадени , а выходы первого и второго вспомогательных элементов совпадени подключены соответственно к объединенным вторым входам первой группы элементов совпадени и объединенным вторым входам второй группы элементов , совпадени . 4 О сь 4:A DECODING DEVICE FOR MIRROR CODES, containing a shift register, the outputs of which are connected to the inputs of the weight coefficient analyzer and the first inputs of the first and second groups of matching elements, the second inputs of which, respectively, are combined, characterized in that, in order to increase the noise immunity, an additional weight analyzer is introduced into it the coefficient, the factor, two auxiliary coincidence elements, 2n equivalence elements (, 2, ..., n) f2n delay blocks, the OR element, the counter and n output OR elements, to the inputs of the co There are connected the outputs of the first and second groups of elements of coincidence, while the corresponding outputs of the shift register are connected through serially connected elements of equivalence and delay blocks to the inputs of the OR element, the outputs of which through a counter are connected to the first inputs of the first and second auxiliary elements of coincidence, to the second inputs of which the outputs of the weight coefficient analyzer and the additional weight factor analyzer are connected, the inputs of which are combined with the first inputs of the first group of elements The matching matches, and the outputs of the first and second auxiliary matching elements are connected respectively to the combined second inputs of the first group of matching elements and the combined second inputs of the second group of elements, a match. 4 About 4:
Description
-Изобретение относитс к радиотехнике , в частности к системам передачи дискретных сообщений, и может быть использовано при передаче формалиэован.ных команд.The invention relates to radio engineering, in particular, to discrete message transmission systems, and can be used in the transmission of formalized commands.
Известно устройство декодировани зеркальных кодов, содержащее регистр сдвига, соответствующие .выходы которого соединены с входами анализатора весовых коэффициентов, первыми входами элементов совпадени , вторые входы которых объединены }.,A mirror code decoding device is known, which contains a shift register, the corresponding outputs of which are connected to the inputs of a weight analyzer, the first inputs of a match element, the second inputs of which are combined}.
Однако известное устройство обладает низкой помехоустойчивостьюHowever, the known device has low noise immunity.
Цель изобретени - повышение помехоустойчивости приема.The purpose of the invention is to improve the noise immunity of reception.
Поставленна цель достигаетс тем, что устройство декодировани зеркальных кодов, содержащее регистр сдвига, выходы которого подключены к входам анализатора весовых коэффициентов и первым входам первой и второй групп элементов совпадени , -вторые входы которых соответственно объединены, введены дополнительный анализатор весовых коэффициентов, два вспомогательных элемента совпадени , 2п элементов равнозначности (, 2, ...,п), 2п блоков задержки, элемент ИЛИ, счетчик и п выходных элементов ИЛИ, к входам которых подключены выходы первой и второй групп эле: ментов совпадени , при этом соответствующие выходы регистра сдвига через последовательно соединенные элементы равнозначности и блрки задержки подключены к входам элемента ИЛИ, выход которого, через счетчик подключен к первым входам первого и второго вспомогательных элементов совпадени , к вторым входам которых подключены выходы анализатора весовых коэффициентов и дополнительного анализатора весовых коэффициентов, входы которого объединены с первыми входами первой группы элементов совпадени , а выходы первого и второго вспомогательных элементов совпадени подключены соответственно к объединенным вторым входам первой группй элементов совпадени и объединенным вторым входам второй группы элементов совпадени .The goal is achieved by the fact that the device for decoding mirror codes, containing the shift register, whose outputs are connected to the inputs of the weight analyzer and the first inputs of the first and second groups of matching elements, the second inputs of which are respectively combined, introduced an additional analyzer of weights, two auxiliary matching elements , 2p equivalence elements (, 2, ..., p), 2n delay blocks, OR element, counter and n output OR elements, to the inputs of which the first and the second group of elements: a match, while the corresponding outputs of the shift register through serially connected elements of equivalence and delay delay are connected to the inputs of the OR element, the output of which, through a counter, is connected to the first inputs of the first and second auxiliary elements of the match, to the second inputs of which the analyzer outputs weighting coefficients and an additional weighting analyzer, whose inputs are combined with the first inputs of the first group of coincidence elements, and the outputs of the first and torogo matcher auxiliary elements respectively connected to the combined second inputs of the first group of matching elements and the combined second inputs of the second group of matching elements.
,,
На чертеже представлена структурна электрическа схема устройства декодировани зеркальных кодов.The drawing shows a structural electrical circuit of the device for decoding mirror codes.
Устройство содержит регистр 1 сдвига, элементы 2 равнозначности, блоки 3 задержки, элемент ИЛИ 4, счетчик 5, анализатор 6 весовых коэффициентов, дополнительный анализатор 7 весовых коэффициентов, элементы 8 совпадени , вспомогательные элементы 9 совпадени , выходные элементы ИЛИ 10. The device contains a shift register 1, equivalence elements 2, delay blocks 3, element OR 4, counter 5, weight analyzer 6, additional weight analyzer 7, coincidence elements 8, matching auxiliary elements 9, output elements OR 10.
Регистр 1 сдвига состоит из 2п чеек, где п - длина кодовой комбинации зеркального кода. Емкость счетчика 5 равнй п-1.Register 1 shift consists of 2p cells, where n is the length of the code combination of the mirror code. The capacity of the counter 5 is equal to n-1.
Устройство работает следующим образом.The device works as follows.
На вход регистра 1 сдвига и- канала поступает импульсна последовательность , представл юща собой совокупность несколько рэз дублированных кодограмм, образованных из чередующихс зеркальных одна с другой кодовых комбинаций. После прихода очередного символа наход ща с в регистре 1 -сдвига последовательность сдвигаетс на одлн разр д. На каждом такте содержимое регистра 1 сдвига провер етс с помощью элементов 2 равнозначности на тождественность симметрично расположенных элементов. Сигналы о результатах этих проверок 1ерез блоки 3 задержки и элемент ИЛИ 4 подаютс на счетчик 5. Блоки 3 задержки имеют разное врем задержки сигнала и вклчены дл обеспечени неодновременного прихода сигналов с элементов 2равнозначности .на вход счетчика 5. Счетчик 5 подсчитывает число совпадений симметрично расположенных элементов последовательности из регистра 1 сдвига. При заполнении счетчика 5 на его выходе по витс сигнал, подаваемый на одни входы вспомогательных элементов 9 совпадени .The input of the I-channel shift register 1 is a pulse sequence, which is a combination of several replicates of duplicated patterns, formed from alternating mirror combinations of one another code combinations. After the arrival of the next character, the sequence located in the 1-shift register is shifted by one bit. At each clock cycle, the contents of the shift register 1 are checked with the help of elements 2 of equivalence for the identity of symmetrically located elements. Signals about the results of these checks 1 through the 3 delay blocks and the OR 4 element are fed to the counter 5. The 3 delay blocks have different signal delay times and are turned on to ensure non-simultaneous arrival of signals from the equalization elements 2. The input of the counter 5. Counter 5 counts the number of matches of symmetrically arranged elements sequences from shift register 1. When the counter 5 is filled at its output, the signal is transmitted to one of the inputs of the auxiliary elements 9 of coincidence.
Одновременно содержимое первых п чеек .регистра 1 сдвига провер ;етс анализатором 6 весовых коэффициентов на соответствие требуемом значению, то же в отношении содержимого следующих п чеек регистра 1 сдвига выполн ет дополнительный анализатор 7 весовых коэффициентов. Пр выполнении услови веса на выходе анализатора 6 весовых коэффициентов или выходе дополнительного анализатора 7 весовых коэффициентов по в тс сигналы, подаваемые на вторые входы соответствующих вспомогательных элементов 9 совпаден-и . At the same time, the contents of the first pins of the shift register 1 are checked by the analyzer 6 weight coefficients for compliance with the desired value, the same for the contents of the next cells of the shift register 1 is performed by the additional analyzer 7 weight coefficients. When the weight condition at the output of the analyzer 6 weight coefficients is fulfilled or the output of the additional analyzer 7 weight coefficients in ms, the signals supplied to the second inputs of the corresponding auxiliary elements 9 are the same.
Если записанна в регистре 1 сдвига последовательность представл ет две неискаженные ошибкам кодовые комбинации в своих границах, то на выходах счетчика 5, анализатора 6 весовых коэффициентов и допонительного анализатора 7 весовых коэффициентов по в тс разрешающие сигналы и сигналы с выходов вспомогательных элементов 9 Совпадени , подаваемые на объединенные входы элементов 8 совпадени , разрешат считывание содержимого регистра 1 сдвига, сигналы из чеек которого через элементы 8 совпадени и выходные элементы ИЛИ 10 проход т на выход устройства.If the sequence recorded in shift register 1 represents two code combinations that are not distorted by errors, then at the outputs of counter 5, analyzer 6 weights and additional analyzer 7 weights in ts, the enable signals and signals from the outputs of the auxiliary elements 9 coincidences supplied to the combined inputs of the matching elements 8 will allow reading the contents of the shift register 1, the signals from the cells of which through the matching elements 8 and the output elements OR 10 are passed to the output device.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU823446475A SU1040614A1 (en) | 1982-05-28 | 1982-05-28 | Device for decoding reflex codes |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU823446475A SU1040614A1 (en) | 1982-05-28 | 1982-05-28 | Device for decoding reflex codes |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1040614A1 true SU1040614A1 (en) | 1983-09-07 |
Family
ID=21014545
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU823446475A SU1040614A1 (en) | 1982-05-28 | 1982-05-28 | Device for decoding reflex codes |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1040614A1 (en) |
-
1982
- 1982-05-28 SU SU823446475A patent/SU1040614A1/en active
Non-Patent Citations (1)
Title |
---|
1. Авторское свидетельство СССР 534878, кл. Н 04L 7/00, 1972 (прототип). * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3855576A (en) | Asynchronous internally clocked sequential digital word detector | |
CA2019821A1 (en) | Signal conversion circuit | |
SU1040614A1 (en) | Device for decoding reflex codes | |
JPS5652438A (en) | Decoding circuit | |
SU1367169A1 (en) | Phase start device | |
SU557497A1 (en) | Cyclic Decoder | |
SU582586A1 (en) | Device for receiving time signals and current time coded information | |
JPS57190420A (en) | Serial-parallel converting circuit | |
SU1569957A1 (en) | Digital filter | |
SU1117848A1 (en) | Binary cyclic code decoder | |
SU1116547A1 (en) | Device for selecting recurrent synchronizing signal | |
SU1672571A1 (en) | Device for reception of information | |
SU1185614A1 (en) | Device for decoding batch errors | |
SU890555A1 (en) | Piramidal two-element code decoder | |
SU1596453A1 (en) | Pulse recurrence rate divider | |
SU1325721A1 (en) | Receiving start-stop device | |
SU690608A1 (en) | Frequency multiplier | |
SU1376081A1 (en) | Adding device | |
SU1077050A1 (en) | Device for majority decoding of binary codes | |
SU1145469A1 (en) | Code driver | |
SU677122A2 (en) | Method of transmitting discrete information in communication system with multiple repetition of intelligence signal | |
SU1665526A1 (en) | Digital data receiving device | |
SU817994A1 (en) | Complex signal shaping device | |
SU1083355A1 (en) | Pulse-duration selector | |
SU882018A1 (en) | Digital signal decoder |