(54) ЦИФРОВОЙ ДЕШИФРАТОР ЧМ СИГНАЛОВ(54) DIGITAL DEFINER CHM FM SIGNALS
Изрбретение относитс к электросв зи и мо жет 1ть использовано дл приема дискретных CHTHiliipB в системах с частотной манипул цией. Известен цифровой дешифратор ЧМ сигналов, содержащий генератор опорной частоты, формирователь импульсов, выход которого подключен к первому входу формировател управл ющего сигнала, последовательно соеданенные управл юищй регистр, ключ номинала, счетчик номинала , декодирующий блок позитива, первый блок весовой функции и анализатор, второй блок весовой функции, декодирующий блок негатива, выход которого соединен с первым входом второго блока весовой функции, выход которого подключен к входу анализатора, один выход управл ющего регнстра подключен к второму входу формировател управл ющего сигнала, кроме того, одни входы декодирующих блоков позитива и иегатиВа объединены и со единены с соответствующим выходом управл - ющего регистра, другие входы декодирующих блоков позитива и негативг соедииены с соответствующими выходами счетчика номинала П. Однако помехоустойчивость такого дещифратора невелика. Цель изобретени - повыщение помехоустойчивости . Цель достигаетс тем, что в цифровой дещифратор ЧМ сигналов, содержащий генератор опорной частоты, формирователь импульсов, вьрсод которого подключен к первому входу форми ровател управл ющего сигнала, последовательно соединенные управл ющий регистр, ключ номинала, счетчик номинала, декодирующий блок позитива, первый блок весовой функщга и анализатор, второй блок весовой функции, декодирующий блок негатива, выход которого соедииен с первым входом второго блока весовой функции, выход которого подключен к входу анализатора, один выход управл ющего регистра подключен к второму входу формировател управл ющего сигнала, кроме того, оц ни входы декодирующих блоков позитива и негатива объединены и соединены с соответствующим выходом управл ющего регистра, другие входы декодирующих блоков позитива и негатива соединены с соответствующими выходами счетчика номинала, введен счетчик задерж ки, выход которого подключен к первому входу управл ющего регистра, второй вход которого соединен с соответствующими входами ключа номинала и счетчика задержки, с выходом генератора опорной частоты и с вторыми входами блоков весовой функции, лыходы формировател управл ющих сигналов подключены к соответствующим входам счетчика за-, держки.. На чертеже приведена структурна электрическа схема предлагаемого устройства. Цифровой дешифратор ЧМ сигналов содержит генератор 1 опорной частоты, формирователь 2 импульсов, формирователь 3 управ л ющего сигнала, управл ющий регистр 4, ключ 5 номинала, декодирующий блок 6 негатива, счетчик 7 номинала, декодирующий блок 8 позитива , первый блок 9 весовых функций, ана ,лизатор 10, второй блок 11 весовых функций и счетчик 12 задержки. Дешифратор работает следующим образом. Формирователь 2 импульсов преобразует входной частотно-манипулированный сигнал в пр моугольные импульсы, период которого сов падает с периодом мгновенной частоты сигнала, а скважность равна двум. Фронтом импульса, совпадающим с началом периода, формировател 3 управл ющего сигнала дает разрещение на счет счетчику 12 задержки, на выходе которого при его заполнении по вл етс единица, котора с приходом импульса опорной частоты от генератора 1 переписьшаетс в первый разр д управл ющего регистра 4, при этом ключ номинала запираетс , а формирователь 3 управл ющих импульсов и счетчик 12 задержки устанавливаютс в нулевое состо ние. В дальнейшем на выходе счетчика 12 задержки поддержи ваетс нулевое состо ние. -,0 приходом следующих импульсов опорной частоты единица переписываетс в последующие разр ды управл ющего регистра 4, а в предыдущие записьта етс нуль. При по влении единицы на втором выходе управл ющего регис|ра 4 разреша етс съем информации с декодирующих блоков 6 и -8 негатива и позитива; а при по влении единицы на третьем выходе отпираетс ключ номинала, счетчик 7 номинала сбрасываетс , и начинаетс отсчет. Состо ние счетчика номинала дешифрируетс декодирующими блоками 6 и 8 С приходом фронта импульса, совпадающего с концом периода, который одновремеино вл етс началом следующего периода, устройств работает следующим образом. При по влении единицы на%ервом выход управл ющего регистра 4 клк 5 номинала запираетс , и счетчик 7 номинала останавливаетс При по влении единицы на втором выходе управл ющею регистра 4 даетс разрешение на ъем информации с декодирующих блоков 6 8. В зависимости от того, соответствует ли змеренный период негативу или позитиву а выходе соответствующего декодирующего лока 6 или,8 формируетс импульс. При по вении единицы на третьем выходе управл ющего , регистра 4 ключ 5 номинала отпираетс , четчик номинала сбрасываетс , и начинаетс ноый отсчет, т.е. измерение текущего периода. ак как величина задержки счетчика 12 задержи посто нна, то она не вли ет на измерение периода. Позтому измер емый период совпадает с периодом по влени единицы на первом выходе управл ющего регистра 4, т.е. измер емый период равен: Ттм оп ); где Тиам - измер емый период; Топ - период опорной частоты; m - число периодов опорной частоты, сосчитанное счетчиком номинала до его остановки; п - число разр дов управл ющего регистра. При заполнении счетчика 7 номинала ключ 5 номинала захшраетс . Действие помех на входной частотно-манипулированный сигнал приводит к тому, что на выходе формировател 2 импульсов формируетс несколько импульсов в момент перехода сигнала через ноль (дробление фронтов). Действие зтих импульсов иа дешифратор устран етс следующим образом. Формирователь 3 управл ющего сигнала сра батьтает при приходе сигнала формировател 2 импульсов от высокого уровн к низкому, при этом запускаетс счетчик 12 задержки. Если под действием помех на выходе формировател 2 импульсов формируетс . высокий уровень раньше, чем по витс единица на выходе счетчика 12 задержки, т.е. формирователь управл ющего сигнала и счетчик 12 задержки наход тс в возбужденном состо нии, то формирователь управл ющего сигнала и счетчик 12 задержки устанавливаетс в исходное состо ние, при зтом управл ющий ситна на управл ющем регистре 4 не формируетс . Таким образом, измерение периода мгновенной частоты переноситс в область, не подверженную действию дробленил фронтов. Сигнал с декодирующих блоков 6 и 8 негатива и позитива подаетс i блоки 9 и 11 весовых функций дл восстановлени симметрии позиций, так как импульсы на их выходах отражают результаты анализа за различное врем . Анализатор 10 полностью восстанавливает информационный сигнал. Применение в предлагаемом устройстве только одного счетчика номинала позвол ет уменьшить схемные затраты, а перенос измерени The address refers to telecommunications and can be used to receive discrete CHTH-iliBs in systems with frequency shift keying. A known FM digital signal decoder contains a reference frequency generator, a pulse driver, the output of which is connected to the first input of the control signal generator, successively connected control register, key of nominal, counter of nominal, decoding unit of positive, first block of weight function and analyzer, second block the weight function, the decoding unit of the negative, the output of which is connected to the first input of the second block of the weight function, the output of which is connected to the input of the analyzer, one output of the control reg The country is connected to the second input of the control signal generator, besides, one inputs of decoding blocks of positive and VegaVa are combined and connected to the corresponding output of the control register, other inputs of decoding blocks of positive and negative, however, the immunity of such the descrambler is small. The purpose of the invention is to increase noise immunity. The goal is achieved in that the digital FM signal de-digitizer, containing the reference frequency generator, pulse shaper, the transducer of which is connected to the first input of the control signal generator, the control register connected in series, the nominal key, the nominal counter, the positive decoding unit, the first block functional and analyzer, the second block of the weight function, the decoding block of the negative, the output of which is connected to the first input of the second block of the weight function, the output of which is connected to the input of the analyzer, one output The control register is connected to the second input of the control signal generator, in addition, the inputs of the positive and negative decoding blocks are combined and connected to the corresponding control register output, the other inputs of the positive and negative decoding blocks are connected to the corresponding outputs of the nominal counter, the counter delay, the output of which is connected to the first input of the control register, the second input of which is connected to the corresponding inputs of the key of the nominal and the counter of the delay, with the output of the generator and the reference frequency and with the second inputs of the weight function blocks, the outputs of the driver of the control signals are connected to the corresponding inputs of the counter of the holding and holding .. The drawing shows the structural electrical circuit of the proposed device. The digital FM signal decoder contains 1 reference frequency generator, shaper 2 pulses, shaper 3 control signal, control register 4, key 5 nominal, decoding unit 6 negative, counter 7 nominal, decoding unit 8 positive, first block 9 weight functions, Ana, Lizor 10, the second block of 11 weight functions and the counter 12 of the delay. The decoder works as follows. Shaper 2 pulses converts the input frequency-manipulated signal into square pulses, the period of which coincides with the period of the instantaneous frequency of the signal, and the duty cycle equals two. The pulse front, coinciding with the beginning of the period, the driver 3 of the control signal gives the resolution to the counter 12 of the delay, the output of which when it is filled is one, which with the arrival of the reference frequency pulse from the generator 1 is written to the first bit of the control register 4 wherein the key of the nominal is locked and the driver 3 of the control pulses and the delay counter 12 are set to the zero state. Subsequently, at the output of the delay counter 12, the zero state is maintained. -, 0 by the arrival of the next reference frequency pulses, the unit is rewritten to the subsequent bits of the control register 4, and to the previous entries zero is written. When a unit appears at the second output of control register 4, it is allowed to remove information from decoding units 6 and -8 of negative and positive; and when a unit arrives at the third output, the nominal key is opened, the nominal counter 7 is reset, and the countdown begins. The state of the nominal counter is decrypted by the decoding units 6 and 8 With the arrival of the pulse front coinciding with the end of the period, which at the same time is the beginning of the next period, the devices operate as follows. When a unit appears on the% The first output of the control register 4, the 5th nominal clocks are locked and the nominal counter 7 is stopped. When the unit appears on the second output of the control register 4, permission is given to retrieve information from the decoding units 6-8. Whether the measured period is negative or positive and the output of the corresponding decoding lock 6 or, 8 a pulse is formed. When a unit is added to the third output of the control, register 4, the key 5 of the nominal is unlocked, the nominal cheater is reset, and a new countdown begins, i.e. measurement of the current period. Since the delay value of counter 12 is constant, it does not affect the period measurement. Therefore, the measured period coincides with the period of occurrence of the unit at the first output of the control register 4, i.e. the measured period is equal to: Ttm op); where Tiam is the measured period; Top - the period of the reference frequency; m is the number of periods of the reference frequency counted by the nominal counter before it stops; n is the number of bits of the control register. When the counter of nominal value 7 is filled, the key of nominal value 5 will be closed. The effect of interference on the input frequency-manipulated signal leads to the fact that several impulses are generated at the output of the pulse generator 2 at the moment the signal passes through zero (edge splitting). The effect of these pulses and the decoder is eliminated as follows. The control signal generator 3 triggers from a high level to a low level when the signal of the shaper unit 2 arrives, and a delay counter 12 is triggered. If, under the action of interference, the output of the driver 2 pulses is generated. a high level is earlier than the Wits unit at the output of the delay counter 12, i.e. The driver of the control signal and the delay counter 12 are in the excited state, then the driver of the control signal and the counter 12 of the delay are reset, while the control sieve is not formed on the control register 4. Thus, the measurement of the instantaneous frequency period is transferred to the area not subject to the action of the crushed edges. The signal from the decoding blocks 6 and 8 of the negative and positive is given i blocks 9 and 11 of the weight functions for restoring the symmetry of the positions, since the pulses at their outputs reflect the results of the analysis at different times. The analyzer 10 completely restores the information signal. The use of only one nominal counter in the proposed device allows reducing circuit costs, and transferring the measurement
в область, не подверженную действию дроблени фронтов, позвол ет повысить его помехозащищенность .in the area not subject to the splitting of the fronts, it allows to increase its noise immunity.