Изобретение относитс к устройст вам автоматического измерени и регистрации различных физических вели чин и может быть использовано дл регистрации результатов тензометри ческих измерений при испытани х стр ительных конструкций. Известно устройство дл многоканального измерени сигналов тензодатчиков , содержащее тензодатчики, блок коммутации/ блок измерени и стрелочный индикатор ll. Однако устройство не обеспечивае автоматическую регистрацию результа тов тензоиспытаний. Наиболее близким к предлагаемому вл етс многоканальное измерительно-регистрирующее устройство (цифро вой тензометрический мост), содержа щее генератор, датчики (тензодатчик св занные через блок коммутации с блоком измерени (состо щим из последовательно соединенной мостовой схемы, нормирующего усилител и ана лого-цифрового преобразовател ), подключенным к блоку управлени ( (состо щему из многоразр дного дешифратора и регистра сдвига), выход которого через блок усилителей мощности соединен с цифропечатающим устройством 2 }. Поскольку в данном устройстве опрос датчиков осуществл етс синхронно с измерением и выводом резуль татов на цифропечать, его быстродействие определ етс суммарным быс родействием коммутатора, измерител и цифропечатающего устройства (ЦПУ) а также разр дностью выводимой информации . Увеличение быстродействи ЦПУ (наиболее инерционного элемента сопр жено со значительным усложнением его конструкции, снижением надежности и удорожанием всего устрой ства. В то же врем повышение быстродействи ЦПУ не всегда приводит к удовлетворительным результатам, особенно когда предъ вл ютс жестки требовани к промежутку времени между отсчетами первого и последнего датчика, при большом количестве датчиков и при регистрации быстропротекающих процессов. Неодновремен ность отсчетов в измерительных кана лах приводит к существенным погрешност м измерений, искажающим характер протекающих в объекте испытани процессов. Кроме этого, требуемый интервал времени между соседними циклами измерений информации (по всем каналам) становитс соизмеримым с циклом опроса датчиков, что также снижает эффективность получен ной информации. Цель изобретени - повышение надежности , быстродействи и точности измерений. Поставленна цель достигаетс тем, что в устройство, содержащее генератор, датчики, соединенные через блок коммутации с блоком измерени , многоразр дный коммутатор-мультиплексер , подключенные к нему регистр сдвига, многоразр дный дешифратор и блок усилителей мощности, соединенный с цифропечатающим блоком, введены последовательно соединенные три счетчика и св занный с их .выводами блок фиксации обнулени , последовательно соединенные элемент НЕ, одновибратор и элемент И, селектор и св занные с ним оперативный запоминающий узел и триггер, причем генератор соединен с входами элемента НЕ и первого счетчика, разр дные выходы первого и третьего счетчиков соединены с информационными входами селектора, выход которого подключен к адресным входам блока коммутации и дешифратора, информационный вход последнего соединен с выходом оперативного запоминающего узла, информационный вход и вход разрешени записи которого подключены соответственно к выходу блока измерени и эле-. мента И, выход блока фиксации обнулени через триггер соединен с входом блокировки печати блока усилителей мощности и с вторым входом элемента И, при этом второй выход второго счетчика подключен к регистру сдвига. Поставленна цель достигаетс также тем,-что в устройство, содержащее генератор, датчики, соединенные через блок коммутации с блоком измерени , регистр сдвига,дешифратор, блок усилителей мощности и соединенный с ним цифропечатающий блок, введены последовательно соединенные три счетчика и св занный с их выходами блок фиксации обнулени , последовательно соединенные элемент НЕ, одновибратор и элемент И, селектор и соединенные с ним оперативный запоминающий узел, преобразователь кода и триггер, причем генератор соединен с входами элемента НЕ и первого счетчика, разр дные выходы первого и третьего счетчиков соединены с информационными входами селектора, выход которого св зан с адресным входом блока коммутации, дешифратор соединен с информационным входом блока усилителей мощности и выходом оперативного запоминающего узла, информационный вход которого подключен к выходам блока измерени и преобразовател кода, вход разрешени записи - к выходу элемента И, а вход разрешени считывани - к выходу регистра сдвига, входом соединенного с вторым выходом второго счетчика, выход блока фиксации обнулени через триггер соединен с входом блокировки печати блока усилите лей мощности и с вторым входом элемента И, На фиг.1 дана структурна схема предлагаемого устройства, первый вариант; на фиг.2 - то же, второй вариант. Устройство содержит генератор 1, счетчики 2-4, элемент НЕ 5, блок фиксации обнулени , одновибратор 7, триггер 8, селектор 9, датчики 10-1 10-п, блок 11 коммутации, элемент И 12, блок 13 измерени , оперативный эапоминаюгций узел 14, многоканальный многоразр дный дешифратор 1 блок 16 усилителей мощности, цифропечатающий блок 17, регистр 18 сдви га, преобразователь 19 кода и много разр дный коммутатор-мультиплексер 20. Двойными лини ми показаны много разр дные входы и выходы. По первому варианту устройства генератор 1 и счетчики 2-4 соединены последовательно, а их выходы подключены к блоку 6, выход которог через триггер 8 св зан с управл ющими входами селектора 9, элемента И 12 и блока 16. Выходы счетчиков 2 и 4 подключены также к информацио ным входам селектора 9, выход которого соединен с адресными входами блока 11, оперативного запоминающег узла (ОЗУ) 14 и многоразр дного дешифратора 15 (несколько дес тичных разр дов), выход которого св зан с последовательно соединенньлми коммутатором 20, блоком 16 и цифропечатги щим блоком (ЦПУ) 17. Регистр 18 сдвига соединен с выходом счетчика 3 и входом коммутатора- мультиплексера 20 . Элемент И 1 св зан с входом разрешени записи ОЗУ 14 и с одновибратором 7, соединенным через элемент НЕ 5 с генератором 1. Датчики 10 через блок 11 соединены с блоком 13, выход которо го подключен к информационному входу ОЗУ 14. В отличие от первого варианта во втором отсутствует многоразр дный коммутатор-мультиплексер 20, введен преобразователь 19 кода, а дешифратор 15 выполнен одноразр дным (один дес тичный разр д). Выход регистра 18 сдвига соединен с входом разрешени считывани ОЗУ 14, а выход селектора 9 соединен с адресным входами блока 11, ОЗУ 14 и с его ин формационным входом через преобразо ватель 19 кода. Устройство работает следующим об разом. По первому варианту (фиг.1) сигнал ff от генератора 1 поступает на последовательно соединенные счетчики 2 - 4. Счетчики 2 и 4 имеют одинаковую емкость, соответствующую числу каналов измерени . Их выходны сигналы, снимаемые с разр дных выходов , вл ютс адресными, определ ющими двоичный код номера канала измерени , но с разной скоростью круговой периодической адресации, определ емой соотношением емкостей счетчиков 2-4. Адресные сигналы выбираютс селектором 9 с одного из счетчиков 2 и 4 и поступают на блок 11, ОЗУ 14 и дешифратор 15. Счетчик 3 с емкостью, регулируемой от О до К служит дл регулировани соотношени скорости адресации, которое равно 1ц, где i - установленна емкость счетчика 3; К - емкости счетчиков 2 и 4, соответствующие числу каналов измерени . Оперативно-запоминающий узел 14 представл ет собой матрицу чеек пам ти со схемами управлени , в которой строка (слово информационное) имеет число двоичных разр дов, необходимое дл записи значени двоичного кода измер емого параметра с требуемой точностью, а столбец (число строк) соответствует количеству каналов измерени (например, микросхемы ОЗУ серий 155РУ, К527РУ и т.д.). ОЗУ 14 работает в режиме пословной выборки, осуществл емой по адресному сигналу двоичного кода номера канала . При считывании на выходе по вл етс информаци о значении параметра в данном канале. Запись информации , поступающей на вход ОЗУ 14, производитс только по сигналу разрешени . Сущность заключаетс в том, что первоначально измер ема информаци всех каналов с максимально возможной скоростью записываетс в пам ть ОЗУ14 и потом со значительно меньшей скоростью выводитс на цифропечаггь - ЦПУ 17. В момент обнулени счетчиков 2 и 4 блок 6 воздействует на триггер 8, который переключает селектором 9 сигнал адресации на счетчик 4, одновременно разблокиру блок 16 и запреща перезапись информации в ОЗУ 14 блокировкой второго входа элемента И 12. При этом записанна ранее в ОЗУ 14 информаци с замедленной скоростью поканально выводитс на многоразр дный дешифратор 15, где преобразуетс вместе с адресным сигналом по циклу двоичный код - двоично-дел тичный код - дес тичный код, выдава дес тичную информацию о номере опрашиваемого канала и значении измеренного параметра, образу 5-10 или более дес тичных разр дов Далее эта информаци (многоразр дна дес тична ) поступает на многоразр дный коммутатор-мультиплексер 20, выходы которого подключены к соответствующим знаковым входам (0,1,2,...,9) и вспомогательным входам усилителей мощности (пропуск между группами отпечатков , перевод строки, смена цвета lilt II II и т.д.); блока печати, 16,выходы которого нагружены на электромагниты привода знаков ЦПУ 1 С ,помощью регистра 18 сдвига, управ л емого промежуточной частотой fp о счетчика 3, производитс последовательное подключение в требуемом пор дке входной дес тичной информации коммутатора-мультиплексера 20 на ег выход и реализаци последовательной печати канальной информации на ЦПУ 17.Регистр 18 сдвига совершает пол ный цикл работы в пределах каждого адреса, формируемого счетчиком 4, сдвига импульс от своего первого выхода к последнему. Число выходов соответствует количеству необходимы операций, определ емых числом дес тичных разр дов номера канала и измер емого параметра, количеством пропусков между группами отпечатков и т.п. При коммутации коммутатороммультиплексером 20 очередного дес тичного разр да дешифратора 15 сигн о числовом значении этого дес тичного , разр да проходит через блок 16 возбуждал соответствующий электромагнит ЦПУ 17. Пропуск между .группа ми отпечатков формируетс непосредств енно от соответствующего разр да регистра .18 сдвига через канал пропуска коммутатора-мультиплексера 20При небольших соотношени х скоростей ввода - вывода информации счетчики 3 и 4 исключаютс из струк туры устройства, а оба адресных выхода берутс с разр дных выходов счетчика 2 (с увеличенным числом разр дов) со сдвигом друг относитель но друга на число-двоичных разр дов обеспечивающих заданное соотношение скоростей. Соответствующим образом переключаетс и вход регистра 18 сдвига. Сигнал разрешени записи информации в ОЗУ 14 поступает на половину периода позже прихода каждого адресного сигнала, така задержка записи обеспечиваетс элементом НЕ 5, формирующим сдвиг по фазе 180° между счетными импульсами и моментами запуска одновибратора 7, который через элемент И 12 воздействует на вход разрешени записи ОЗУ 14. Половины периода адресации достаточно дл завершени переходных процессов,вызванных коммутацией (с помощью блока 11) очередного датчика 10 на. вход блока 13, и установлени на выходе последнего достоверн ой информации. При использовании в качестве блока 11 герконового коммутатора предлагаемое устройство позвол ет сократить врем измерени в 3-5 раз по сравнений с устройством-прототипом, работающим с максимально возможной скоростью. Использование бесконтактных аналоговых ключей (например, микросхем Н284КН1, К 590КН1, К591КН1 -, коммутирующих потенциальные сигналы датчиков (или полумостов с датчиками ) на высокоомный вход операционного усилител в блоке 13, позволит еще более значительно (на 2-3 пор дка ) сократить врем измерени информации (записи в ОЗУ, 14) , Поскольку на точность (синхронность ) измерени вли ет только длительность цикла записи -информации, скорость печати можно установить значительно ниже номинальной в пределах требуемого интервала дискретности между циклами измерений, что существенно повышает надежность ЦПУ 17. Второй вариант устройства отличаетс от первого тем, что преобразование выводимой информации во временную последовательность дес тичных знаков осуществл етс без помощи многоразр дного коммутатора-мультиплексера 20 (он исключен из структуры устройства) о Эта операци производитс ОЗУ 14, сгруппированным из разр дных блоков, каждый из которых предназначен дл запоминани четырех разр дов двоично-дес тичного кода одного дес тичного разр да выводимой информации. Блок 13 вьщает информацию о параметре в двоично-дес тичном коде, преобразователь 19 кода выдает двоично-дес тичный код номера канала. Эти коды подаютс дл записи в свои (объединенные по выходу), разр дные блоки ОЗУ 14, количество которых соответствует числу дес тичных разр дов выводи-Мой информации. Разр дные выходы регистра 18 сдвига подключены к соответствующим разр дным блокам ОЗУ 14, управл ют последовательным выводом информации с этих блоков на одноразр дный дешифратор 15, который преобразует 4-разр дную информацию двоично-дес тичного кода в одноразр дную дес тичную информацию. Адресаци (выбор канальной информации) блоков ОЗУ 14 осуществл етс параллельно, а считывание с блоков в пределах адреса последовательно . Таким образом, второй вариант в сравнении с первым за счет усложнени блока пам ти (ОЗУ 14) позвол ет значительно упростить дешифратор 15, печатный монтаж блоков и исключить коммутатор-мультиплексер 16. При отсутствии в распор жении разработчика ОЗУ большой емкости, устройство достаточно.-;просто реализуетс по первой структуре. Оба варианта устройства позвол ют значительно повысить надежность работы, быстродействие и точность измерени .
at. 2.