SU1037344A1 - Многофункциональный элемент дл логической матрицы - Google Patents

Abstract

МНОГОФУНКЦИОНАЛЬНЫЙ ЭЛЕМЕНТ ДЛЯ ЛОГИЧЕСКОЙ МАТРИЦЫ, содер1жаший первые элементы И, ИЛИ, и 2И-ИЛИ, в торойэлемент И, первый мультиплексор и триггер, первый вход которого подключен к выходу первого элемента И, выходы соединены с одними из входов первого элемента 2И-ИЛИ, причем один из выходов триггера подключен к первому входу второго элемента И, второй вход которого, входы первого элемента И и первого мультиплексора и другие первого элемента  вл ютс  одними из входов многофункционального элемента, отличающийс  тем, что, с целью повышени  быстродействи  многофункционального элемента при выполнении ари етических операций, в него введены второй и третий мультиплексоры, второй элемент 2И-ИЛИ, второй и третий элементы ИЛИ, элемент НЕРАВНСХ. ЗНАЧНОСТЬ, третий, четвертый и п тый элементы И, причем одни из входов второго элемента 2И-ИЛИ подключены соответственно к выходам триггера и выходу первого мультиплексора, первый вход первого элемента ИЛИ соединен с выходом второго элемента И, вторые входы первого элемента ИЛИ и триггера подключены к выходу первого мультиплексора , выходы второго элемента 2И- ИЛИ соединены с первыми входами третьего элемента И и второго элемента ИЛИ, второй вход которого подключен к выходу четвертого элемента И, выход второго мультиплексора соединен с первыми входами четвертого и п того элементов И и третьего мультиплексора, СП второй вход которого подключен к выходу второго элемента ИЛИ, входы третьего элемента ИЛИ соединены с выходами первого мультиплексора и первого элемента 2И., а выхоп подключен к .вторым входам третьего и четвертого элементов И, выход п того элемента И подключен к. одному из входов элемента НЕРАВНОЗНАЧНОСТЬ, другой вход со которого соединен с выходом третьего . sj элемента И, входы второго мультиплекDO 4; ik сора, другие входы второго элемента 2ИИЛИ , объединенные второй вход п того элемента И и третий вход третьего мультиплексора  вл ютс  другими входами многофункционального элемента, выходами которого . вл ютс  выходы первого элемента ИЛИ, элемента НЕРАВНОЗНАЧНОСТЬ и третьего мультиплексора.

Description

Изобретение относитс  к вычислитель ной технике и может быть использовано в матричных ассоциативно-логических устройствах.

Известен элемент дл  логических

и ассоциативных матриц, содержащий триггер, схему сравнени , элементы И, ИЛИ и НЕ tip .

В матрицах, построенных из таких элементов, р д операций поиска выпол- н етс  за одну микрокоманду, однако арифметические операции осуществл ютс  затруднительно с помощью микропрограмм , требующих значительных затрат 1времени.,

Наиболее близким техническим реще- нием к изобретению  вл етс  элемент дл  ассоциативно-логической матрицы, , содержащий элемент ИЛИ,триггер синхровкод которого соединен с выходом первого элемента И, а первый вход элемента И подключен к шине записи, второй эле- , мент И, первый вход которого соединен с единичным выходом триггера, а второй - к шине опроса, элемент 2-2И-ИЛИ первый и третий входы которого соединены с инверсным и пр мым выходами триггера, а второй и четвертый входы подключены к второму и первому разр дам кода шины операции, мультиплексор, управл ющие входы которого подключены к первому и второму разр дам кода шины настройки, а первый и второй входы мултиплексора соединены с соответствующим шинами входного числа .

Недостатком этого элемента  вл етс  ограниченное быстродействие, так как арифметические операции (сложение, вычитание, умножение) в матрице, пост роенной из этих элементов, вьшолн ютс  за несколько микрокоманд программы. .

Целью изобретени   вл етс  поЁьш1ени быстродействи  (многофункционального) .элемента дл  логической матрицы при выполненнии арифметических операций.

Поставленна  цель достигаетс  тем, что в многоф пнкциональный элемент дл  логической матрицы, содержащий первые элементы И, ИЛИ и 2И-ИЛИ, второй элемент И, первый мультиплексор и тригг«р , первый вход которого подключен к выходу первого элемента И, выходы сое; динены с одним из входом первохч элемента , причем один из выходов триггера подключен к первому входу вто рого элемента И, второй вход которого, входы первого элемента И и первого мул типдексора и другие входы первого элемента 2И-ИЛИ  вл ютс  одними из входов многофункционального элемента, введены второй и третий мультиплексоры, второй элемент 2И-ИЛИ, второй и третий элементы ИЛИ, элемент .НЕРАВНОЗНАЧНОСТЬ , третий, четвертый и п тый элементы И, причем один из входов зторого элемента 2И-ИЛИ подключены соответственно к выходам триггера и выходу первого мультиплексора, первый вход первого элемента ИЛИ соединен с выходом второго элемента И, вторые входы первого элемента ИЛИ и триггера подключены к выходу, первого мультиплексора , выходы второго элемента 2И-ИЛИ соединены с первыми вхо -дами . третьего- элемента И и второго элемента ИЛИ, второй вход которого подключен к выходу четвертого элемента И, выход второго мультиплексора соединен -с первыми входами четвертого и п того элементов И и третьего муль- типлексора, второй вход которого подключен к выходу второго элемента ИЛИ, входы третьего элемента ИЛИ соединены с выходами первого мул1зттплексора и первого элемента 2И-ИЛИ, а выход под- .ключен к вторым входам. третьего и че вертого элементов И, выход п того элемента И подключен к одному из входов элемента НЕРАВНОЗНАЧНОСТЬ, другой вход которого соединен с .выходом третьего элемента И, входы второго мультиплексора, другие входы второго элемента 2И-ИЛИ, объединенные второй вход п того элемента И и третий вход третьего мультиплексора  вл ютс  другими входами многофункционального элемента, выходами которого  вл ютс  выходы первого элемента ИЛИ, элемента НЕРАВНОЗНАЧНОСТЬ и третьего

мультиплексора.

На чертеже показана структурна  -CXQма многофункционального элемента дл  логической матрицы.

Многофункциональный элемент дл  логической матрицы содержит триггер 1, , первый элемент И 2, первый элемент ИЛИ 3, второй элемент И 4, пёрнБЫй 5 и второй 6 мультиплексоры, перм вый 7 и второй 8 элементы 2И-ИЛИ, второй элемент ИЛИ 9, третий 10 и четвертый 11 элементы И, третий элемент ИЛИ 12, п тый элемент И 13, третий мультиплексор 14 и элемент НЕ- РАВНОЗНАЧНОСТЬ 15. МногофункциональньШ элемент дл  логической матрищй имеет вход 16 опроса, вхоа 17 записи.

вход 18 управлени  записью по строке, информационные входы 19 и 20, вхопы 21 и 22 переноса, информационный вхоц 23, вход 24 управлени  записью по столбцу, вход 25 настройки, вхоц 26 выбора переноса, вход 27 операции, вход 28 управлени , выход 29 переноса и информационные выходы ЗО и 31.

Обозначени  в тексте и на чертеже: А - сигнал с соедних разр дов, В сигнал содержимого триггера, С - сигнал переноса с соседних разр дов, D. - сигна опроса, F - сигнал результата опараци, Р - сигнал переноса.

При построении логлческой матрицы осуществл ютс  следующие соединени  по строкам: входы 16 и 1-7 всех разр дов соответственно объединены и подключены к устройству управлени  матрицей (не показано), выходы 30 и 29 данного разр да соединены соответственно свходами 19 и 21 следующего и с входами 20 н 22 предыду щего разр дов, и следующие «соединени  по столбцам; входы соответственно объединены и подключены к устройству управлени матрицей, а выход 31 разр да данной строки соединен с входом 23 следующей строки. На вход 23 нижней строки поступают входные данные,, а с въкода 31 снимаютс  результаты операций над числами .На свободные в ходы 19 - 22 крайних, элементов поданы константы.

Устройство работает следующим об разом.

Запись информации с вьисода мультиплексора 5 (сигнал А) в триггер 1 осуществл етс  при подаче импульса записи на вход 17, при этом на вход 18 выбранной строки и на вход 24 данного столбца подаетс  логическа  единица . При этом сигнал А - это результат операции одного из соседних разр дов, прохождение которых определ етс  входсчи 2 при коде 01 мультиплексор 5 пропускает сигнал с входа 19, при коде 10 - со входа 2О, при коде 11 - со входа 23. При записи исходной информации, котора  подаетс  на вход 23 нижней строки мат рицы, на вход 25 подаетс  код 11, и при этом информаци , проход  через мультиплексор/5 IJ элемент ИЛИ 3, поступает на вход 31 (сигнал Т). Таким образом, инфо1Ж1аци  поступает  а вход триггера 1 всех строк и записьюаетс  в нуж- ныв строки и разр ды, (столбцы), выбранные при помощи сигналов на входах 18 и 24.

Считывание 1шформации с триггера 1 данной строки матрицы осушеЬтвл етс  при подаче на вход 16 данной строки импульса считьшани  и при установке кода 11 на вход 25. В этом случае информаци  с данной строки поступает на выход 31 (сигнал D) верхней строки матрицы..

При подаче на вход 27 соответствующего кода операции и в зависимости от сигнала на входе 28 многофункционален ный элемент выполн ет операции над переменными А, В и С, указанные в таблице . При этом в случае подачи логического нул  на вход 28 вьшолн ютс  все 16 логических операций над переменными А и В, а значение С с въгхода мультиплексора 6 поступает без измене- ни  через мультиплексор 14 на вход 29 (сигнал Р). А при подаче логической единицы на вход 28 выполн ютс  one- рации над переменными А, В и С, ука- заннъге в таблице (сигнал F ), и формируетс  сигнал Р.

Сигнал С есть значение переноса одного из соседних разр дов, прохождение которого определ етс  уровнем на входе 26: при подаче логического нул  . на вход 26 мультиплексор 6 пропускает сигнал с входа 21, а при подаче логической единицы - с входа 22.

В матрице, построенной из данных элментов , кроме.перечисленнъсс базовъпс on раций записи и считывани  выпрлн ютс  сдвиг информации вправо и влево, -логические , арифметические и поисковые one- рации.

Рассмотрим операцию сдвига вправо. При этом на входы 18 и 24 подаетс  логическа  единица, на вход 25 - кбд 01, на вход 27 - код О1О1, на вход 28 и на входы 16 и 26 - сигнал логического нул . Из таблицъ следует, что при коде операции 0101 и логическомн нуле на входе 28 на выходе ЗО формируетс  сигнал В, который через мультиплексор 5 следующего разр да поступает на триггер 1. При подаче m/t пульса на .вход 17 он проходит через элемент И 4 на вход триггера 1 и своим .задним фронтом записывает информацию с мультиплексора 5. Таким образом, по окончании импульса записи информаци  сдвигаетс  вправо на один разр д.

В случае наличи  в строке допопнительных разр дов, использующихс  дл  запоминани  промежуточных значе- НИИ или результата при вьшолнении тех или иных операций, при вьтолиении операции сдвига на эти разр ды - столбцы подаетс  код операции 0000 и на вход 24 - уровень логического нул  . Поисковую операцию paccMOTpiiVi на примере сравнени  на равенство двух чисел. При этом пары разр дов этих чисел располагают в одной строке, допустим старшими разр дами слева. При этом необходимо иметь дополнительный многофункциональный элемент матрицы на каждую пару разр дов чисел дл  фиксации промежуточного результата. Оаера ци  сравнени  осуществл етс  за две микрокоманды. В первой микрокоманде находим пары разр дов с кодами ОО и 11. При этом столбец, содержащий одно число, имеет следующие управл ющие сигналы: вход 2 код 0101 (число с триггера), вход 28 и входы 16-18, 24-26 - логический нуль. Второй столбец, содержащий разр д второго числа, имеет следующие управл ющие сигналы: вход 25 - код 01 вход 27 - код ОНО (свертка по моду- лю два), вход и входы 16-18, 24, 26 - логический ноль. Третий столбец содержащий дополнительный разр д, имеет следующие управл ющие сигналы: вхо ды 18 и 24 - логическа  единица, вход 25 - код 01, входы 16, 26 и 28 логический ноль, вход 27 - код ОООО При подаче по входу 17 импульса происходит фиксаци  в дополнительный разр д результата поразр дкой свертки по модулю два двух чисел. Втора  микрокоманда заключаетс  в распространении, начина  от крайнего слева, сигнала поразр дного совпадени  по всей строке. Крайний слева дополнительный разр д имеет следующие управл ющие сигналы: вход 27 - код О1О1, вход 28 и входы , 24-26 -/логический ноль Столбцы, содержащие разр ды сравнивае мых чисел, имеют следующие управл к ц сигналы: вход 25 - код О1, вход 27 код ОООО, вход 28 и входы 16-18, 24 26 - логический ноль. А столбцы, содержащие результат псфазр аного сравнени  (дополнительные разр ды, кроме крайнего слева) имеют следующие управл ющие сигналы: вход 25 - код О1 вход 27 - код 0100, вход 28 и входы 16-18, 24 и 26 - логический ноль При этом сравниваемые числа равны в случае наличи  логической единицы на выходе 30 (сигнал ) крайнего cnpaiui элемента строки. Аналогично происходит операци  сравнени  массива чисел с константой, подаваемой на вход 23 нижней строки матрицы, операци  также занимает две микрокоманды: сравнение по модулю два одноименных разр дов с фиксацией результата в дополнительный разр д и распространение сигнала совпадени  по строке. Из арифметических операций рассмотрим операцию сложени  двух чисел. При этом пары одноименных разр дов этих чисел располагаютс  в одной строке, допустим старшим разр дом слева. При сложении чисел необходимо иметь дополнительный многофункциональный элемент матрицы на каждый разр д чисел цл  фиксации результата. Операци  арифметического сложени  осуществл етс  за одну микрокоманду. При этом столбец, соде{ жащий разр д одного числа, имеет следующие управл ющие сигналы; вход 26 логический ноль, вход 27 -код О1О1, вход 28 и входы 16-18, 24 к 25 логический ноль. Столбец, содержащий разр д второго числа имеет .следующие управл ющие сигналы: вход 25 - код О1, вход 26 - логический ноль, вход 27 код 1001, вход 28 - логическа  единица , входы 16-18 и 24 - логический ноль. На выходе 30 данного столбца формируетс  результат суммы данных разр дов двух чисел, а на вьгходе 29 перенос на следующий разр д. Столбец, предназначенный дл  фиксации; результата арифметического сложени , имеет следующие управл ющие сигналы: входы 18 и 24 - логическа  единица, вход 25 - код 01, вход 26 - логический ноль, вход 27 - код 110О, вход 28 логический ноль. При подаче на вход 17 импульса записи результат арифметического сложени  фиксируетс  в дополни тельных разр дах данной строки. Технико-экономический эффект предложенного многофункционального элемента заключаетс  в повьпиении быстродействи  арифметических, а также логических и некоторых поисковых операций в матрице, построенной из таккх. элементов . Как было показано ранее дл  операции арифметического сложени  двух чисел в известном устройстве необходимо семь микрокоманд, а в предложенном объекте эта операци  осуществл етс  за одну микрокоманду.

Claims (1)

1. МНОГОФУНКЦИОНАЛЬНЫЙ ЭЛЕМЕНТ ДЛЯ ЛОГИЧЕСКОЙ МАТРИЦЫ, содержащий первые элементы И, ИЛИ, и 2И-ИЛИ, второй*элемент И, первый мультиплексор и триггер, первый вход которого подключен к выходу первого элемента И, выходы соединены с одними из входов первого элемента 2И-ИЛИ, причем один из выходов триггера подключен к первому входу второго элемента И, второй вход которого, входы первого элемента И и первого мультиплексора и другие вхфцы первого элемента 2И-ИЛИ являются одними из входов многофункционального элемента, отличающийся тем, что, с целью повышения быстродействия многофункционального элемента при выполнении арифметических операций, в него введены второй и третий мультиплексоры, второй элемент 2И—ИЛИ, второй и третий элементы ИЛИ, элемент НЕРАВНО

   ЗНАЧНОСТЬ, третий, четвертый и пятый элементы И, причем одни из входов второго элемента 2И—ИЛИ подключены соответственно к выходам триггера и выходу первого мультиплексора, первый вход первого элемента ИЛИ соединен с выходом второго элемента И, вторые входы первого элемента ИЛИ и триггера подключены к выходу первого мультиплексора, выходы второго элемента 2ИИЛИ соединены с первыми входами третьего элемента И и второго элемента ИЛИ, второй вход которого подключен к выходу четвертого элемента И, выход второго мультиплексора соединен с первыми входами четвертого и пятого эле— q ментов И и третьего мультиплексора, второй вход которого подключен к выходу второго элемента ИЛИ, входы третьего элемента ИЛИ соединены с выходами первого мультиплексора и первого элемента 2И—ИЛИ, а выход подключен к вторым входам третьего и четвертого элементов И, выход пятого элемента И подключен к одному из входе® элемента НЕРАВНОЗНАЧНОСТЬ, другой вход которого соединен с выходом третьего . элемента И, входы второго мультиплексора, другие входы второго элемента 2ИИЛИ, объединенные второй вход пятого элемента И и' третий вход третьего мультиплексора являются другими входами многофункционального элемента, выходами которого .являются выходы первого элемента ИЛИ, элемента НЕРАВНОЗНАЧНОСТЬ и третьего мультиплексора.

   1 1037344