SU1037243A1 - Устройство дл сравнени двоичных чисел - Google Patents
Устройство дл сравнени двоичных чисел Download PDFInfo
- Publication number
- SU1037243A1 SU1037243A1 SU813347229A SU3347229A SU1037243A1 SU 1037243 A1 SU1037243 A1 SU 1037243A1 SU 813347229 A SU813347229 A SU 813347229A SU 3347229 A SU3347229 A SU 3347229A SU 1037243 A1 SU1037243 A1 SU 1037243A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- inputs
- input
- triggers
- trigger
- Prior art date
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Description
Изобретение относитс к автоматике и вычислительной технике и может быть испольэовайо дл реализации тенических средств дискретной автоматики и. цифровых вычислительных маши н.
Известно устройство дЛ сравнивани двоичных чисел, содержащее элементы ИЛИ-НЕ, НЕ-И, 1-К-триггеры 1
Недостаток этого устройства низка достоверность функционировани , св занна с возможностью по влени устойчивого запрещенного состо ни .
Наиболее близким по технической сущности к изобретению вл етс устройство дл сравнени двоичных чисел, содержащее -Х-К-триггеры, элементы НЕ, ИЛИ-НЕ, причем первый и второй информационные входы устройства соед11нены с первыми 1-входами первого и второго 1-К-триггеров соответственно и со входами элементов НЕ, выход первого элемента НЕ соединен СО вторым Т-входом второго 1-К-триггера, пр мой выход которого соединен с первым выходом устройства , с первым входом элемента ИЛИ-НЕ и со входом установки в единичное сос:то ние первого 1-К-три1гера, выход второго элемента НЕ соединен со вторым Т-входом первого 1-К-триг гера, пр мой выход которого соединен со вторым выходом устройства и со вторым входом элемента ИЛИ-НЕ, выход которого вл етс третьим выходом устройства, вход синхронизации устройства соединен со входами синхронизации первого и второго 1-К-триггеров, а входы установки в нулевое состо ние этих триггеров соединены со входом начальной установки устройства 2.
Недостаток известного устройства малое быстродействие, поскольку при возникновении запрещенного состо ни осуществл етс коррекци первого триггера, что уменьшает быстродействие устройства.
Целью изобретени вл етс повышение быстродействи устройства.
Поставленна цель достигаетс тем, что в устройство дл сравнени двоичных чисел, содержащее 1-К-триггеры и элемент ИЛИ-НЕ, причем первый и второй информационные входы устройства соединены с первыми 1-входами первого и второго 1--К-тригеров соответственно, вход начальной установки устройства соединен с входами установки первого и второго Т-К-триггеров в нулевое состо ние , единичный выход второго Т-К-триггера соединен с первым выхо-v дом устройства и первым входом элемента ИЛИ-НЕ, выход которого вл етс вторым выходом устройства, введены элемент И-НЕ и элемент И, причем первый и второй информационные входы устройства соединены с К-входами второго и первого 1-К-триггеров соответственно и со входами
0 элемента И-НЕ, выход которого соединен со вторыми Т-входами первогои второго 1-К-триггеров и первым входом элемента И, тактовый вход устройства соединен с вторым входом элемента И, выход которого соединен с входами синхронизации первого и второго 1-К-триггеров, единичный выход первого 1-К-триггера соединен с третьим выходом устройства и вторым входом элемента ИЛИ-НЕ.
0
На чертеже представлена блоксхема предлагаемого устройства.
Устройство содержит т к-триггеры 1 и 2, элемент ИЛИ-НЕ 3, элемент И-НВ; 4, элемент И 5, информационные
5 входы 6 и 7, выходы 8, 9, 10, вход 11 начальной установки, тактовый вход 12.
Устройство работает следующим образом .
0 Перед Началом работы триггеры 1 и 2 устанавливаютс в нулевое состо ние . На информационные входы 6 и 7 поступают младшими разр дами вперед коды сравниваемых чисел А и В, а
5 ча вход 12 - тактовые импульсы, причем тактирование осуществл етс задним фронтом положительного импульса. Если А В, то триггер 1 устанавливаетс в единичное состо ние и на выQ ходе 8 формируетс единичный -сигнал, если Л В, то триггер 2 устанавливаетс в единичное состо ние, а триггер 1 - в нулевое состо ние и на выходе 10 формируетс единичный ситнал, если Bj , то триггеры
- 1 и 2 останутс в исходном состо -. НИИ и на выходе 9 формируетс единичный сигнал или триггеры 1 и 2 останутс в том состо нии, в котором были до момента равенства кодов сравниваемых чисел.
В предлагаемом устройстве в процессе сравнени последовательных кодов не возникает возможно,ти по влени запрещенного состо ни дл 1-К-триггеров, в св зи с чем не возникает необходимости коррекции состо ни триггера, что повынает быстродействие работы устройства.
Claims (1)
- УСТРОЙСТВО ДЛЯ СРАВНЕНИЯ ДВОИЧНЫХ ЧИСЕЛ, содержащее 1-К-триггеры и элемент ИЛИ-НЕ, причем первый и второй информационные входы устройства соединены с первыми I-входами первого и второго 1-К-триггеров соответственно, вход начальной установки устройства соединен с входами установки первого и второго 1-к-триггеров в нулевое состояние, едийичный выход второго i-к-триггера сое- динен с первым выходом устройства и первым входом элемента ИЛИ-HE, выход которого является вторым выходом устройства, о тличающееся тем, что, с целью увеличения быстродействия устройства, оно содержит элемент И-НЕ и элемент И, причем первый и Второй информационные входы устройства соединены с к-входами втовторого и первого I-к-триггеров соответственно и с входами элемента И-НЕ, выход которого соединен с вторыми l-входами первого и второго I-К-триггеров и первым входом элемента И, тактовый вход устройства соединен с вторым входом элемента И, выход которого соединен с входами § синхронизации 'первого и второго ~I-К-триггеров, единичный'выход первого' 1-К-триггера соединен с третьим выходом устройства и вторым входом элемента ИЛИ-НЕ.SU ....1,037243 >
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813347229A SU1037243A1 (ru) | 1981-10-20 | 1981-10-20 | Устройство дл сравнени двоичных чисел |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813347229A SU1037243A1 (ru) | 1981-10-20 | 1981-10-20 | Устройство дл сравнени двоичных чисел |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1037243A1 true SU1037243A1 (ru) | 1983-08-23 |
Family
ID=20980128
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU813347229A SU1037243A1 (ru) | 1981-10-20 | 1981-10-20 | Устройство дл сравнени двоичных чисел |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1037243A1 (ru) |
-
1981
- 1981-10-20 SU SU813347229A patent/SU1037243A1/ru active
Non-Patent Citations (1)
Title |
---|
1. Будинский Я. Логические цепи в цифровой технике. М., Св зь. 1977, с. 298, рис. 6.148. 2. Авторское свидетельство СССР № 78180.7, кл. G 06 К 7/04, 1980 . (прототип). * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
FR2189796B1 (ru) | ||
US5355397A (en) | Clock start up stabilization for computer systems | |
SU1037243A1 (ru) | Устройство дл сравнени двоичных чисел | |
GB1533577A (en) | Synchronising means | |
US5974102A (en) | Synchronizing circuit | |
SU1236454A1 (ru) | Устройство дл ввода информации | |
GB1504973A (en) | Apparatus and method for converting an asynchronous binary input signal into a binary output signal having transitions synchronous with a clock signal | |
KR960003735Y1 (ko) | 오동작 방지용 클럭 발생회로 | |
SU913367A1 (ru) | Устройство для сравнения двоичных чисел 1 | |
CA1322032C (en) | Serial data handling circuit | |
SU1157537A1 (ru) | Устройство дл ввода информации | |
SU1347162A1 (ru) | Генератор импульсной последовательности | |
SU1418698A1 (ru) | Устройство дл сортировки чисел | |
SU1183954A1 (ru) | Устройство для сравнения двоичных чисел | |
SU1203703A1 (ru) | Преобразователь перемещени в код | |
SU1166312A1 (ru) | Устройство декодировани | |
SU1174919A1 (ru) | Устройство дл сравнени чисел | |
SU1273923A1 (ru) | Генератор импульсов со случайной длительностью | |
SU1201855A1 (ru) | Устройство дл сравнени двоичных чисел | |
SU1621032A1 (ru) | Устройство управлени прерыванием | |
SU1126948A1 (ru) | Устройство дл сравнени чисел | |
SU1127087A1 (ru) | Устройство дл мажоритарного декодировани | |
SU1254482A1 (ru) | Устройство дл формировани адреса команд | |
SU1495998A1 (ru) | Преобразователь кода | |
SU1481797A1 (ru) | Устройство дл определени квантилей распределени |