SU1035793A2 - Преобразователь двоичного кода во временной интервал - Google Patents
Преобразователь двоичного кода во временной интервал Download PDFInfo
- Publication number
- SU1035793A2 SU1035793A2 SU823369374A SU3369374A SU1035793A2 SU 1035793 A2 SU1035793 A2 SU 1035793A2 SU 823369374 A SU823369374 A SU 823369374A SU 3369374 A SU3369374 A SU 3369374A SU 1035793 A2 SU1035793 A2 SU 1035793A2
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- key
- pulse
- trigger
- Prior art date
Links
Landscapes
- Measurement Of Unknown Time Intervals (AREA)
Description
СО
:л
;о
DO Изобретение относитс к устройствам вычислительной техники и может быть использовано при построении имитирующе-моделирующей аппаратуры дл систем испытаний радиоэлектронных устройств. По основному авт.св. № 764124 известен преобразователь двоичного кода во временной интервал, преобрэзук ций с высокой/ точностью коды, поступающие на устройство, в длительность временного интервала, который содержит ключ, первый вход КОТОРОГО соединен с шиной импульса начала вре менного интервала (шиной запускающего импульса) элемент И-НЕ, вход которого соединен с выходом ключа, а выход с входом.счетчика импульсов, второй, вход которого соединен с шиной преобр зуемого кода, а выход - с входом эле мента сравнени , выход элемента сравнени соединен с вторым входом элеме та И , первый вход которого соединен с выходом генератора эталонной часто и вторым входом элемента И-НЕ, второ вход счетчика соединен с вторым входом ключа, а выход элемента И вл ет с выходом устройства Недостатком известного устройства при использовании его в моделирующей аппаратуре вл етс то, что с его помощью невозможно на выходе оформировать импульс, равный по длительное ти зондирукндему импульсу. Между тем, задача задержки сигнала при сохра нении его длительности вл етс ведь ма существенной в моделировании различной обстановки, в частности, при имитации отраженных от радиолокационных целей сигналов, используемых дл испытаний радиолокационной аппаратуры . Цель изобретени - расширение функ ционапьных возможностей устройства за счет преобразовани двоичного кода во врем Зсшержки пр моугольных шипульсов с сохранением длительности задерживаемых импульсов. . Поставленна цель достигаетс тем что 6 преобразователь двоичного кода во временной интервал введены первый и второй источники, тока, второй и третий ключи, триггер, накаливающий элемент, компаратор, элемент НЕ, BTopcril элемент И, причем вход основного ключа соединен с шиной зондирующего импульса и первым входом второго ключа, выход основного элементаin.coe динен с первым входом триггера, выход первого источника тока соединен с вто рым входом второго ключа, выход которого соединен с входом накапливающего элемента, выход накапливгшадегр элемента соединен с входом компаратора и вторым входом третьего ключа, выход компаратора соединен с входом элемента НЕ и вторым входом триггера выход которого соединен с первым входом третьегоКлюча и вторым входом второго элемента И, выход третьего ключа соединен с входом второго источника тока, выход элемента НЕ соединен с первым входом второго ,элемента И, выход которого вл етс выходом устройства. Так как начало временного интервала в известном устройстве соответст-г вует приходу запускающего импульса, а в предлагаемом устройстве по приходу того же импульса начинаетс формирование времени задержки запускающего (зондирующего) импульса, то в дальнейшем шина начала временного интервала будет называтьс шиной зондирующего импульса. На фиг.1 представлена структурна схема устройства: на фиг.2 и 3 - графики напр жений. Устройство содержит ключ 1,, элемент И-НЕ 2, счетчик 3 импульсов, генератор 4 эталонной частоты, элемент 5 сравнени , элемент И б, первый источник 7 тока, второй ключ 8 накапливающий элемент 9,. третий ключ 10, второй источник 11 тока, компаратор 12у элемент НЕ 13, триггер 14, второй элемент И 15. Первый вход ключа 1 соединен с шиной зондирующего импуль,са и первым входом второго ключа 8, выход ключа 1 соединен с первым входом элемента И-НЕ 2/ второй вход которого орЬдйнен свы5СОуП1ом генератора 4 эталонной частоты и первым входом элемента И 6, выход элемента И-НЕ 2 соединен с первым .входом счетчика 3 импульсов, второй вход которого соединен с шиной преобразуемого кода,, а первый выход - с входом элемента 5 сравнени , выходкоторого соединен с вторым входом элемента И б, второй выход счетчика ,3 икшульсов соединен с вторым входом ключа i, выход первого источника 7 тока соединен с вторым входе второго ключа 8, выход второго ключа 8 соединен с входом накапливак цего элемента 9, выход которого соединен с в.ходс) компаратора 12 и вторым входом третьего ключа 10, быход коктаратора 12 соединен с входом элемента НЕ 13 и вторым входом триггера 14, первый вход которого соединен с выходом элемента И 6 а выход - с первым входом третьего ключа 10 и вторам входом второго элемента И 15, выкод третьего ключа 10 соединен с входом второго источника 11 тока, выход элемента НЕ 13 соединен с первым входом второго элемента И 15, выход которого вл етс выходом устройства. Ключ 1, элемент 2, счетчик 3, генератор 4, элементы 5 и б устройства вл ютс типовыми элементами вычислительной техники и стро тс на элементах 155-й серии. Ключи
8 и 10 при наличии на их первыхвходах высокого потенциала позвол ют протекание через них -тока с вторых входов на выход. Ключ могут строитьс на оптронах АОУ ЮЗА согласно РТМ
Первый источник 7 тока - источник вытекающего тока, второй источник 11 тока -источник втекающего тока. Эти источники обеспечивают.стабильный ток, стро тс на операционных усилител х . В качестве накапливан дего элемента 9 используетс конденсатор, одна обкладка которого подключена к земл ной шине, втора - к выходу второго ключа 8, входу третьего ключа 10 и входу компаратора 12. Компаратор настроен на нулевой порог срабаты .ваии и при превцЕцении напр жением на его. выходе нулевого уровн мен ет на выходе состо ние логической 1 на логический О и удерживает это состо ние до тех пор, пока напр жение
на его входе оп ть не упадет до нулевого уровн . При достижении нулевого уровн на входе компаратора на его выходе устанавливаетс состо ние логической 1. Компаратор построен на интегральной микросхеме К 554САХА. TjpHrrep Д 4 RS -типа, его первый вход установка в 1, второй вход - c6jpoc в О, вькод - пр мой. Рассмотрим функционирование устрой ства при двух различных длительност з зонднрунхаих импульсов: дри иТц-7Т, где TH - длительность зондирующего импульса, поступающего на шину зондирующего импульса; Т - заданное врем задержки импульса.
Началу преобразовани предшест .вует запйс1. в счетчик 3 иМпульс6в по шине/преобразуемого кода обратного кода числа, пропорционального заданному времени задержки импульса.
ПриТу,Т зондирующий импульс поступает на первый вход ключа 1, в результате чего на выходе этого ключа по вл етс высокий потенциал, разрешающий прохождение тактовых импульсов .с выхода генератора 4 эталонной частоты через элемент И-НБ 2 на первый вход счетчика 3 импульсов, который по Кс1ждому тактовому импульсу Увеличивает свое состо ние на единицу. Кроме того, зондирующий импульс поступает на первый вход второго ключа 9, который открываетс , и накапливающий элемент 9 начинает зар жатьс током первого источника 7 через второй ключ 8. При этом зарнд накапливающего элемента 9 и соответственно напр жение на нем (фиг.2а) начинают возрастать J10 линейному закону. После окончани длительности зондирующего импульса второй ключ 8 закрываетс , зар д накапливающего элемента 9 заканчиваетс , и напр жение в определенных точках в течение времениТ Ту-Тц остаетс посто нным, его значение пропорционально длителности зондируюцего импульса в силу линейности характеристики зар да накапливающего элемента. При достижении счетчиком импульсов максимального- значени (единицы во всех разр дах на выходе элемента 5 сравнени по вл етс высокий уровень, открывающий элемент Иб по второму входу. Следующий тактовый и№тульс устанавливает нулевое состо ние , счетчика 3 импульсов, при этом на втором выходе счетчика 3 вырабатываетс иьтульс, сбрасывающий ключ 1.ЭТОТ же тактовый итульс проходит через элемент И б и в виде импульса конца преобразовани поступает на первый вход триггера 14, ;. устанавлива его в единичное состо ние . Высокий потенциал с выхода триггера 14 открывает третий ключ 10, в результате чего начинаетс разр д накапливающего элемента 9 током второго источника 11 тока через третий ключ 10. Кроме того, высокий потенциал с выхода триггера 14-поступает на второй.вход второго элемента И 15, на лервом вхорого элемента И 15, на первом входе которого имеетс высокий уровень с выхода элемента НЕ 13, так как при превыаении напр жением в одной из точек нулевого уровн на выходе компаратора 12 устанавливаетс уровень логического О инвертируемый элементом НЕ 13 и, таким образом, с момента установки триггера 14 в единичное состо ние на выходе второго элемента И 15 начинает формироватьс ш«1ульс. При полном разр де накапливак цего элемента 9 На выходе компаратор 12 устанавливаетс единичный уровень, сбрасывающий триггер 14 в О, в результате чего формирование импульса на выходе элемента И заканчиваетс .
Врем разр да накапливающего элемента 9, в течение которого фор ируетс выходной импульс, линейно зависит от величины зар да, накопленнго этим элементом,и от тока разр да При равенстве тока зар да току разрда , что достигаетс подбором парамеров и опорных питаний.источников 7 и 11 тока достигаетс выполнение раве нства ТВЫУ. Тм
ПриТи- Т-: запуск устройства на формирование задержки,и зар д накапливающего элемента 9 происходит так же как при . После окончан формировани задержки, т.е. по истечении времени т- с момента поступлни зондирующего импульса на шину зондирующего импульса, на выходе элемента И б вырабатываетс коротки
импульс конца преобразовани , устанавливаюший триггер 14 в единичное состр г( то ние, и на выходе второго элемента И 15 начинаетс формирование выходного |мпульса. В течение времени Тг Тц-Ту (фиг.З) зар д накапливающего элёмента 9 не мен етс , так как втекающий через второй ключ 8 ток, генерируемый первым источником 7 тока, равен, току второго источника 11 тока, вытекающему через третий ключ 10, открыты вы-Ю соким потенциалом, поступающим с выхода триггера 14. После окончани длительности зондирующего импульса второй ключ 8 закрываетс , и начинаетс разр д накапливающего элемента 15 9 током второго источника 11 тока, происход щий аналогично случаю дл Тц ty по линейному закону. Так как токи источников 7 и 11 токов равны по величине, то ра5р Т- ар, где 20 роър и - соответственно врем
разр да и врем зар да накапливающего элемента. и, соответственно , формирование выходного ш-тульса заканчиваютс при достижении напр жением в одной из точек нулевого значени . Длительность выходного импульса в данном случае определитс а Tf Tм Пpи поступлении на шину зондирующего импульса серии импульсов процесс циклически повтор етс .
Таким образом, введение новых блоков и св зей приводит к расширению функциональных возможностей устройства , так как по вл етс возможность формировать на его вькоде , задержанный на заданное врем задержки импульс, длительность которого равна длительности зондирующего импуль-i са, в отличие от известного устройства , позвол ющего получить на выходе короткий задержанный импульс.
м.
JfL
Оз-Ч9
Тйых - Tfi
(6 «(/г
Пш 7
Claims (1)
- ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНОГО КОДА ВО ВРЕМЕННОЙ ИНТЕРВАЛ по авт. < авт.св. » 764124, отличающ'и й с я тем, что, с целью расширения функциональных возможностей за1 счет Сохранения длительности задерживаемого импульса, в него введены ‘ первый источник тока, второй ключ, 'накапливающий элемент, третий ключ второй источник тока, компаратор.элемент НЕ, триггер, второй элемент И, причем вход основного ключа соединен с шиной зондирующего импульса и первым входом второго-ключа, выход основного элемента И соединен с первым входом триггера, выход первого источника тока соединен с вторым входом второго ключа, выход которого соединен с входом накапливающего элемента, выход накапливающего элемента соединен с входом компаратора и вторым входом третьего ключа, выход компаратора соединен с входом элемента НЕ и вторым входом триггера,. выход которого соединен с первым входом третьего.ключа и вторым входом второго элемента И, выход третьего § ключа соединен с входом второго источ ника тока, выход элемента НЕ соединен с первым входом второго элемента И, выход которого является выходом устройства.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU823369374A SU1035793A2 (ru) | 1982-12-25 | 1982-12-25 | Преобразователь двоичного кода во временной интервал |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU823369374A SU1035793A2 (ru) | 1982-12-25 | 1982-12-25 | Преобразователь двоичного кода во временной интервал |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU764124A Addition SU153969A1 (ru) |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1035793A2 true SU1035793A2 (ru) | 1983-08-15 |
Family
ID=20987895
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU823369374A SU1035793A2 (ru) | 1982-12-25 | 1982-12-25 | Преобразователь двоичного кода во временной интервал |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1035793A2 (ru) |
-
1982
- 1982-12-25 SU SU823369374A patent/SU1035793A2/ru active
Non-Patent Citations (1)
Title |
---|
1. Авторское свидетельство СССР 764124, кл. Н 03 К 13/04, 02.04.76 (прототип). , * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3423683A (en) | Binary random number generator using switching tree and wide-band noise source | |
SU1035793A2 (ru) | Преобразователь двоичного кода во временной интервал | |
US3947673A (en) | Apparatus for comparing two binary signals | |
US7292175B2 (en) | Method of testing A/D converter circuit and A/D converter circuit | |
US3778812A (en) | Method and apparatus for analog-digital conversion | |
SU1051727A1 (ru) | Устройство дл контрол работоспособности счетчика | |
SU809250A2 (ru) | Аналого-дискретный интегратор | |
SU1292171A1 (ru) | Устройство дл определени момента экстремума | |
SU1501270A1 (ru) | Преобразователь временных интервалов в код | |
SU1200388A1 (ru) | Устройство доя формирования импульсных последовательностей | |
SU1287044A1 (ru) | Устройство дл измерени коэффициента передачи и фазового сдвига четырехполюсников | |
SU1290526A1 (ru) | Интегрирующий двухтактный аналого-цифровой преобразователь | |
SU1758630A1 (ru) | Цифровой измеритель отношени двух временных интервалов | |
SU980012A1 (ru) | Устройство измерени приращени частоты электрических сигналов | |
SU478345A1 (ru) | Устройство дл передачи информации в системе телесигнализации | |
SU1242839A1 (ru) | Устройство дл измерени и анализа импульсных перенапр жений | |
SU1434430A1 (ru) | Датчик равномерно распределенных случайных чисел | |
SU1571753A1 (ru) | Преобразователь периода следовани импульсов в напр жение | |
SU744951A1 (ru) | Пересчетное устройство | |
SU892413A2 (ru) | Измеритель интервалов между серединами импульсов | |
SU959096A1 (ru) | Устройство дл контрол параметров логических блоков | |
RU2059253C1 (ru) | Цифровой измеритель проходящей мощности и коэффициента бегущей волны | |
RU2010243C1 (ru) | Измеритель скорости линейного изменения частоты внутри импульса | |
SU1467518A1 (ru) | Устройство индикации канала с экстремальным уровнем сигнала | |
RU2032884C1 (ru) | Интегрирующий измеритель отношения двух временных интервалов |