SU1501270A1

SU1501270A1 - Преобразователь временных интервалов в код

Info

Publication number: SU1501270A1
Application number: SU874217215A
Authority: SU
Inventors: Сергей Иванович Рябов
Original assignee: Предприятие П/Я Р-6668
Priority date: 1987-03-26
Filing date: 1987-03-26
Publication date: 1989-08-15

Abstract

Изобретение относитс к измерительной технике и может быть использовано в цифровой контрольно-измерительной аппаратуре дл автоматического контрол статистических характеристик нестабильности следовани импульсов. Цель изобретени повышение разрешающей способности преобразовател . Это достигаетс за счет того, что в преобразователь, содержащий RS - триггер 1, линию 2 задержки, дешифратор 4, генератор 7 опорной частоты, элемент И 9 и счетчик 10, введены регистр 3, Д-триггер 5, элемент ИЛИ-НЕ 6, инвертор 8, а на вход линии задержки поступает сигнал с выхода Д-триггера 5. Введение указанных элементов и изменение св зей позвол ет повысить разрешающую способность преобразовател за счет прохождени через линию задержки импульса, равного по длительности измер емому временному интервалу. 2 ил.

Description

Оел

ю

315

Изобретение относитс к ичмери- тел1.ной технике и может быть использовано в нифропои контрольно-ичмери- тельной аппаратуре дл аптоматичес- кого контрол статистических характеристик нестабильности следовани импульсов.

Целью изобретени вл етс повышение разрешающей способности ттреоб- разовател .

На фиг. 1 представлена схема описываемого преобразовател j на фиг. 2 - временные диаграммы.

Преобразователь временных интервалов в код содержит RS-триггер 1 , линию 2 задержки, регистр 3, дешифратор 4, и-триггер 5, элемент ИЛИ-НЕ 6, генератор 7 опорной частоты, инвертор 8, элемент И 9, счетчик 10.

Преобразователь работает следующим образом.

В исходном состо нии все триггеры установлены в О, счетчик 10 обнулен. С приходом старт-импульса (фиг. 2а), соответствующего началу измер емого интервала Г; , триггер 1 устанавливаетс в единичное состо ние (фиг. 2в). Перепадом напр жени на выходе элемента ИЛИ-НЕ 6 (фиг.2д) запускаетс генератор 7. Последовательность счетных импульсов с периодом следовани Т, вырабатываема генератором 7 (фиг. 2е), поступает на счетный вход D-триггера 5 и вход инвертора 8. Второй счетный импульс последовательности переключает D- тригг ер 5 в единичное состо ние (фиг. 2г), тем самым разреша прохождение инвертированной инвертором 8 последовательности счетных импульсов (фиг. 2ж) через элемент И 9 на вход счетчика 10 старших разр дов (фиг. 2з). По окончании измер емого интервала стоп-импульс (фиг. 2б) потупает на R-вход триггера 1 и переводит его в нулевое состо ние (фИ1 . 2в) . Следующий за ним счетный импульс с выхода 1 енератора 7 (фиг. 2е) переводит 1)-три1Ч ер 5 в нулевое состо ние (фиг. 2г), запреща прохо дение импульсов с выхода инвертора (фиг,.2ж) через элемент И 9 на вход счетчика 10 (фиг. 2з). Па выходе элемента 6 формируетс уровень ло1 ической единицы (фиг, 2д) , запрещающий прохождение импульсов в генераторе 7 (фиг. 2е), В счетчике 10 фиксируе гс:н число прошедших счет

270

нмпульсои за интервал

т„

4-х , равN

10

15

20

25

30

35

40

50

55

45

где t - врем между моментом окончани измер емого интервала и следующим за ним счетным импульсом.

С выхода триггера 1 импульс, соответствующий по длительности измер емому интервалу времени, поступает на линию 2 задержки, имеющую m выходов. Дл двоичной системы кодировани m 2 - 1 .

То

п 1

иг

где п - количество младших разр дов преобразовател ; Лс - дискретность преобразовани временных интервалов. С выходов линии 2 задержки импульсы длительностью Гх задержанные каждый относительно предыдущего на врем з t , поступают на соответствующие входы регистра 3 (дл п 2, m 3 фиг. 2и,к,л), В момент прихода последнего импульса счетной последовательности по заднему фронту импульса с выхода D-триггера 5 (фиг. 2г) в регистре 3 фиксируетс обратный единичньш нормальный код (фиг. 2м,н,0), соответствующий интервалу Т, - t, равному времени между моментом окончани измер емого интервала и предшествующим ему счетным импульсом.

Дешифратор 4 преобразует обрат- ньт единичный нормальный код (фиг.2м, н,о), например, в натуральный двоичный код (фиг. 2п,р). Таким образом, на выходе дешифратора 4 формируетс код младших разр дов, соответствукх- щш1 интервалу Тр - t.

1

В данном преобразователе интервалов времени в цифровой код на вход линии задержки поступает импульс с выхода триггера, соответствующий по длительности измер емому интерва лу времени 0;, и содержащий величину t при любых соотношени х f, и Т. Запись кода, соответствующего длительности интервала t, в регистр происходит по заднему фронту импульса на выходе D-триггера, отсто щему от импульса Старт на фиксированное врем TjTp (N+1)Tp, что позвол ет компенсировать врем переключени

51

пер Jit Mi iTC H схемы, Kpt Me того, в л(обой момент времени переход сигнала из состо ни ло1-ииеской единицы в состо ние Jioi-ического нул происходит не более чем на одном отводе линии задержки, что упрощает процесс регулировки преобразовател и позвол ет увеличить число отводов ли- НИИ задержки.

Как видно из временных диаграмм работы преобразовател (фиг, 2), характер функционировани элементов преобразовател при значени х t, с j и t 2 : с ngp качественно не измен етс .

Таким образом, разрешающа способность предлагаемого преобразовател определ етс в основном нестабильностью времени переключени элементов схемы и принципиально может быть меньше времени переключени Тр - пер значительно превышает

разрешающую способность известного преобразовател .

Claims

Формула изобретени

Преобразователь временных интервалов в код, содержащий RS-триггер, п

JQ

5

0

5

п

70 .6

S- и К-входы KOTopoi o вл ютс входными старт- и стон-шинлми, элемент И, выход которого подключен к тактовому входу счетчика, пьгход1 | которого вл ютс шиной старших разр дов выходного кода, линию задержки, генератор опорной частоты и дешифратор, выходы которого вл ютс шиной младших разр дов выходного кода, отличающийс тем, что, с целью повышени разрешающей способности , введены D-триггер, инвертор, элемент Ш1И-НК и регистр, информационные входы KOTOpoi o подключены к соответствующим выходам линии задержки , вход которой объединен с D-входом D-триггера, первым входом элемента HIUl-HE и подключен к выходу RS-триг- I epa, выход элемента ИЛИ-НЕ подключен к управл ющему входу 1 енератора опорной частоты, выход которого подключен к тактовому входу D-триггера, и через инвертор к первому входу элемента И, второй вход которого объединен с вторым входом элемента ИЛИ-НЕ и тактовым входом регистра и подключен к выходу D-триггера, выходы регистра подключены к соответствующим входам дешифратора.

фие.2