SU1032426A1 - Многоканальное устройство определени максимумов - Google Patents

Многоканальное устройство определени максимумов Download PDF

Info

Publication number
SU1032426A1
SU1032426A1 SU803211235A SU3211235A SU1032426A1 SU 1032426 A1 SU1032426 A1 SU 1032426A1 SU 803211235 A SU803211235 A SU 803211235A SU 3211235 A SU3211235 A SU 3211235A SU 1032426 A1 SU1032426 A1 SU 1032426A1
Authority
SU
USSR - Soviet Union
Prior art keywords
channel
input
amplitude
trigger
inputs
Prior art date
Application number
SU803211235A
Other languages
English (en)
Inventor
Рафаэль Ибрагимович Закирьянов
Original Assignee
Предприятие П/Я В-8618
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-8618 filed Critical Предприятие П/Я В-8618
Priority to SU803211235A priority Critical patent/SU1032426A1/ru
Application granted granted Critical
Publication of SU1032426A1 publication Critical patent/SU1032426A1/ru

Links

Landscapes

  • Measurement Of Current Or Voltage (AREA)
  • Manipulation Of Pulses (AREA)

Description

со |С
4;
to
а Изобретение относитс  к втомати и вычислительной технике и может ibiTb использовано определени  максимальных сигналов с электрических датчиков. Известно устройство п  выделени  максимального сигнала содержаще амплитудные компараторы и элементы И 1 . Недостатком данного устройства  вл етс  то, что напр жение сравнени , подаваемое на амплитудн«|е компараторы всех каналов, вырабатываетс  исход  из уровн  наибольшего сигнала, вследствие чего определ етс холько один экстремальный сигнал наибольший , а все остальные возможные локальные максимумы не определ ютс . Цель изобретени  - расширение функциональных возможностей, Поставленна  цель достигаетс  тем, что устройство содержит иИтеграторы , триггеры, элементы ИЛИ и синхронизатор, первый выход которого соединен через соответствующие /последовательно соединенные интегратор , амплитуный компаратор и триггер с первыми входами соответствую:Ших элементов И, второй вход которых ;соединен с вторым выходом син онизатора , а третий вход - с первым входом соответствующего триггера, все вторые входы амплитудных компара торов соединены между собой, выход амплитудного компаратора второгй -канала соединен со вторым входом триггера первого канала, выход амплитудного компаратора предпоследнего канала соединен с вторым входом триггера последнего канала, а выходы амплитудных компараторов-1+1 и i-1 каналов соединены через соответствующий элемент ИЛИ со вторым входом триггера i канала. На чертеже представлена функцио нальна  схема многоканального устрой ства определени  максимумов. Многоканальное устройство определ ни  максимумов содержит синхронизатор К инверторы 2, амплитудные компараторы 3| триггеры k, элементы И 5 и элементы ИЛИ 6. Рассмотрим работу устройства дл  случа  трех каналов обработки () -Пусть на вход устройства поступаю посто нные напр жени  UiU U-j-. Синхронизатор выдает на управл ющие входы интеграторов строб.-На ответствующие сигнальные входы интеграторов поступают напр жени  у , j , и. Во врем  действи  строба на выхо-. дах интеграторов напр жение линейно нарастает со скоростью, пропорциональной величине входного напр жени  данного канала. Амплитудные компараторы производ т сравнение выходного напр жени  интегратора с напр жением сравнени  (Jcpi едином дл  всех каналов. При превышении выходным напр жением интегратора данного канала величины UQP амплитудный компаратор вырабатывает сигнал 1, который поступает на первый вход триггера и третий вход элемента И своего канала и на один из входов элементов ИЛИ соседних каналов. В случае, если соседним  вл етс  первый канал или последний, .сигнал амплитудного компаратора подаетс  непосредственно на второй вход триггера сос еднего канала. В канале с максимальным сигналом в данном случае - во втором ) амплитудный компаратор переходит в состо ние 1 раньше, чем в соседних каналах с меньшими сигналами. Это приводит к -тому, что во врем  между переходом амплитудного компаратора второго канала в состо ние 1 и первым переходом в это же состо ние амплитудного компаратора любого соседнего канала в нашем случае - в первом канале;) на входах триггеров получим комбинацию сигналов, приведенную в таблице. Установочным сигналом дл  триггеров  вл етс  1. Логика их работы такова, что при наличии на первом входе 1 триггер устанавливаетс  в состо ние I,- а при наличии 1 на втором входе - триггер устанав 3 ливаетс  в состо ние О. Причем наличие установочного сигнала на одном из входов триггера запрещает изменение состо ни  триггера при последующем по влении установочного сигнала на другом его входе, т.е. триггер реагирует на по вление установочного сигнала на одном из своих входов только в случае, если в это врем  на другом его входе ;, действует сигнал О. Поэтому триг геры первого и третьего каналрв установ тс  в состо ние О и по вление затем на их первых входах сигнала 1 от амплитудных компараторов собственных каналов не изменит этого состо ни . Триггер второго канала установитс  в состо нии 1 6 и по вление затем на его втором входе сигнала 1 с выхода элемента ИЛИ от амплитудных компараторов соседних каналов не изменит это- состо ние . Таким образом, импульс опроса, вырабатываемый синхронизатором окончанием стороба, будет пропущен только элементом И второго канала. На выходах других каналов будет сохра н тьс  состо ние О. Предлагаемое устройство в отличие от прототипа, позвол ет определ ть все возможные максимумы входных си1- налов независимо от уровн  этих максимумов относительно глобального максимума.
Suaft
ВмадМ

Claims (1)

  1. МНОГОКАНАЛЬНОЕ УСТРОЙСТВО ОПРЕДЕЛЕНИЯ МАКСИМУМОВ, содержащее амплитудные компараторы и эле^нты И, отличающее с я тем, что с целью расширения функциональных возможностей устройства, оно содержит интеграторы, триггеры, элементы ИЛИ и синхронизатор, первый выход 'Которого соединен через соответствующие последовательно соединенные интегратор, амплитудный компаратор и триггер с первыми входами соответствующих элементов И, второй вход которых соединен с вторым, выходом синхронизатора, а третий вход с первым входом соответствюущего триггера, все вторые входы ампли-, тудных компараторов соединены между собой, выход амплитудного компаратора второго канала соединен с вторым входом триггера первого канала, выход амплитудного компаратора предпоследнего канала соединен с вторым входом триггера последнего канала, а выходы амплитудных компараторов g 4 +1 и ΐ-1 каналов соединены через соответствующий элемент ИЛИ с вторым входом триггера 4 канала.
    ответствующие сигнальные входы интег' раторов поступают напряжения »
    Оз.. Во время действия строба на выхо-. дах интеграторов напряжение линейно нарастает со скоростью, пропорциональной величине входного напряжения данного канала. Амплитудные компараторы производят сравнение выходного напряжения интегратора с напряже| нием сравнения (Jcp> едином для всех каналов. При превышении выходным напряжением интегратора данного канала величины 0Ср амплитудный компаратор вырабатывает сигнал 1, который поступает на первый вход триггера и третий вход элемента И своего канала и на один из входов элементов ИЛИ соседних каналов. В случае, если соседним является первый канал
    20 или последний, сигнал амплитудного компаратора подается непосредствен.. но на второй вход триггера соседнего канала. В канале с максимальным сигналом (в данном случае - во втором) амплитудный компаратор переходит в состояние 1 раньше, чем в соседних каналах с меньшими сигналами. Это приводит к тому, что во время между переходом амплитудного компаратора второго канала в состояние 1 и первым переходом в это же состояние амплитудного компаратора любого соседнего канала ( в нашем случае - в ’первом канале) на входах триггеров
    1 л 1032426
SU803211235A 1980-12-01 1980-12-01 Многоканальное устройство определени максимумов SU1032426A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU803211235A SU1032426A1 (ru) 1980-12-01 1980-12-01 Многоканальное устройство определени максимумов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU803211235A SU1032426A1 (ru) 1980-12-01 1980-12-01 Многоканальное устройство определени максимумов

Publications (1)

Publication Number Publication Date
SU1032426A1 true SU1032426A1 (ru) 1983-07-30

Family

ID=20929432

Family Applications (1)

Application Number Title Priority Date Filing Date
SU803211235A SU1032426A1 (ru) 1980-12-01 1980-12-01 Многоканальное устройство определени максимумов

Country Status (1)

Country Link
SU (1) SU1032426A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Авторское свидетельство СССР/ №737960, кл. U Об G 7/02 1977 (прототип). *

Similar Documents

Publication Publication Date Title
SU1032426A1 (ru) Многоканальное устройство определени максимумов
US3619794A (en) Method and system for detecting noise-containing signals
SU970678A1 (ru) Аналого-цифровой преобразователь
SU382230A1 (ru) Линейный аналого-дискретный преобразователь
SU1478135A1 (ru) Многоканальный различитель максимального сигнала
SU930252A1 (ru) Устройство дл определени экстремальных значений управл ющего сигнала
SU523415A1 (ru) Масштабный преобразователь напр жени
SU1242831A1 (ru) Цифровой акселерометр
SU440781A1 (ru) Импульсно-фазовый дискриминатор
SU1156259A1 (ru) Преобразователь частоты импульсов в код
SU550587A1 (ru) Устройство дл сжати сигнала
SU611217A1 (ru) Устройство дл делени напр жений
SU416688A1 (ru)
SU1125740A1 (ru) Фазовый компаратор
SU773917A1 (ru) Генератор ступенчатого сигнала
SU764119A1 (ru) Аналого-цифровой преобразователь
SU421111A1 (ru) /-^-триггер
SU1084980A1 (ru) Устройство дл преобразовани серии импульсов в пр моугольный импульс
SU1287183A1 (ru) Устройство дл определени экстремумов
SU451093A1 (ru) Множительно-делительное устройство
SU944098A1 (ru) Широтно-импульсный модул тор
SU1180941A1 (ru) Устройство для счета пггучних изделий·
SU875407A1 (ru) Аналого-дискретное интегрирующее устройство
SU1111188A1 (ru) Преобразователь перемещений в код
SU556500A1 (ru) Ячейка пам ти дл сдвигового регистра