SU1030809A1 - Множительно-делительное устройство - Google Patents

Множительно-делительное устройство Download PDF

Info

Publication number
SU1030809A1
SU1030809A1 SU823428129A SU3428129A SU1030809A1 SU 1030809 A1 SU1030809 A1 SU 1030809A1 SU 823428129 A SU823428129 A SU 823428129A SU 3428129 A SU3428129 A SU 3428129A SU 1030809 A1 SU1030809 A1 SU 1030809A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
input
signal source
optocoupler
integrating amplifier
Prior art date
Application number
SU823428129A
Other languages
English (en)
Inventor
Александр Васильевич Кузьмин
Original Assignee
Ульяновский политехнический институт
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ульяновский политехнический институт filed Critical Ульяновский политехнический институт
Priority to SU823428129A priority Critical patent/SU1030809A1/ru
Application granted granted Critical
Publication of SU1030809A1 publication Critical patent/SU1030809A1/ru

Links

Landscapes

  • Networks Using Active Elements (AREA)
  • Amplifiers (AREA)

Abstract

МНОЖИТЕЛЬНО-ДЕЛИТЕЛЬНОЕ УСТРОЙСТВО , содержащее схему сравнени , первый вход которой соединен с выходом интегрирующего усилител , второй вход  вл етс  выходом источника сигнала делител , а выход схемы сравнени  подключен к входу ждущего мультивибратора , выход которого  вл етс  выходом устройства и соединен с управл ющим входом разр дного ключа, который включен параллельно конденсатору интегрирующего усилител , отличающеес  тем, что, с целью расширени  области применени , повышени  быстрсдействи , помехозащищен ности и надежности устройства, в него введен оптрон с пр мой оптической св зью и ограничительный резистор, один вывод которого соединен с выходом отрицательной пол рности источника сигнала первого сомножител , а другой вывод через светодиод оптрона С пр мой оптической св зью, включенный в запирающем направлении, св зан с выходом положительной пол рности источника сигнала первого сомножител , а выход источника сигнала второго сомншсйтел  устройства через фоторезистор оптрона с пр мой оптической св зью соединен с инвертирующим входом интегрирующего усилител . . СО

Description

Изобретение относитс  к вычислительной технике и может быть использовано в контрольно-измерительной те нике ив области систем автоматического регулировани  и управлени . Известйо множительное устройство, осуществл ющее преобразование аналогового сигнала в частоту импульсов, содержащее интегратор, первый и второй переключательные элементы, схемы сигналов обратной св зи и вентили. Устройство имеет два выхода, на кото рых формируютс  сигналы, пропорциональные произведению посто нной величины и, соответственно, отрицатель ной и положительной величине аналогового сигнала 11 . Недостатками данного устройства  вл ютс  отсутствие операции делени  сигналов и низка  помехозащищенность Известно также множительно-делительное устройства, реализующее электронно-оптический принцип и обладающее хорошей помехозащищенностью и высоким быстродействием. Устройство содержит оптрон с оптической св зью с двум  фотоэлементами , на которые подаютс  напр жени  сомножителей, дифференциальный усилитель и вентиль, включенный между выходом усилител  и источником света оптрона 2 . Недостатком известного устройства  вл етс  отсутствие преобразовани  аналогового выходного сигнала в частоту импульсов. Наиболее близким техническим решением к изобретению  вл етс  множительно-делительное устройство, содержащее схему сравнени , интегратор, ключ и ждущий мультивибратор, причем первый вход cxeN« i сравнени  соединен с выходом интегратора, второй вход  вл етс  входом источника сигнала делител , а выход схемы сравнени  через ждущий мультивибратор и ключ соединен с управл ющим входом интегратора 3j. Недостатками известного устройства  вл ютс  низкое быстродействие, надежность и помехозащищенность и ограниченна  область применени , так как устройство может умножать и на обратную величину сигнала или делить на сам сигнал. Целью изобретени   вл етс  расширение с ласти применени , повышении быстродействи , помехозащищенности и надежности устройства. 09 Поставленна  цель достигаетс  тем, что в множительно-делительное устройство , содержащее схему сравнени , первый вход которой соединен с выходом интегрирующего усилител , второй вход  вл етс  выходом источника сигнала делител , а выход схемы сравнени  подключен к входу ждущего мультивибратора , выход которого  вл етс  выходом устройства и соединен с управл ющим входом разр дного ключа, который включен параллельно конденсатору интегрирующего усилител , введен оптрон .с пр мой оптической св зью и ограничительный резистор, один вывод которого соединен с выходом отрицательной пол рностиисточника сигнала первого сомножител , а другой вывод через светодиод оптрона с пр)мой оптической св зью, включенный в запирающем направлении , св зан «с выходом положительной пол рности источника сигнала первого сомножител , а выход источника сигнала,второго сомножител  устройства через фоторезистор оптрона с пр мой оптической св зью соединен с инвертирующим входом .интегрирующего усилител . На чертеже представлена схема предлагаемого устройства. Устройство содержит интегрирующий усилитель 1, схему сравнени  2, ждущий мультивибратор 3, разр дный ключ , оптрон 5 с пр мой оптической св зью , состо щий из светодиода б и фоторезистора 7, ограничительный резистор 8, конденсатор У интегрирующего усилител  1, источник 10 сигнала делител , первый П и второй 12 источники сигнала соответственно первого и второго сомножител . , интегрирующий усилитель 1 выполнен на усилителе посто нного тока 13, в цепь обратной св зи которого включен конденсатор 9. Устройство работает следующим образом . Напр жение источника 12 сомножител  X подают через фоторезистор 7 на вход интегрирующего усилител  1, при этом на выходе интегрирующего усилител  1 формируют линейноизмен ющеес  напр жение, которое за врем  интегрировани  Т достигает амплитудного значени  U, - Л . где Т- посто нна  интегрировани  усилител  1.

Claims (1)

  1. МНОЖИТЕЛЬНО-ДЕЛИТЕЛЬНОЕ УСТРОЙСТВО , содержащее схему сравнения, первый вход которой соединен с выходом интегрирующего усилителя, второй вход является выходом источника сигнала делителя, а выход схемы сравнения подключен к входу ждущего мультивибратора, выход которого является выходом устройства и соединен с управляющим входом разрядного ключа, который включен параллельно конденсатору интегрирующего усилителя, отличающееся тем, что, с целью расширения области применения, повышения быстродействия, помехозащищенности и надежности устройства, в него введен оптрон с прямой оптической связью и ограничительный резистор, один вывод которого соединен с выходом отрицательной полярности источника сигнала первого сомножителя, а другой вывод через светодиод оптрона С прямой оптической связью, включенный в запирающем направлении, связан с выходом положительной полярности источника сигнала первого сомножителя, а выход источника сигнала второго сомножителя устройства через фоторезистор оптрона с прямой оптической связью соединен с инвертирующим входом интегрирующего усилителя. .
    1 1030809
SU823428129A 1982-04-22 1982-04-22 Множительно-делительное устройство SU1030809A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU823428129A SU1030809A1 (ru) 1982-04-22 1982-04-22 Множительно-делительное устройство

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU823428129A SU1030809A1 (ru) 1982-04-22 1982-04-22 Множительно-делительное устройство

Publications (1)

Publication Number Publication Date
SU1030809A1 true SU1030809A1 (ru) 1983-07-23

Family

ID=21008348

Family Applications (1)

Application Number Title Priority Date Filing Date
SU823428129A SU1030809A1 (ru) 1982-04-22 1982-04-22 Множительно-делительное устройство

Country Status (1)

Country Link
SU (1) SU1030809A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Патент US rr 100528, кл. 235-19t, кл. G Об Г, 7/16, опублик. 1977. 2.Краус М., Вошни Э. Информационна измерительна система. М., Мир, 1975, с.|7-«8. 3.Авторское свидетельство СССР fP 59f507, кл. G 06 G 7/16, 1976 (прототип). *

Similar Documents

Publication Publication Date Title
EP0318018A3 (en) Level shift circuit for converting a signal in an ecl level into a signal in a CMOS logic level
GB1509446A (en) Charge transfer signal processing
EP0287311A3 (en) Duty cycle independent phase detector
SU1030809A1 (ru) Множительно-делительное устройство
KR840005557A (ko) 아나로그 신호적분 · 디지탈 신호 변환 회로
JPS5761330A (en) Wave-form conversion circuit
ES8604375A1 (es) Procedimiento de restitucion de los instantes significativos de una senal periodica y circuito de regeneracion de instantes periodicos para poner en practica dicho procedimiento
SU1098007A1 (ru) Релейный операционный усилитель
MY100773A (en) Frequency to current converter circuit.
ES2084872T3 (es) Discriminador de frecuencias.
SU721829A1 (ru) Вычислительное устройство
JPS578457A (en) Generating circuit for power source determination signal
SU1185354A1 (ru) Множительно-делительное устройство
SU1205065A1 (ru) Преобразователь емкости в частоту
SU1260977A1 (ru) Интегратор со сбросом
SU1265801A1 (ru) Перемножитель электрических сигналов
JPS5595155A (en) Operation check system for counter
SU1511847A1 (ru) Делитель частоты
FR2310033A1 (fr) Circuit d'integration de signaux electriques rectangulaires
SU886009A1 (ru) Широтно-импульсное множительное устройство
JPS6471317A (en) Threshold comparing circuit
SU379969A1 (ru) Умножитель частоты
SU862149A1 (ru) Развертывающий автоколебательный операционный усилитель
SU601827A1 (ru) Пороговый логический элемент
JPS57160246A (en) Asynchronous binary signal pnm system