SU379969A1 - Умножитель частоты - Google Patents

Description

1

Изобретение относитс  к умножител м частоты и может быть использовано в автоматике , электроизмерительной и вычислительной технике.

Известен умножитель частоты, содержащий последовательно соединенные счетчик, интегратор и несколько двухполупериодных выпр мителей с подключенными к их выходам через разделительные конденсаторы усилител ми.

Недостаток известного умножител  частоты заключаетс  в том, что при изменении частоты входного сигнала нормальное функционирование умножител  начинаетс  после окончани  с необходимой точностью процесса установлени  посто нной составл ющей напр жени  на разделительных конденсаторах, особенно на первом, емкость которого должна быть большой, что обусловливает большое врем  переходного процесса.

Целью изобретени   вл етс  повышение быстродействи  умножител  частоты при изменении частоты входного сигнала.

Это достигаетс  тем, что выход счетчика подключен параллельно ко входам дополнительного интегратора и дифференцирующего усилител , выходы которых через ключ соединены со входом эмиттерного повторител . Параллельно входу эмиттерного повторител  подключена запоминающа  емкость, а выход его подключен параллельно ко входам двух

эмиттерных повторителей, вккюченных в цепь питани  усилителей. Выход дифференцирующего усилител  через схему задержки соединен со вторым входом дополнительного интегратора .

На фиг. 1 представлена блок-схема умножител  частоты; на фиг. 2 - временные диаграммы , по сн ющие его работу. Умножитель частоты содержит последовательно соединенные счетчик /, интегратор 2, двухполупериодные выпр мители 5-5 с подключенными к их выходам соответственно через разделительные конденсаторы 6-5 усилител ми 9-11, дополнительный интегратор 12,

дифференцирующий усилитель 13, ключ 14, схему задержки 15, запоминающую емкость 16 и эмиттерные повторители П-19.

Выход счетчика / подключен параллельно ко входу дополнительного интегратора 12 и

дифференцирующего усилител  13. Выходы интегратора 12 и усилител  13 через ключ 14 соединены со входом эмиттерного повторител  П, параллельно входу которого подключена запоминающа  емкость 16. Выход эмиттеркого повторител  П параллельно подключен ко входам эмиттерных повторителей 18 и 19, включенных в цепь питани  усилителей 9-11. Выход дифференцирующего усилител  13 через схему задержки 15 соединен со вторым

входом дополнительного интегратора 12. Выходное напр жение умножител  снимаетс  с усилител  /. Умножитель частоты работает следующим образом. Входной сигнал вх (фиг. 2, а) поступает на вход счетчика 1, который формирует сигналы пр моугольной формы (фиг. 2, б) со скважностью , равной «двум, поступающие на входы интеграторов 2 и 12. Интегратор 2 формирует импульсы треугольной формы, поступающие на двухполупериодный выпр митель 3, с выхода которого снимаютс  сигналы с частотой в два раза большей, чем на его входе. Последние усиливаютс  усилителем 9, снова выпр мл ютс  в последующих последовательно включенных каскадах выпр мителей и усилителей . Дополнительный интегратор 12 выполн ет функцию линейного преобразовани  период - напр жение (фиг. 2,б). В конце периода входного сигнала /вх срабатывает дифференцирующий усилитель 13 (фиг. 2,г) вызывающий отпирание ключа 14. В результате запоминающа  емкость 16 зар жаетс  до напр жени , равного Явых интегратора 12 (фиг. 2, д). С выхода эмиттерного повторител  17 снимаетс  посто нное напр жение, пропорциональное посто нной составл ющей напр жени  треугольной формы, поступающего на разделительные конденсаторы 6-8. Импульс с дифференцирующего усилител  13, пройд  через схему задержки 15 (фиг. 2, е), разр жает емкость интегратора 12 до «нул . В третий период входной частоты описанные процессы повтор ютс , причем если напр жение Явых интегратора меньще напр л ени  на запоминающей емкости, то последн   разр жаетс  до выходного значени  напр жени  интегратора. Таким образом, напр жение на выходе эмиттерного повторител  17 корректируетс  с учетом значени  периода входной частоты через каждые два периода последней. Сигнал с выхода эмиттерного повторител  17 поступает на входы эмиттерных повторителей 18, 19, которые включаютс  в цепь питани  усилителей и используютс  в качестве управл емых источников напр жени . Змиттерные повторители 18, 19 вырабатывают напр жени  +Яо и -Яо, равные но величине посто нной составл ющей, в результате чего напр жение во всех точках усилителей смещаетс  на величину Яо относительно земли. Тогда при изменении посто нной составл ющей напр жени  на входной обкладке конденсатора такое же напр жение прикладываетс  к выходной обмотке, что исключает перезар дку конденсатора. Смещение напр жени  на выходной обкладке происходит не синхронно с изменением посто нной составл ющей , а через врем , равное двум периодам входной частоты и поэтому врем  переходного процесса устройства равно двум периодам входной частоты. Дл  уменьшени  времени переходного процесса не только в первом каскаде усилени , но и в остальных, все усилители подкючаютс  к эмиттерным повторител м 18, 19. Это не вызывает нарушени  режима работы умножител , поскольку изменение значени  посто нной составл ющей на всех разделительных конденсаторах одинаково. Предмет изобретени  Умножитель частоты, содержащий последовательно соединенные счетчик, интегратор и несколько двухнолупериодных выпр мителей с подключенными к их выходам через разделительные конденсаторы усилител ми, отличающийс  тем, что, с целью повышени  его быстродействи  при изменении частоты входного сигнала, выход счетчика подключен параллельно ко входам дополнительного интегратора и дифференцирующего усилител , выходы которых через ключ соединены со входом эмиттерного повторител , параллельно входу носледпего подключена запоминающа  емкость , а выход эмиттерного повторител  параллельно подключен ко входам двух эмиттерных повторителей, включенных в цепь питани  усилителей, причем выход дифференцирующего усилител  через схему задерлши соединен со вторым входам дополнительного интегратора.

д.

U

Г