SU1001115A1 - Умножитель частоты - Google Patents

Умножитель частоты Download PDF

Info

Publication number
SU1001115A1
SU1001115A1 SU813335183A SU3335183A SU1001115A1 SU 1001115 A1 SU1001115 A1 SU 1001115A1 SU 813335183 A SU813335183 A SU 813335183A SU 3335183 A SU3335183 A SU 3335183A SU 1001115 A1 SU1001115 A1 SU 1001115A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
voltage
keys
inputs
Prior art date
Application number
SU813335183A
Other languages
English (en)
Inventor
Владимир Авенирович Красильников
Александр Александрович Охотин
Василий Алексеевич Новичихин
Original Assignee
Предприятие П/Я В-8205
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-8205 filed Critical Предприятие П/Я В-8205
Priority to SU813335183A priority Critical patent/SU1001115A1/ru
Application granted granted Critical
Publication of SU1001115A1 publication Critical patent/SU1001115A1/ru

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Description

1
Изобретение относитс  к электрическим устройствам умножени  частоты и может быть использовано в аналоговых ыычнслительных машинах.
Известен умножитель частоты, содержащий компараторы и генератор пилообразного напр жени  С 3
Это устройство характеризуетс  сравнительно низкой точностью работы.
Наиболее близким к предлагаемому  вл етс  умножитель частоты, содержащий блок формировани  парафазных сигналов , г выпр мительные диоды, компаратор 23Недостатком известного устройства  вл етс  малый частотный диапазон.
Цель изобретени  - расщирение частотногч диапазона и повышение точности работы за счет поддержани  симметрии вьлодного пр моугольного напр жени .
Поставленна  цель достигаетс  сем, : что в умножитель частоты, содержащий блок формировани  парафазных сигналов, первый и второй вьшр мите ьные диоды
И компаратор, выход которого  вл етс  выходом умножител  частоты, вход блока формировани  парафазкых сигналов  вл етс  входом умножител , частоты, введены генератор пилообразного напр жени , фазорасщепитель, рерва  и втора  дифференцирукмаие цепи, причем .выход первой дифференниипющей цепи через первый вьтр мительный диод соединен с входом генератора пилоо азн6го напр жени , выход которого подключен к входу фазе- расщепител , выход второй дифферешгарующей цепи через второй выпр мительный диод подключен к входу генератора пилообразного напр жени , первый и второй выходы блока формировани  парафаэ- ных сигналов соединены с входами ооот ветственно первой и второй дифферешхирующих цепей, выходы фазорасщепител  подключены соответственно к первому и второму вxqдaм компаратора.
Фазорасщепвтель содержит ключи, one рационные усилители, запоминающие кон- денсаторбы, триггер и делитель напр жени , вход которого  вл етс  входом фазорасшепител  и соединен со счетным входом триггера, выход делител  напр жени  подключен к неинвертирующему вход первого операционного усилител , выход которого соединен с входами первого и второго ключей, выход первого ключа соединен с входом третьего ключа и через первый запоминающий конденсатор подключен к шине нулевого потенциала, выход второго 14люча соединен с входом четвертого ключа и через второй запоминающий конденсатор подключен к щине нулевого потенциала, выходь третьего и четвертого ключей соединены с инвертирующим входом второго операционного усилител  и с неинвертирующим входом третьего операционного усилител , выходы второго и третьего операционных уси- лителей  вл ютс  выходами фазорасщепител , вход делител  напр жени  подключе к неинвертирующему входу второго операционного усилител  и к инвертирующему входу третьего операционного усилител , пр мой выход триггера соединен с управл ющими входами второго и третьего клю чей, а инверсный выход триггера соедине с управл ющими входами первого и четве того ключей. . На фиг. 1 изображена функциональна  схема предлагаемого умножител5д частоты на фиг. 2 - функциональна  схема фазорасщепител ; . на фиг. 3 - временные диаг раммы. Устройство содержит блок 1 формировани  парафазных сигналов, первую и вто рую дифференцирующие цепи 2 и 3, первый и второй вьшр мите ьные диоды 4 и 5, генератор 6 пилообразного напр жени , фазорасщепитель 7, компаратор 8, вход 9 и выход 10 умножител  частоты, делитель 11 напр жени , триггер 12, первый, второй, третий и четвертый ключи 13-16, первый, второй и третий операционные усилители 17-19, первый и второй запоминающие конденсаторы 20 и 21, шину 22 нулевого потенциала, вход 23 и выходы 24 и 25 фазорасщепител . Умножитель частоты работает следующим образом. Сигнал с входа 9 поступает на блок J, формировани  парафазных сигналов, с выходов которого снимаютс  два противофазных сигнала пр моугольной формы ( один из них изображен на фиг. За). Эти сигналы поступают на дифференцирующие цепи 2 и 3, которые формируют положительные и отрицательные импульсы (фиг. 3 б. Б), С помощью первого и вто рого вьшр мительных диодов 4 и 5 продифференцированные импульсы преобразуютс  в последовательность положительных импульсов с удвоенной частотой следовани  по отнощению к частоте входных импульсйв (фиг. 3 г). Эти импульсы управл ют работой генератора 6 пилообразного напр жени , перевод  его в исходное положение (фиг. 33).

Claims (2)

  1. Пилообразное напр жение поступает на фазорасщепитель 7iC вькодов которого снимаютс  два противофазных пилообразных напр жени  (фиг. 3 е, ж), которые поступают на входы компаратора 8. На выходе 10 формируетс  последовательност пр моугольных импульсов с удвоенной частотой следовани  и неизменной скважгностью . например, замкнуты первый и четвертый ключи 13 и 16, то первый запоминающий конденсатор. 2О через пер- вый операционный усилитель 17 зар жаетс  до напр жени  равного половине амплитуды одностороннего пилообразного напр жени . Второй запоминающий конденсатор 21 при этом поддерживает такое же напр жение на разноименных входах второго и третьего операционных усилителей 18 и 19,  вл ющеес  напр окением смещени  уровн . Во втором такте замыкаютс  второй и третий ключи 14 и 15, а другие ключи размьпшютс . Второй запоминающий конденсатор 21 начинает отслеживать уровень одностороннего пилообразного напр жени , а первый запоминающий конденсатор 20 поддерживает напр жение смещени  уровн , равное половине амплитуды одностороннего пилообразногхэ напр жени . Триггер 12 опрокиды ваетс  вс кий раз по заднему (крутому) фронту одностороннего пилообразного напр жени . Пусть частота входного сигнала увеличиваетс , при этом амплитуда пилообразного сигнала на входе фазорасщепител  7 уменьщаетс . Однако при этом уменьшаетс  во столько же раз напр жение смещени  уровн , запоминающеес  на первом и втором запоминающих конденсаторах 20 и 21 и скважность импульсов на выходе 10 не измен етс , остава сь равной двум. По сравнению с прототипом предлагаемый умножитель частоты позвол ет производить , умножение частоты lipw значительйых изменени х частоты входного сигнала и характеризуетс  более вьсокой точностью работы, .так как скважиость выходных импульсов поддерживаетс  посто нной . Формула изоб14етени  1.Умножитель частоты, содержащий блок формировани  парафазных сигналов, первый и второй выпр мительные дис№ и компаратор, рыход которого  вл етс  выходом умножител  частоты, вход блока формировани  парафазных сигналов  вл етс  входом умножител  частоты, отличающийс  тем, что, с целью расширени  частотного диапазона-и повьь шени  точности работы, в него введены генератор пилообразного напр жени , фазорасщепитель , перва  и втора  дифферен шфующие цепи, причем выход первой дифференцирующей цепи через первый- выпр мительный диод соединен с входом генератора пилообразного напр жени , вы ход которого подключен к входу фазорасщепител , выход второй дифференцирующей цепи через второй вьтр мительный диод подключен к входу генератора пилообразного напр жени , первый и второй выходы блока формировани  парафазных.. сигналов соединены с входами соответственно первой и второй дифференцирующих цепей, выходы фазорасщепител  подключены соответственно к первому и втором входам компаратора. 2.Умножитель по п. 1, о т л и чающийс  тем, что фазорасщепитель содержит ключи, операционные усилители , запоминающие конденсаторы, три гер и делитель напр жени , вход которого  вл етс  входом фазорасщепител  н соединен со счетным входом триггера, выход делител  напр жени  подключен 1Снев вертврующему входу первого операционного усилител , выход которого соединен с входами первого ц второго ключей, выход пер вого ключа соединен с входом ipeibero ключа и через первый запоминающий конденсатор подключен к щине нулевого потенциала , выход второго ключа соединен с входом четвертого ключа и через второй запоминающий конденсате подключен к шине нулевого потенциала, вькоды третьего и четвертого ключей соединены с инвертирующим входом второго операционного усилител  и с неинвертирукшщм входом третьего операционного усн нтел , выходы второго и третьег-о операпис шых усилителей  вл$оотс  выходами фазорас- щепител , вход делител  напр жени  подключен к неинвертирук цему входу второго операционного усилител  и к ннвёрт рук. щему входу третьего операциошюго уси-лител , пр:шой выхоп фнггера схэедйнен с управл ющими входами второго н третьего ключей, а инверсный выход триггера соединен с управл$п(Ж(ими входами первого и четвертого ключей. Источники информации, прин тые во внимание при экспертизе 1.Алексенко А. Г. и др. Применение прецизионных аналоговых ИС, Иадгво Радио и св зь, 1981, с. 1О2-1О5, рис. 3.28.
  2. 2.Электроника, 1976, Mb 21, с. 59 (прототип).
    TI / u
    Л7
    Е
    hoN)//
    II
    //f
    1
    J
    //
    /
    ;
    ГСП
    -И)
    ЙУ/./
    д
    о
    Заказ 1398/57 .Тираж 7O4Поаписное
    вникпи
    Филидл ППП Пагент, г. Ужгород, ул. Проектна , 4
    t
    ф1/г . J
    ВНИИПИЗаказ 1398/57 .Тираж 7О4Попписное
    ППП Патент, г. Ужгород, уп. Проектна , 4 /J . 4. 4-oNH- II //f
    I-1 ГС1
    L J
    97
    // --
    IJ f5 II
SU813335183A 1981-09-10 1981-09-10 Умножитель частоты SU1001115A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU813335183A SU1001115A1 (ru) 1981-09-10 1981-09-10 Умножитель частоты

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU813335183A SU1001115A1 (ru) 1981-09-10 1981-09-10 Умножитель частоты

Publications (1)

Publication Number Publication Date
SU1001115A1 true SU1001115A1 (ru) 1983-02-28

Family

ID=20975783

Family Applications (1)

Application Number Title Priority Date Filing Date
SU813335183A SU1001115A1 (ru) 1981-09-10 1981-09-10 Умножитель частоты

Country Status (1)

Country Link
SU (1) SU1001115A1 (ru)

Similar Documents

Publication Publication Date Title
SU1001115A1 (ru) Умножитель частоты
GB843478A (en) Improvements in or relating to electrical wave-generators
JPS57131118A (en) Pulse generator
SU773925A1 (ru) Преобразователь частоты в напр жение
SU559378A1 (ru) Генератор импульсов
SU1431052A1 (ru) Расширитель импульсов
SU577655A1 (ru) Усилитель-расширитель импульсов
SU714646A1 (ru) Устройство дл запоминани начальной фазы напр жени
SU813708A1 (ru) Генератор импульсов
SU907783A1 (ru) Формирователь импульсов
SU671019A1 (ru) Формирователь линейно-измен ющегос напр жени
SU547777A1 (ru) Указатель экстремума
SU541282A1 (ru) Синхронный детектор
SU1647875A1 (ru) Преобразователь врем -напр жени
SU748795A1 (ru) Устройство дл формировани радиоимпульсов
SU1764151A1 (ru) Преобразователь период-напр жение
SU503251A1 (ru) Врем -импульсное делительное устройство
SU703910A1 (ru) Устройство дл восстановлени нулевого уровн сигнала
SU1651232A1 (ru) Устройство дл преобразовани сопротивлени в частоту
SU1252928A1 (ru) Фиксатор уровн
Basu et al. A symmetric triangle-square waveform generator using a single constant current source
SU1149169A2 (ru) Способ определени переходного восстанавливающего напр жени
SU1298833A2 (ru) Умножитель частоты
SU1167703A2 (ru) Генератор импульсов с милливольтовым напр жением питани
SU782132A1 (ru) Устройство дл формировани импульсов управлени тиристором