KR840005557A - 아나로그 신호적분 · 디지탈 신호 변환 회로 - Google Patents
아나로그 신호적분 · 디지탈 신호 변환 회로 Download PDFInfo
- Publication number
- KR840005557A KR840005557A KR1019830003521A KR830003521A KR840005557A KR 840005557 A KR840005557 A KR 840005557A KR 1019830003521 A KR1019830003521 A KR 1019830003521A KR 830003521 A KR830003521 A KR 830003521A KR 840005557 A KR840005557 A KR 840005557A
- Authority
- KR
- South Korea
- Prior art keywords
- capacitance
- integrating
- pulse
- analog signal
- response
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R21/00—Arrangements for measuring electric power or power factor
- G01R21/133—Arrangements for measuring electric power or power factor by using digital technique
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R21/00—Arrangements for measuring electric power or power factor
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 출원의 발명자의 일부 발명자에 의해서 발명되, 어아나로그 신호적의 적분회로의 회로도를 도시하고,
제2도는 위상차가 없는 2개의 교류신호를 이용하였을 때의 제1도의 회로의 타임 챠아트를 도시하고,
제3도는 위상차가 있는 2개의 교류신호를 이용하였을 때의 제1도의 회로의 타임 챠아트를 도시하며
Claims (8)
- 상기 연산 증폭기(A2)와, 상기 연산 증폭기의 입력단자와 출력 단자의 사이에 설치된 적분용 용량(C2)와, 상기 적분용 용량의 전하를 콘트롤 펄스에 응답해서 리셋트하는 수단으로서, 적어도 그 리셋트의 개시된후로 부터 끝날때까지의 기간, 상기 적분용 용량을 그 연산 증폭기에 접속한 상태로 리셋트하는 것으로된 적분 회로.
- 상기 리셋트 수단은, 상기 콘트롤 펄스의 발생전에 상기 역극성의 전하가 충전되는 리셋트용 캐파시터와, 상기 콘트롤 펄스에 응답해서 상기 리셋트용 용량을 상기 적분용 용량에 접속하는 수단으로된 특허 청구 범위 제1항의 적분 회로.
- 상기 적분용 용량은 제1과 제2가 서로 병열로 접촉된 용량으로 되고, 상기 리셋트 수단은, 상기 콘트롤 펄스에 응답해서 상기 제2의 용량의 방향을 변경해서 상기 제1의 용량에 병열로 접속하는 수단으로 된 특허 청구 범위 제1항의 적분 회로.
- 상기 적분용량은 제1, 제2가 서로 병열로 접속된 용량으로 되고, 상기 리셋트 수단은, 상기 콘트롤 펄스에 응답해서 상기 제2의 용량을 상기 제1의 용량에서 절리하여 상기 제1의 용량의 축전전하와 역의 극성의 전하를 상기 제2의 용량에 충전하고, 그 후 상기 제1의 용량에 병렬로 상기 제2의 용량을 접속하는 수단으로 된 특허 청구범위 제1항의 적분 회로.
- 상기 적분용 용량은 제1, 제2의 용량의 어느 한쪽으로 부터 되고, 상기 리셋트 수단은 상기 콘트롤 펄스에 응답해서 , 상기 제1, 제2의 용량의 한쪽은 상기 연산 증폭기의 입력 단자와 출력단자 사이에 상기 적분용 용량으로 접속하고, 상기 제1, 제2의 용량의 다른 쪽을 리셋트하기 위한 전원에 접속하도록 접속을 절환하는 수단으로 된 특허 청구 범위 제1항의 적분 회로.
- 제1의 아나로그 신호를 적분하는 적분 수단(INT2)와 상기 적분 출력이 정의 기준치 또는 부의 기준치와의 일치를 검출하는 수단(CP4, CP5)와, 상기 어느 것의 일치가 검출 될때마다 펄스를 출력하는 수단(OR)와, 상기 어느것의 일치가 검출될 때 마다 상기 적분 회로를 리셋트하는 수단(RST)와, 상기 검출출력에 응답해서 상기 일치의 검출이 상기 아나로그 신호의 적분치의 증대 또는 감소의 어떠한 결과에 의한 것인가를 식별하는 신호의 발생수단(FF2)가 있으며, 상기 적분 수단은, 연산 증폭기(A2)와, 상기 연산 증폭기의 입력 단자와 출력 단자의 사이에 설치된 적분용 용량(C2)와, 상기 적분용 용량의 전하를 콘트롤 펄스에 응답해서 리셋트 하는 수단으로서 적어도 상기 리셋트의 개시후로 부터 끝날때까지의 사이 상기 적분용 용량을 상기 연산증폭기에 접속한 상태로 리셋트하는 것으로된 아나로그 신호 적분 펄스 변환회로.
- 상기 제1의 아나로그 신호와, 상기 제1의 아나로그 신호의 발적 신호의 한쪽을 선택하여 적분 입력으로 하는 선택 수단과, 상기 어느것의 일치의 검출에 응답해서 상기 선택수단을 제어하는 신호를 발생하는 수단을 가지며, 또한 상기 식별신호 발생 수단은 상기 검출 출력과 상기 선택 수단의선택 상태에 응답해서 상기 식별 신호를 출력하는 수 단이 있는 특허 청구범위 제6항의 아나로그신호 적분 펄스 변환 회로
- 상기 제어 신호 발생 수단은, 상기 어느것의 일치가 검출될 때마다. 제1, 제2의 수치를 절환하여 출력하는 수단과, 상기 출력수단의 출력이 상기 제1, 제2의 수치내의 수치인때에 각각 제2의 아나로그 신호와 이의 반전 신호의 진폭과 극성에 응답한 펄스폭 변조 펄스를 발생하여 상기 선택 수단을 상기 펄스폭변조 펄스로 제어하는 수단이 있는 특허 청구 범위 제7항의 아나로그 신호 적분 펄스변 회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57130337A JPS5920860A (ja) | 1982-07-28 | 1982-07-28 | 光伝送体による情報検知方法 |
| JP130337 | 1982-07-28 | ||
| JP?57-130337 | 1982-07-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR840005557A true KR840005557A (ko) | 1984-11-14 |
| KR910004656B1 KR910004656B1 (ko) | 1991-07-09 |
Family
ID=15031951
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019830003521A KR910004656B1 (ko) | 1982-07-28 | 1983-07-28 | 아날로그 신호적분 및 디지탈 신호변환회로 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4562424A (ko) |
| EP (1) | EP0100102B1 (ko) |
| JP (1) | JPS5920860A (ko) |
| KR (1) | KR910004656B1 (ko) |
| DE (1) | DE3366746D1 (ko) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3772501D1 (de) * | 1986-09-19 | 1991-10-02 | Siemens Ag | Elektronischer elektrizitaetszaehler. |
| DE4103813A1 (de) * | 1991-02-08 | 1992-08-27 | Thomson Brandt Gmbh | Verfahren und vorrichtung zur zeit/spannungs-wandlung |
| US5229772A (en) * | 1992-02-03 | 1993-07-20 | Integrated Semiconductor Solutions | Ratiometric ADC with pulse width modulated output for wide temperature range applications |
| DE19515487C2 (de) * | 1995-04-27 | 2002-05-16 | W A Halang | Spannungs-Frequenz-Umsetzer für bipolare Eingangsspannungen |
| US8533516B2 (en) | 2010-09-22 | 2013-09-10 | Xw Llc | Low power radio controlled clock incorporating independent timing corrections |
| US20120169397A1 (en) * | 2010-12-30 | 2012-07-05 | Eliezer Oren E | Mixed Signal Integrator Incorporating Extended Integration Duration |
| US8270465B1 (en) | 2011-11-15 | 2012-09-18 | Xw Llc | Timing and time information extraction from a phase modulated signal in a radio controlled clock receiver |
| US8693582B2 (en) | 2012-03-05 | 2014-04-08 | Xw Llc | Multi-antenna receiver in a radio controlled clock |
| US9171189B2 (en) * | 2012-11-29 | 2015-10-27 | The Trustees Of Columbia University In The City Of New York | Systems and methods for preventing saturation of analog integrator output |
| JP6370768B2 (ja) | 2015-11-26 | 2018-08-08 | 矢崎総業株式会社 | 磁界検出センサ |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US28706A (en) * | 1860-06-12 | Butter-worker | ||
| US3585634A (en) * | 1968-07-31 | 1971-06-15 | Tyco Instr Division Inc | Cyclically operating analog to digital converter |
| GB1487687A (en) * | 1974-02-19 | 1977-10-05 | Siemens Ag | Voltage measuring arrangements |
| NL7407631A (nl) * | 1974-06-07 | 1975-12-09 | Philips Nv | Analoog-digitaal-omzetter. |
| JPS5168164A (en) * | 1974-12-10 | 1976-06-12 | Tokyo Shibaura Electric Co | Aad henkanki |
| US4180807A (en) * | 1977-11-17 | 1979-12-25 | General Electric Company | Charge transfer circuit with voltage threshold compensating means |
-
1982
- 1982-07-28 JP JP57130337A patent/JPS5920860A/ja active Granted
-
1983
- 1983-07-26 US US06/517,398 patent/US4562424A/en not_active Expired - Lifetime
- 1983-07-27 EP EP83107411A patent/EP0100102B1/en not_active Expired
- 1983-07-27 DE DE8383107411T patent/DE3366746D1/de not_active Expired
- 1983-07-28 KR KR1019830003521A patent/KR910004656B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US4562424A (en) | 1985-12-31 |
| JPH0416750B2 (ko) | 1992-03-25 |
| EP0100102A1 (en) | 1984-02-08 |
| DE3366746D1 (en) | 1986-11-13 |
| EP0100102B1 (en) | 1986-10-08 |
| JPS5920860A (ja) | 1984-02-02 |
| KR910004656B1 (ko) | 1991-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR850004359A (ko) | 반도체 집적회로 | |
| KR880005746A (ko) | 반도체집적회로 | |
| KR840005557A (ko) | 아나로그 신호적분 · 디지탈 신호 변환 회로 | |
| KR890005961A (ko) | 전력계통 연계용 인텁터 장치 | |
| US4024414A (en) | Electrical circuit means for detecting the frequency of input signals | |
| KR870001709A (ko) | D/a 변환기 | |
| KR840001020A (ko) | 아나로그 디지탈 변환회로 | |
| KR880010557A (ko) | 발진회로 | |
| US4371850A (en) | High accuracy delta modulator | |
| KR850007721A (ko) | 신호비교회로 및 그 방법과 리미터 및 신호처리기 | |
| KR910013923A (ko) | Tv 수상기의 화면 정지회로 | |
| KR830005755A (ko) | 저역통과 특성의 증폭기장치 | |
| SU505126A1 (ru) | Преобразователь напр жение-интервал времени | |
| SU1427569A1 (ru) | Преобразователь периода в посто нное напр жение | |
| SU424165A1 (ko) | ||
| SU1615754A1 (ru) | Квадратичный преобразователь напр жени в частоту | |
| SU452919A1 (ru) | Преобразователь широтно-модулированного сигнала в модулированный по амплитуде | |
| SU1205065A1 (ru) | Преобразователь емкости в частоту | |
| SU690502A1 (ru) | Релейный преобразователь аналоговых сигналов | |
| KR950002822Y1 (ko) | 교통 신호 제어기의 출력 전압 검출회로 | |
| SU1014140A1 (ru) | Преобразователь напр жени в интервал времени | |
| SU1674180A1 (ru) | Интегратор с обнулением | |
| SU1132028A1 (ru) | Разделительное устройство | |
| JPS57149911A (en) | Electrostatic capacity type sensor | |
| SU1651321A1 (ru) | Аналоговое запоминающее устройство |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 19970630 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |