SU1019459A1

SU1019459A1 - Multichannel digital correlator

Info

Publication number: SU1019459A1
Application number: SU813368107A
Authority: SU
Inventors: Юрий Александрович Андреев
Original assignee: Предприятие П/Я Г-4173
Priority date: 1981-12-23
Filing date: 1981-12-23
Publication date: 1983-05-23

Abstract

МНОГОКАНАЛЬНЫЙ ЦИФРОВОЙ КОРРЕЛЯТОР, содержащий элемент , вьвсод которого вл етс выходом коррел тора, кольцевой регистр сдвига, выходы которого соединень с нходами дешифратора начального Состо ни , выход которого соединен с первым входом распределител , второй вход которого объединен с входом кольцевого регистра сдвига и вл етс первым входом коррел тора, а в каждом канале элемент равнозначности, канальный дешифратор и счетчик, установочный вход которого объединен с упра&amp;п юшим входом дешифратора своего канала и соединен с соответствующим выходом распределител , а вьрсоды счетчика соединены с информационным . входами канального дешиф15атора своего канала, первые входы элементов равнозначности всех каналов объединены и вл ютс вторым входом коррел тора, а вторые входы соединены с соответствующими выходами кольцевого регистра сдвига, от ли ч а ю щи и с тем, что, с целью повъпиени быстродействи , в каждый канал коррел тора введены три элемента И, элемент НЕ, причем выход первого элемента И в каждом канале соединен со счетным входом счетчика своего канала, установочный вход которого соединен с входом элемента НЕ, первыми входами i второго и третьего элементов И своего (О канала,выходы канального деши4 тЬра соединены с вторыми входами элементов И с своего канала, выходы которых соединены с входами элемента ИЛИ, первый вход первого элемента И в ка ;:дом канале соединен с ылходом элемента НЕ своегр канала , а второй выход первого элемента И в каждом канале соединен с третьим входом второго элемента И и с выходом элемента равнозначности своего канала. CD 4 01 A MULTI-CHANNEL DIGITAL CORRELATOR containing an element whose output is the output of the correlator, a ring shift register whose outputs are connected to decoder inputs of the initial State, the output of which is connected to the first input of the distributor, the second input of which is combined with the input of the ring shift register and is the first the input of the correlator, and in each channel an element of equivalence, a channel decoder and a counter, the installation input of which is combined with the control & input of the decoder of its channel and connection n with the corresponding output of the distributor, and the counter meters are connected to the information one. the inputs of the channel decoder of its channel, the first inputs of the equivalence elements of all channels are combined and are the second input of the correlator, and the second inputs are connected to the corresponding outputs of the ring shift register, from each other, so that, in order to vary the speed, Each channel of the correlator of the torus contains three elements AND, an element NOT, and the output of the first element AND in each channel is connected to the counting input of a counter of its channel, the installation input of which is connected to the input of the element NOT, the first inputs i second and the third element AND its (O channel, the outputs of the channel deshi 4 tpa connected to the second inputs of the elements AND from its channel, the outputs of which are connected to the inputs of the element OR, the first input of the first element AND in ka;: house channel connected to the element output NOT its own channel, and the second output of the first element And in each channel is connected to the third input of the second element And and with the output of the equivalence element of its channel. CD 4 01

Description

Изобретение относитс к цифровым системам: пер едач и автоматической обр ботке данных и может быть использовано в частности, при разработке цифровых те леметрических систем или цифровых сист св зи с использованием дл синхронизаци кодов большой ДЯ1ШЫ. Известно устройство, содержащее схемы задани разр дного Kozia, триггерный регистр, разр дные схемы совпадени и несовпадени с лини ми задержки, счетчи ки числа совпадений и несовпадений разр дов принимаемой кодовой комбинации с заданной ll . Данный коррел тор обладает низким быстродействием, обусловленным наличием ЛШ1ИЙ задержки, или необходимостью вьтолн тъ за один такт принимаемой кодовой комбинации несколько операций. Наиболее близким к изофетению по технической сущности 5тл етс многоканальный коррел тор, содержащий в ка здо канале элемент равнозначности, счетчик и дешифратор, а также общие дешифратор кольцевой регистр сдвига, схему ИЛИ и распределитель 23Недостатком известного коррел тора вл етс необходимость выполнени за один такт пр1шимаемой кодовой комбинации операций добавлени в счетчики результатов , полученных на выходах схем равнозначности, и установки одного из счетчиков в начальное состо ние. Это требует от элементов устройства повышенного быстродействи по отнсаиению к тактовой частоте принимаемого сигнала , особенно при использовании коррел торов в системах передачи данных со скорост ми до нескольк их дес тков и даже сотен мбит/с. Целью изобретени вл етс повышение быстродействи коррел тора. Поставленна цель достигаетс тем, что в многоканальный цифровой коррел тор , содержащий элемент ИЛИ, выход которого вл етс выходом коррел тора, кольцевой регистр сдвига, выходы которо го соединены с входами дешифратора начального состо ни , выход которого соединен с первым входом распределител , второй вход которого объединен с входом кольцевого регистра сдвига и вл етс первым входом коррел тора, а также в каждом канале элемент равнозначности, канальный дешифратор и счетчик, установочный вход кото{юго объединен с управ л ющим входом дешифратора своего кана ла и соединен с соответствующим выходом распределител , а выходы счетчика соед1шены с информационными входами канального дешифратора своего канала, первые входь элементов равноанаоюсти всех каналов объединены и вл ютс1 вторым входом коррел тора, а вторые входы соединены с соответствукицими выходами кольцевого регистра сдвига, в каждый канал коррел тора введены три элемента И, элемент НЕ, причем выход первого элемента Ив каждом канале соединен со счетным входом счетчика своего канала, установочный вход которого соединен с входом элемента НЕ, первыми входами второго и третьего элементов И своего канала, выходы канального дешифратора соединены с вторыми входами элементов И своего канала, выходы которых соединены с входами элементов ИЛИ, первый вход первого элемента И в каждом канале соединен с выходом элемента НЕ своего канала, а второй Bibixoft, первого элемента И в каждом канале соединен с третьим входом второго элемента И и с выходом элемента равнозначности своего канала. На чертеже представлена функциональна схема устройства. Устройство содержит кольцевой регистр 1 сдвига с дешифратором 2 начального состо ни , а в каждом канале - элемент 3 равнозначности, элемент НЕ 4, три элемента И 5-7 и счетчик 8 с канальным дешифратором 9, общие элемент ИЛИ 10 и распределитель 11, выходами подключенный через элемент НЕ 4 к первым входам пе рвых элементов И 5 и непосредственно к первым входам вторых ч третьих элементов И 6 и 7, к установочным входам счетчиков 8 и к управл ющим входам канальных дешифраторов 9 всех каналов, информационные входы которых подключены соответственно к разр дным выходам счетчиков 8 своего канала, первый вход распределител 11 подключен к выходу общего дешифратора 2, входы которого соединены соответственно с выходами кольцевого регистра 1 сдвига и с первьши входами элементов 3 равнозначности всех каналов, вторые входы которых вл ютс первым входом коррел тора , вход кольцевого регистра 1 сдвига объединен с вторым входом распределител 11 и вл етс вторым выходом коррел тора, выходы элемента 3 равнозначности в каждом канале соединены с вторыми входами первого и второго элементов И 5 и 6 своего канала, вьтход первого элемента И 5 в каждом канапе подключен к входу счетт ка 8 своего канала, третий вход элемента И & и второй вход третьего элемента И 7 в каждом канале соединены соответственно с первым и вторык выходами канального дешифратора 9 своего канала, выходь второго и третьего элементов И 6 н 7 каждого канала соединены с входами элемента ИЛИ 1О, выход которого вл етс выходом устройства. Коррел тор работает следующим образом . Перед началом работы в кольцевой регистр 1 сдвига записываетс заданна кодова послеаовательносгь. При по влени на первом входе коррел тчэра очередного кодового символа его значение с помощью элемента 3 равнозначности сравниваетс со значени ми всех кодовых символов заданной кодовой последовательности, поступак цимн с кольцевого регистра 1 сдвига. При совпадении значений текущего кодового символа с каким-либо из за/аднных, а именно оба символа нули или оба символа единицы, с выхода соответствующих схем равнозначности.через открытые первые элементы И 5 на вход соответствующих счетчиков поступает импульс, прибавл ющий к содержимому счетчиков 8 единицу. При этом в первый счетчик дет записан результат сравнени текущего кодового символа, назовем его первым, с первым кодовым символом заданной кодовой последовательности, во второй счетчик - рааультат сравнени первого текущего кодового символа с BTOpbiM символом заданной последователь ности, в третий счетчик - результат срав нени того же первого текущего символа с третьим задшшым и т.д. Одноврюмешсо с поступлением на вход ную шш второго текущего символа производитс сдвиг на один кодовый символ заданной последовательности в кольцевом регистре 1 сдвига. Поэтому во втором такте на первый счетчик поступит резуль тат сравнени второго текущего символа с вторым заданным, который сложитс с результатом сравнени первого текущего символа с первым заданным, полученным в первом такте. В третьем такте в первый счетчик добавитс результат сравнени третьего текущего символа заданным и т.д. Таким образом, за П тактов ( у - длина заданной кодовой последовательнос ти) на первом счетчике 8 должен накопитьс результат,. представл ющий собой значение коррел ционной функции дл определенного момента времени. Поскольку по влениеначала искомой прследоваельности может происходить в любой фазе по отношению к расположению заданной последоватегаэности; вкольцев м«1 регистре 1 сдвига, то результат срашсени этих комбинаций, т.е. основной пик коррел ционной функции, может накапливатьс в любом из И счетчиков 8. При этом каждый из счетчиков 8 должен начинать накопление с момента по влени на входе соответствукшего et.Ty элемен- ,, та 3 равнозначности первого кодового символа заданной последовательности. Так как первый кодовый символ вследст вне кольцевого сдвига по вл етс на входах элементов 3 равнозначности по- очередно, то и установка счетчиков 8 в начальное состо ние должна производитьс поочередно. Поочередность установки счетчиков 8 осуществл етс временным распределителем 11, который запускаетс дещи тором 2 начального состо ни кольцевого регистра сдвига, т.е. в момент, когда в первом разр де кольцевото регистра 1 сдвига находитс первый кодовый символ заданной последовательности. Одновременно с устгшовкой счетчиков производитс опрос дещифраторов 9. В случае, если число, накопленное в счетчике, соответствукацем опрашиваемому дещи ьратору , окажетс больше или равно величины h -к, где к - порог, определ емый допустимой величиной искажени искомой последовательности, то с соответствующего дешифратора на выход устройства через общий элемент ИЛИ 1О должен поступить импульс, свидетельствующий о поступлении на вход устройства заданной кодовой последовательности и вл ющийс импульсом синхронизации. В момент установки счетчика в на- чальное состо ние на вход счетчика с элемента 3 равнозначности через элемент И 5 может поступить импульс, который должен быть добавлен к содержимому счетчика дл правильной оценки значени коррел ционной функции. Это требует повышенного быстродействи от элементов устройства, так как за один такт необходимо увеличить содержимое счетчика на единицу и установить его в началь- ное состо ние. Дл исключени необ1х:0|ди- мости изменени содержимого счетчика при по влении отклика с элемента 3 равнозначности в каждый канал устройства введены элементы НЕ 4 и три элемен та И 5-7.The invention relates to digital systems: data processing and automatic data processing, and can be used in particular in the development of digital telemetry systems or digital communication systems using large DI1 codes to synchronize codes. A device is known that contains the Kozia bit assignment schemes, the trigger register, the bit matching and mismatch schemes with delay lines, the number of matches and bit mismatches of the received code combination with the given ll. This correlator has a low speed, due to the presence of an LShL delay, or the need to execute several operations per cycle of the received code combination. The closest to isofeating by technical essence is a multichannel correlator containing in each channel an element of equivalence, a counter and a decoder, as well as a common decoder ring shift register, OR circuit and distributor 23 A disadvantage of the known correlator is the need to execute the code code in one clock combinations of operations to add to the counters the results obtained at the outputs of the schemes of equivalence, and setting one of the counters to the initial state. This requires elements of the device of high speed in relation to the clock frequency of the received signal, especially when using correlators in data transmission systems with speeds of up to several tens of them and even hundreds of Mbps. The aim of the invention is to increase the speed of the correlator. This goal is achieved by the fact that a multichannel digital correlator containing an OR element whose output is the output of the correlator has a ring shift register whose outputs are connected to the inputs of the initial state decoder whose output is connected to the first input of the distributor, the second input of which combined with the input of the ring shift register and is the first input of the correlator, as well as in each channel an element of equivalence, a channel decoder and a counter, whose installation input {south is united with the controller in ode of the decoder of its channel and connected to the corresponding output of the distributor, and the outputs of the counter are connected to the information inputs of the channel decoder of its channel, the first inputs of equal channels of all channels are combined and are the second input of the correlator, and the second inputs are connected to the corresponding outputs of the ring shift register, Three I elements are introduced into each channel of the correlator, the element is NOT, the output of the first element Iv of each channel is connected to the counting input of the counter of its channel, the installation input costly connected to the input element NOT, the first inputs of the second and third elements AND its channel, the outputs of the channel decoder connected to the second inputs of the elements AND its channel, the outputs of which are connected to the inputs of the elements OR, the first input of the first element AND in each channel connected to the output element NOT its own channel, and the second Bibixoft, the first And element in each channel is connected to the third input of the second And element and to the output of the equivalence element of its channel. The drawing shows the functional diagram of the device. The device contains a circular shift register 1 with a decoder 2 of the initial state, and in each channel there is an equivalence element 3, a HE 4 element, three AND 5-7 elements and a counter 8 with a channel decoder 9, a common OR 10 element and a distributor 11, with outputs connected through the NOT 4 element to the first inputs of the first AND 5 elements and directly to the first inputs of the second h of the third elements 6 and 7, to the installation inputs of counters 8 and to the control inputs of the channel decoders 9 of all channels, the information inputs of which are connected respectively to the bit the output of the counters 8 of its channel, the first input of the distributor 11 is connected to the output of the common decoder 2, the inputs of which are connected respectively to the outputs of the ring shift register 1 and the first inputs of the equivalence elements 3 of all channels, the second inputs of which are the first input of the correlator, the input ring the shift register 1 is combined with the second input of the distributor 11 and is the second output of the correlator; the outputs of the equivalence element 3 in each channel are connected to the second inputs of the first and second elements 5 and 6 of their own About the channel, the output of the first element AND 5 in each canape is connected to the input of the account 8 of its channel, the third input of the element And & and the second input of the third element AND 7 in each channel is connected respectively to the first and second outputs of the channel decoder 9 of its channel, the output of the second and third elements AND 6 and 7 of each channel are connected to the inputs of the element OR 1O, the output of which is the output of the device. The correlator works as follows. Before starting work, a predetermined code sequence is written to the ring shift register 1. When the next code symbol appears on the first input of the correlator of the next code symbol, its equivalence element 3 is compared with the values of all code symbols of a given code sequence, the value of the signal from the ring register 1 shift. When the values of the current code symbol coincide with any of the following / adn ones, namely both symbols are zero or both symbols of one, from the output of the corresponding equivalence schemes. Through the open first And 5 elements, the input of the corresponding counters receives a pulse adding to the contents of the counters 8 unit At the same time, the result of the comparison of the current code symbol is recorded in the first counter, let's call it first, with the first code symbol of the given code sequence, the second counter, the comparison of the first current code symbol with the BTOpbiM symbol of the specified sequence, and the third counter, the result of comparison same first current character with the third one and so on Simultaneously with the arrival on the input pin of the second current symbol, a shift is made by one code symbol of a given sequence in the circular shift register 1. Therefore, in the second clock cycle, the first counter will receive the result of comparing the second current symbol with the second preset, which will be added to the result of comparing the first current symbol with the first preset received in the first clock cycle. In the third cycle, the result of the comparison of the third current symbol to the specified one is added to the first counter, and so on. Thus, in the P cycles (y is the length of the given code sequence), the result of the first counter 8 must accumulate ,. representing the value of the correlation function for a specific point in time. Since, at the time of the beginning, the desired investigation may occur in any phase with respect to the location of a given sequence; in the rings m "1 shift register 1, the result of the comparison of these combinations, i.e. the main peak of the correlation function can accumulate in any of the AND 8 counters. In addition, each of the 8 counters should start accumulating from the moment when the element et 3 of the specified code sequence of the given sequence appears at the input of the corresponding et.Ty. Since the first code symbol, after an outward ring shift, appears at the inputs of the equivalence elements 3 in turn, the installation of the counters 8 in the initial state should be done alternately. The sequence of installation of the counters 8 is performed by a temporary distributor 11, which is started by the detector 2 of the initial state of the ring shift register, i.e. at the moment when in the first discharge of the ring of the shift register 1 the first code symbol of the predetermined sequence is found. Simultaneously with the counters ’counter, a survey of decipherors 9 is performed. In case the number accumulated in the counter corresponding to the respondent respondent turns out to be greater than or equal to the value of h - k, where k is the threshold determined by the permissible distortion value of the desired sequence, then from the corresponding decoder a device output through the common element OR 1O must receive a pulse indicating that a specified code sequence arrives at the device input and is a synchronization pulse. At the moment of setting the counter to the initial state, the input of the counter from the equivalence element 3 through the element 5 can receive a pulse that must be added to the contents of the counter to correctly estimate the value of the correlation function. This requires an increased speed from the elements of the device, since in one clock cycle it is necessary to increase the contents of the counter by one and set it to the initial state. To exclude the necessity of changing the contents of the counter when the response from the equivalence element 3 occurs, the NOT elements 4 and the three AND 5-7 elements are entered into each channel of the device.

При накоплении за у -1 такт счетчиком 8 числа, рашюго И -«-1, на первом выходе дешифратора 9 образуетс открыв ющий потенциал, который поступает на элемент И 6. В И -KJM такте за счет импульса с распределител 11 элемент И 5, подключенный к распределителю через элемент НЕ 4, окажетс закрыт, а элементы И 6 и 7 открыты. Поэтому если в и -ом такте с элемента 3 рав нозначности поступит импульс, то он поступит не на вход счетчика 8, а через элемент И 6 непосредственно на вход общегчэ элемента ИЛИ 1О и далее на выход устройства, свидетельству о превышении значени коррел ционной функции установленного порога (и -к).When accumulating over the y – 1 clock with a counter on the 8th, raschugo I - “- 1, the opening output of the decoder 9 is formed at the first output of the decoder 9, which flows to the element AND 6. In the AND-KJM cycle due to the pulse from the distributor 11, the element 5 connected to the distributor through the element NOT 4, will be closed, and the elements 6 and 7 are open. Therefore, if a pulse arrives in the -th cycle from element 3 of equal designation, it will go not to the input of counter 8, but through element 6 to the input of the common element OR 1O and then to the output of the device, indicating that the correlation function set threshold (and -k).

При накоплении счегчиком за п -1 такт . числа равного или большего п -к, наWith the accumulation of a scorer for p -1 tact. numbers of equal or greater n -c, on

первом выходе дешифратора 9 образуетс закрывающий потенциал, а 1Ю втором открывающий , поэтому элемент И 6 оказываетс закрыт, а элемент И 7 открыт. Следовательно, если за К -1 такт в счетчике накопилось число большее, чемThe first output of the decoder 9 forms a closing potential, and the 1st output opens the second, so element 6 is closed and element 7 is open. Therefore, if for K -1 a clock in the counter, a number greater than

И -к-1, то независимо от наличи или отсутстви отклика с элемента 3 равнозначности в и -ом такте импульс с распределител 11 пройдет через открытый элемент И 7 и далее через элемент ИЛИЮ на выход коррел тора.And -k-1, regardless of the presence or absence of a response from the equivalence element 3 in the and -th cycle, the pulse from the distributor 11 will pass through the open element AND 7 and then through the element ORIUM to the output of the correlator.

vv

Таким образом, добавление в каналы коррел тора по одной схеме НЕ и три схемы И позвол ет избежать необходимос Производить элементам пр эдлагаемого устройства за один такт более одной операции и тем самым повысить быстродействие коррел тора в 2 раза, по сравнению с известным.Thus, adding a single scheme and three schemes to the correlator channels in one way avoids the need to produce more than one operation for the elements of the proposed device per cycle and thereby increase the correlator speed by 2 times compared to the known one.

Claims

MULTI-CHANNEL DIGITAL CORRELATOR containing an OR element, the output of which is the output of the correlator, a ring shift register, the outputs of which are connected to the inputs of the initial state decoder, the output of which is connected to the first input of the distributor, the second input of which is combined with the input of the ring shift register and is the first input of the correlator, and in each channel there is an equivalence element, a channel decoder and a counter, the installation input of which is combined with the control input of the decoder of its channel and connected to the corresponding the corresponding output of the distributor, and the counter outputs are connected to the information ', inputs of the channel decoder of its channel, the first inputs of the equivalence elements of all channels are combined and are the second input of the correlator, and the second inputs are connected to the corresponding outputs of the ring shift register, and with the fact that, in order to improve performance, three elements of AND are introduced into each channel of the correlator, the element is NOT, and the output ^ of the first AND element in each channel is connected to the counting input of the counter of its channel, whose input is connected to the input of the element NOT, by the first inputs of the second and third elements AND of its channel, the outputs of the channel decoder are connected by the second inputs of the elements AND of its channel, the outputs of which are connected to the inputs of the OR element, the first input of the first AND element in each channel is connected with the output of the NOT element of its channel, and the second output of the first AND element in each channel is connected to the third input of the second And element and with the output of the CO element of the equivalence of its channel.

СО bU Сл ©

101.9459