SU1018222A1 - Цифровой анализатор аварийного сигнала - Google Patents

Abstract

1. ЦИФРОВОЙ АНАЛИЗАТОР АВАРИЙНОГО СИГНАЛА, содержащий последова телЬно соединенные генератор тактовых импульсов, делитель частоты и фору1ирователь . иг 4пуль.сов выборки, выход которого соединен со входом установки в ну ь.двоичного счетчика, выход которого срединёИ с первыми вхбдами цифровых компараторов нижнего и верх-него порогов, вторые входы цифрово- го компаратора.нижнего.порога соединены с первой группой выходов блока формировани  кодов, втора  Группа выходов которого соединена со вторыми входами цифрового компаратора верхнего порога, а выход генератора тактовых импульсов подключен к счетному входу счетчика, о т л ич а ющи и с   тем, что, с целью повьдшени  надёжности выделени  ава-рийного сигнала при наличии помех, в него дополнительно введены элемент И, сдвиговый.регистр и мажоритарный элемент из п . причем m информационный вход сдвигового регистра св зан с выходом элемента.И, первый вход которого соедин.ен с выходом цифрового компаратора нижнего порога, а второй вход элемента И соединен с выходом цифрового 0 С компаратора верхнего порога/ вход синхронизации сдвигового регистра соединен с выходом формировател  импульсов выборки, а выходы сдвигового ре:гистра св заны со входами, ма О жоритарного элемента т из п/ выход которого соединен с управл ющим входом блока формировани  кодов 00 ю rsS ND

Description

2. Анализатор по п.1, отличающийс  тем, что блок формировани  кодов содержит четыре посто нных запоминающих устройства и два мультиплексора причем выходы первого и второго посто нных запоминающих устройств подключены к информационным входам первого мультиплексора , выходы третьего tf четвертого посто нных запоминающих устройств подключены к информационным входам второго мультиплексора, при этом выходы первого и второго мультиплексоров  вл ютс  соответственно первой и второй группами выходов блока формировани  кодов,

а управл ющие входы мультиплексоров соединены между собой и  вл ютс  управл ющим входом блока формировани  кодов.

3. Анализатор по п.1, о т л ич а ю щ и и с   тем, что блок формировани  кодов выполнен в виде двух запоминающих устройств, причем выхода первого и второго запоминающих устройств  вл ютс  соответственно первой и второй группой выходов блока формировани  кодов, а адресные входы обоих запоминающих устройств соединены между собой и  вл ютс  управл ющим входом (блока формировани  кодов.

. Изобретение относитс  к импульсной технике и может быть использовано в телеметрических системах авариного оповещени , в частности в системах оповещени  о селевой опасност

Известно устройство дл  выделени Сигналов, содержащее формирователь сигнала, квантователь во времени, блок суммировани  ( двоичный счетчик и регистр допустимых ложных тревог хран щий код нижнего порога срабатывaни  блок сравнени  кодов (цифровой компаратор |, блок управлени , состо щий из генератора строк, делител  строк, счетчика участков и двоичных логических схем.

Недостатками этого устройства  вл ютс  низка  помехоустойчивость из-за отсутстви  верхнего порога сравнени , отсутствие накоплени  решений и анализа накоплений.

Наиболее близким технич,еским решением к изобретению  вл етс  программируемый цифровой полосовой ф11льтр аналогового сигнала, содержащий входной блок, преобразующий входной аналоговый сигнал в двоичный цифровой сигнал, следующий с частотой входного сигнала, двоичный счетчик, подсчитывающий число периодов входного сигнала, поступающий за врем  выборки, два цифровых компаратора (верхней и нижней границы полосы ), каждый из которых соединен со счетчиком и соответствующим регистром верхней и нижней границы полосы. Коды границ полосы Эанос тс  в регистры извне от программирующего устройства 2..

Однако у известного устройства низка  помехоустойчивость из-за отсутстви  накоплени  решений за несkoJibKO периодов выборки и отсутстви  анализа накопленных результатов .

Цель изобретени  - повышение надежности выделени  аварийного сигнала при наличии помех.

Поставленна  цель достигаетс  тем, что в цифровой анализатор аварийного сигнала, содержащий последовательно соединенные генератор тактовых 0 импульсов делитель частоты и формирователь импульсов выборки, выход которого соединен со входом установки в нуль двоичного счётчика, выход которого соединен с первыми входами

5 цифровых компараторов нижнего и верхнего порогов, вторые входы цифрового компаратора нижнего порога соединены с первой группой выходов блока формировани  кодов, втора  группа выходов которого соединена со вторыми входами Цифрового компаратора верхнего порога, а выход генератора тактовых импульсов подключен к счетному входу счетчика, дополнительно вве дены элемент И, сдвиговый регистр

5 и мажоритарный элемент т из п,

причем информационный вход сдвигового регистра св зан с выходом элемента И/ первый вход которого соединен с виходом цифрового компаратора нижнего порога, а второй вход элемента И соединен с выходом цифрового компаратора верхнего порога, вход синхронизации сдвигового регистра соединен с выходом формировател  импульсов

5 выборки, а выходы сдвигового регистра св заны со входами мажоритарного элемента т из п выход которого соединен с управл ющим входом блока формировани  кодов.

Q При этом блок формировани  кодов выполнен в виде четырех посто нных запоминаю1дах устройств и ДВУХ муль- , типлексоров, причем выходы первого

.и второго посто нных запоминающих устройств подключены к информационным входам первого мультиплексора, :а выходы третьего и четвертого посто нных запоминающих устройств подключены к информационным входам второго мультиплексора, выходы первого и второго мультиплексоров  вл ютс  соответственно первой и второй группами выходов блока формировани  кодов, а управл ющие входы мультиплексоров; соединены между собой и  вл ютс  управл ющим входом блока формировани  кодов.

Креме того, блок формировани  кодов выполнен в биде двух запоминающих устройств, причем выходы первого и второго запоминающих устройств  вл ютс  соответственно первой и второй группой выходов блока формировани  кодов, а адресные входы обоих запоминающих устройств соединены между собой и  вл ютс  управл ющим входом блока формировани  кодов.

Введение дополнительного сдвигового регистра и мажоритарного элемента гп из. ti позвол ет, во-пер вых,. в режиме ожидани  формировать коды верхней и нижней границ узкого диапазона допусков, что уменьшает веро тность срабатывани  устройства при отсутствии, аварийного сигнала и наличии помех, во-вторых, накапливать решени , и выдавать на выход сигнал тревоги .только в том случае, если в т из п анализируемых тактов присутствует аварийный сигнал, исключа  тем самым .срабатывание устройс ва от одиночных и многократных до (щ-1 из f ) помех, попадающих в границы допусков узкой зоны, в-третьих , в режиме аварийного сигнала формировать, коды верхней и нижней границ широкой зоны допусков, что увеличивает веро тность непрерывной выдачи на выход устройства сигнала тревоги при наличии помех, в-четвертых, обеспечивает непрерывную выдачу на выход устройства сигнала тревоги при однократных и многократных (до п - m )пропадани х аварийного сигнала на входе за п анализируемых тактов.

На фиг.1 представлена структурна  схема насто щего устройства, на фиг.2 и 3 - возможные варианты блока формировани  кодов,- на фиг. 4 и 5импульсные диаграммы работы.

Устройство содержит двоичный. счетчик 1 (фиг;1К входную шину 2 устройства, генератор 3 тактовых импульсов и последовательно соединенные с ним делитель 4 частоты и формирователь 5 импульсов выборки, например одновибратор, сдвиговый регистр б, мажоритарный элемент 7 % из п , ВЫХОД.НУЮ шину 8 устройства , управл ющий вход 9 блока10 формировани  кодов, перва  группа выходов . 11 которого соединена со в.хода- . ми В цифрового компаратора 12 нижнего порога, а втора  группа выводов . : 13 соединена со входами В цифревого компаратора 14 верхнего.порога, выход А больше В компаратора 12 и выход А меньше В компаратора 14 соединены со входами элемента .01 15.

Блов формировани  кодов 10 (фиг.2} состоит из четырех, посто нных запо0 минающих устройств на переключател х 16-19 и Двух мультиплексоров 20 и 21, имеющих по 2М входов и М выходов.

Блок 10(фиг.З) выполнен в виде двух полупроводниковых посто нных

5 запоминающих устройств 22 и 23.

На фиг.4 и 5 приведены эпюры сигналов , по сн ющие работу -устройства в режиме ожидани  и в режиме приема аварийного сигнала. На фиг.4а и 5а

0 показан импульсный сигнал с частотой f на выходе генератора такте- . вых импульсов 3. На фиг.4б и 56 изображены импульсы выборки с периодом Tg на выходе формировател  5

5 импульсов выборки. На фиг.4в и 5в показаны сигналы, поступающие на ши- ну 2 устройства. На фиг. 4г и 5г показано изменение выходного кода двоичного счетчика 1 и верхней

0 и нижней границ узкого диапазона, допусков Ne,v - поступающие на входы В соответственно цифрового компаратора верхнего порога 14 и нижнего порога 12. На фиг.4д и.5д приве5 дены импульсы на выходе элемента И 15. На фиг.4е и 5е показано.число единиц NP, записанное в сдвиговом регистре 6. На фиг.4ж и 5ж приведен сигнал на выходе мажоритарного элемента т из п 7 и выходной шине 8

0 устройства.

Устройство работает следующим образом .

Генератор тактовых импульсов 3 . вырабатывает импульсы (фиг.4а).посту5 пающие на вход сиНхронизации двоичного счетчика.1 и через делитель 4 частоты на формирователь 5 импульсов выборки, на выходе которого вырабатываютс  импульсы с периодом Т , обнул ющие двоичный счетчик (фиг.4б).

0

Устройство работает в двух режимах: режиме ожидани  и режиме приема аварийного сигнала в виде последовательности пр моугольных импульсов с заданной частотой и длительностью.

5

В режиме ожидани  (фиг.4) на шину 2 устройства поступают импульсы помех (фиг.4в). Эти импульсы разрешают работу счетчика 1 на врем  действи  импульса помехи. В промежутках меж0 ду импульсами помехи счетчик хранит насчитанное число тактовых импульсов . К концу интервала выборки в счетчике накапливаетс  число

5 --V и т .

где t - суммарна  длительность

импульсов, поступивших на шину 2 устройства СФиг,4г

Если NCT и 6Т « ° |на выходе элемента И 15 к моменту окончани  интервала выборки 7 прису ствует логический нуль (фиг.4д), который и заноситс  импульсом выборки в сдвиговый регистр 6. В течение следующего интервала выборки nitouecc повтор етс , в регистр б записываютс  одни нули на выходе мажоритарного элемента 7 т из п присутствует логический нуль, который выдаетс  на выходную шину 8 устройства, сигнализиру  о том, что аварийный сигнал на шине 2 устройства отсутствует.

Кроме того, этот логический нуль поступает на управл ющий вход 9 блока 10 формировани  кодов и на его первой и второй группе выходов 11 и 13сохран ютс  соответственно коды N и N нижней и ве-рхней границ . узкогодиапазона допусков,

В режиме приема аварийного сигнала (фиг.5) последовательность пр моугольных импульсов с заданной частотой и длительностью поступает на ujkHy 2 устройства (фиг.5в) Частота ,импульсов аварийного сигнала выбрана равной частоте импульсов выборкИл Длительность импульса аварийного .сигнала пропорциональна числу N. , накапливающемус  в двоичном счетчике 1 к концу интервала выборки, причем длительность импульса аварийного сигнала (фиг.5в) выбрана таким образом , чтобы удовлетвор лось условие «у ст ву (Фиг.Зг), т.е. чтоб длительность импульса попадала внутрь узкой зоны допуска на длительность , определенную нижней и верхней границами вз выходе элемента И 15 к моменту окончани  интервала выборки Tg присутству-; ет логическа  единица, котора  заноситс  импульсом выборки в сдвиговый регистр 6. В течение следующего интервала выборки процесс Ловтор етс , число единиц Np. записанных в .сдвиговый регистр, увеличиваетс . ПРИ выполнении услови  N р ni на выходе мажоритарного элегдента т из п по вл етс  логическа  единица . Дл  примера, на фиг.Зе и 5ж показана работа четьфехразр дного -. сдвигового регистра и мажоритарного элемента 3 и 4. После заполнени  единицами трех из четырех разр дов сдвигового регистра 6 срабатывает мажоритарный элемент 7 и на его выходе по вл етс  логическа  единица поступающа  на выходную шину 8 устройства , сигнализиру  о том, что на шине 2 устройства присутствует арарийный сигнал. 1фюме того, эта логическа  единица поступает на управл ющий вход 9 блока 10 .формировани 

кодов и на его первой и второй группе выходов 11 и 13 по вл ютс  соответственно коды N.JI нижней и верхней границ ширсжого диапазона допус- ков (фиг.Зг). Эти коды выбраны так, чтобы выполн лось условие N g ) N Ny,j , Расширение зоны допуска на длительность импульса аварийной сигнализации увеличивает веро тность непрерывной выдачи на выход устройства сигнала тревоги при наличии помех.

Уе;Т хэйство не требует синхронизации импульсов аварийного сигнала с импульсами выборки, т.е. может работать асинхронно с входным сигналом (фиг.56 и 5в).

Кроме,того, устройство допускает отклонени  периода аварийного сигнала 1; от заданного значени  в следующих пределах

„.,,т V2 Ne,. .

При этом в конце каждого периода выборки в сдвиговый регистр б запиCывaetc  единица, что не измен ет ВЫХОДНОЙ сигнал устройства.

БЛОК 10 формировани  кодов (фиг.2) работает следующим образом.

При наличии логического нул  на управл ющем входе 9 блока 10 этот сигнал поступает на управл ющие входы мультиплексоров 20 и 21. М-разр дные Коды нижней и верхней границ узкого диапазона, хра.н щиес  в посто нных запоминающих устройствах на переключател х 16 и 18, поступают соответственно через мультиплексоры 20. и 21 на первую 11 и вторую 13 группы выходов бло.ка формировани  кодов 10. При наличии логической единицы На управл ющем входе 9 блока 10 на первую 11 и вторую 13 группы выходов через мультиплексоры 20 и 21 поступают М-разр дные коды нижней и верхней границ широкого диaпaJoнa, хран щиес  в посто нных запоминаю- щих устройствах на переключател х 17 и 19.

Блок 10 формировани  кодов (фиг.З) работает CJгeдyющйм образом. . При наличии логического нул  на управл ющем входе 9 и блока 10 этот сигнал поступает на сщресные входы, например, только на младшие.разр ды адресных входов полупроводниковых посто нных запоминающих устройств 22 и 23. Выбранные по этим адресам код;ы нижней, и верхней границ узкого диапазона с выходов посто нных запоминающих , устройств 22 и 23 поступают соответственно на первую 11 и вто . рую 13 .группы выходов блока 10 формировани  кодов. При наличии логической единицы На управл ющем входе 9 блока 10 этот сигнал поступает на адресные входы, например только младшие разр ды посто нных запЬмиНакндих устройств 22 и 23. Выбранные по этим

адресам коды нижней и верхней границ широкого диапазона с выходов посто нных запоминающих устройств 22 и 23 поступают соответственно на первую 11 и вторую 13 группы выходов блока 10 формировани  кодов.

По сравнению с прототипом, пред-. лагаемое устройство при наличии помех уменьшает веро тность ложных тревог в режиме ожидани  и исключает однократные и многократные (до m-n за п периодов пропадани 

сигнала тревоги на выходе устройства при наличии аварийного сигнала на входе за счет накоплени  решений за п периодов выборки и мажоритарного

нз п анализа решений с одноm

временным изменением границ зоны допуска на параметры аварийного сигнала . Внедрение предлагаемого устройства дает большой социальный эффект повышает веро тность спасени  жизни людей, наход щихс  в селеопасной зоне .

10

11 ff 1 flliiiiitiiinininiiiintniiiiMiiiMiittniinniniiiiiiiniMtitiiL

Claims (3)

1. ЦИФРОВОЙ АНАЛИЗАТОР АВАРИЙНОГО СИГНАЛА, содержащий последовательно соединенные генератор тактовых импульсов, делитель частоты и формирователь . импульсов выборки, выход которого соединен со входом установки в нуль двоичного счетчика, выход которого соединен с первыми входами цифровых компараторов' нижнего и верхнего порогов, вторые входы цифрового компаратора.нижнего порога соединены с первой группой выходов блока формирования кодов, вторая группа выходов которого соединена со вторыми входами цифрового компаратора верхнего порога, а выход генератора тактовых импульсов подключен к счетному входу счетчика, о т л ич а ю щ и й с я тем, что, с целью повышения надёжности выделения аварийного сигнала при наличии помех, в него дополнительно введены элемент И, сдвиговый.регистр и мажоритарный элемент m из п, причём информационный вход сдвигового регистра связан с выходом элемента.И, первый вход которого соединен с выходом цифрового компаратора нижнего порога, а второй вход элемента И соединен с выходом цифрового компаратора верхнего порога, вход . синхронизации сдвигового регистра соединен с выходом формирователя импульсов выборки, а выходы сдвигового регистра связаны со входами мат жоритарного элемента т из п, выход которого соединен с управляющим входом блока формирования кодов.

00 ьэ ьэ К)

2. Анализатор по п.1, отличающийся тем, что блок формирования кодов содержит четыре постоянных запоминающих устройства и два мультиплексора, причем выходы первого и второго постоянных запоминающих устройств подключены к информационным входам первого мультиплексора, выходы третьего ц четвертого постоянных запоминающих устройств подключены к информационным входам второго мультиплексора, при этом выходы первого и второго мультиплексоров являются соответственно первой и второй группами выходов блока формирования кодов, а управляющие входы мультиплексоров . соединены между собой и являются управляющим входом блока формирования кодов.

3. Анализатор по п.1, отличающийся тем, что блок формирования кодов выполнен в виде двух запоминающих устройств, причем выхода первого и второго запоминающих устройств являются соответственно первой и второй группой выходов блока формирования кодов, а адресные входа обоих запоминающих устройств соединены между собой и являются управляющим входом (блока формирования кодов.