SU1015502A1 - Устройство тактовой синхронизации регенератора - Google Patents

Abstract

УСТРОЙСТВО ТАКТОВОЙ СИНХРОНИЗАЦИИ РЕГЕНЕРАТОРА, содержащее последовательно оединенные опорный генератор, блок компенсации расхождени  частот, блок фазовой автоподстройки частоты (ФАПЧ) с дискретным управлением, анализатор зашумленного сигнала, блок пам ти, ключ, интегратор и формирователь сигнала потери синхронизма, а также блок коммутации, блок селекции, блок выделени  Фронтов и асинхронный интегральный приемник , которого подключен к . второму входу ключа и первому входу блока коммутации, к второму входу которого подключен первый выход блока ФАПЧ с дискретным управлением, второй выход которого подключен к второму входу блока компенсации расхождени  частот, а выход блока коммутации через блок селекции подключен к второму входу блока ФАПЧ с дискретным управлением,при этом выход опорного генератора через блок вьщеленн  фронтов подключен к вторым объединенным входам анализатора зашумленного сигнала н блока пам ти и иепосредствечно к первому входу асинхронного интегрального приемника, второй вход которого объединен с входом блока выделени  Фронтов и  вл етс  входом устройства, отличающее с   тем/ что, с целью повьаиени  точности синхронизации путем раздельного управлени  зоной и скоростью фази овани  при посто нных и переменных преобладани х , в него введены блок управлени  скоростью фазировани , блок управлени  зоной селекции, элемент ИЛИ, блок вьщелени  сигнсша расфазировки, анализатор величины преобладаний, блок обнаружени  симметричных пре обладаний, блок обнаружени  несимметричных преобладаний и формирователь зон анализа, к входу которого подключен третий выход блока ФАПЧ с дискретным управлением, четвертый | выход которого подключен к второму W входу блока селекции и первому входу анализатора величины преобладаний, с к второму входу которого, объединен ) ному с первыми входа1ми блока вщделе ни  сигнала расфазировки и блоков обнаружени  симметричных и несимметричных преобладаний подключён выхсд ключа, к третьему входу которого, объединенному с вторым входом интегратора и третьими входами блока комел сл мутации, и блока ФАПЧ с дискретным управлением, подключен вьаюд блока , управлени  скоростью фазировани , О к первому входукоторого, а также к третьему входу анализатора величию ны преобладаний подйлючен выход интегратора , а к второму входу блока управлени  скоростью фазировани  и первому входу элемента ИЛИ подключен выход формировател  сигнала пог тери синхронизма, к второму входу которого подключен выход блока выделени  сигнала расфазировки, при этом выход формировател  зон анализа подключен к вторьш входам блока вьаделени  сигнала расфазировки, блока обнаружени  симметричных преобладаний и блока обнаружени  несимметричньк преобладаний, причем выходы

Description

блоков симметричных и несимметричных преобладаний подключены к четвертому и п тому входам анализатора величины преобладаний, первый выход которого через блок управлени  зоной селекции подключен к третьему входу блока селекции, а второй выход анализатора величины преобладаний подключен к второму входу элемента ИЛИ, выход f OToporo подключен второму входу блока управлени  зоной селекции , а четвертый вход блока коммутации объединен с вторым входом блока пам ти.

1

Изобретение относитс  к радиотехнике и предназначено дл  использовани  в аппаратуре телеграфной св зи и передачи данных, в частности -в регенераторах.

Известно устройство тактовой синхронизации , содержащее блок фазовой автоподстройки частоты (ФАПЧ) с дискретным управлением, блок селекции , формирователь сигнала потери синхронизма, формирователь сигнала синхронизма, блок управлени  l

Известно устройство тактовой синхронизации регенератора, содержащее последовательно соединенные опорный генератор, блок компенсации расхож дени  частот,блок фазовой автоподстройки частоты (ФАПЧ) с дискретным управлением, -анализатор згииумлениого сигнала, блок пам ти, ключ, интегратор и формирователь сигнала потери синхронизма, а также блок коммутаций блок селекции, блок выделени  фронтов и асинхронный интегральный приемник , выход которого подключен к второму входу ключа и первому входу блока коммутации, к второму входу которого подключен первый выход блока ФАПЧ с дискретным управлением, второй выход которого подключен к второму входу блока компенсации расхождени  частот, а выход блока коммутации через блок селекции подключен к второму входу блока ФАПЧ с. дискретным управлением, при этом выход опорного генератора через блок выделени  фронтов подключен к вторым объединенным входам анализатора зашумленного сигнала и блока пам ти и непосредственно к первому входу асинхронного интегрального приемника , второй вход которого объединен С вторым входом блока выделени  фронтов, а также блок выделени  одного фронта за такт, решающий блок и формирователь временных зон 23.

Однако известные устройства обладают низкой точностью синхронизации.

Цель изобретени  - повышение точности синхронизации путем раздельного управлени  зоной и скоростью фазировани  при посто нных и перемен ных преобладани х.

Поставленна  цель достигаетс  тем, что устройство тактовой синхронизации регенератора, содержащее последовательно соединенные опорный генератор, блок компенсации расхождени  частот, блок фазовой автоподстройки частоты (ФАПЧ) с дискретным управлением, анализатор зашумленного сигнала, блок пам ти, ключ, интегратор и формирователь сигнала потери синхронизма, а также блок коммутации блок селекции, блок выделени  фронтов и асинхронный интегральный приемник , выход которого подключен к второму входу ключа и пepвo .y входу блока коммутации, к второму входу которого подключен первый выход блока ФАПЧ с дискретным управлением, второй выход которого подключен к второму входу блока компенсации расхождени  частот, а выход блока коммутации через блок селекции подключен к второму входу блока ФАПЧ с дискретным управлением, при этом выход опорного генер1атора через блок выделени  фронтов подключен к вторым объединенным входам анализаторов зашумленного сигнала и блока пам ти и непосредственно - к первому входу асинхронного интегрального приемника , второй вход которого объединен с Ёторым входом блока выделений фронтов и  вл етс  входом устройства , введены блок управлени  скорость фазировани , блок управлени  зоной селекции, элемент ИЛИ, блок вьвделени  сигнала расфазировки, анализатор величины преобладаний, блок обнаружени  симметричных преобладаний, блок обнаружени  несимметричных преобладаний и формирователь зон анализа , к входу которого подключен третий выход блока ФАПЧ с дискретным управлением, четвертый выход которого подключен к второму входу блока селекции и первому входу анализатора величины преоблсоданий, к второму входу которого, объединенному с первыми входами блока выделени  сигнала расфазировки и блоков обнаружени  симметричных и несимметричных преобладаний подключен выход ключа, к третьему входу которого,объединенном

с вторым входом интегратора и третьими входами блока коммутации и блока Фдач с дискретным управлением подключен выход блока.управлени  скоростью фазировани , к первому входу которого,:а также к третьему входу анализатора величины преобладаний подключен выход интегратора, а к второму входу блока управлени  скоростью фазировани  и первому входу элемента ИЛИ подключен выход формировател  .сигнала потери синхронизма, к второму входу которого подключен выход блока выделени  сигнала расфазировки , при этом выход формировател  зон анализа подключен к вторым входам блока выделени  сигнала расфазировки , блока обнаружени  симметричных преобладаний и блока обнаружени  несимметричных Преобладаний, причем выходы блоков симметричных .и несимметричных преобладаний подключены к четвертому и п тому входам анализатора величины преобладаний, первый выход которого через блок управлени  зоной селекции подключен к третьему входу блока селекции, а второй выхОд анализатора величины преоблгщаний подключен к второму входу элемента ИЛИ, выход которого подключен к второму входу блока управлени  зоной селекции, а четвертый вход блока коммутации объединен с вторым в-ходом блока пам ти.

На фигЛ изображена структурна  электрическа  схема предлагаемого устройства; на фиг.2 - реализаци  анализатора величины преобладаний, блоков обнаружени  си1 1метричных и несимметричных преобладаний, формировател  сигнала потери синхронизма и блока вьщелени  сигнала расфазиров ки; на фиг.З - временные диаграммы, по сн ющие работу устройства.

Устройство содержит опорный генератор 1, блок 2 компенсации расхождени  частот, блок 3 фазовой автоподст ройки частоты (ФАПЧ) с дискретным управлением, блок 4 вьщелени  фронтов , блок 5 селекции, асинхронный .интегральный.приемник 6, блок 7 коммутации , анализатор 8 зашумленного сигнала, блок 9 пам ти, ключ 10,формирователь 11 сигнала потери синхронизма , интегратор 12, блок 13 управлени  скоростью фазировани , блок 14 управлени  зоной селекции, формирователь 15 зон анализа, блок 16 обнат ружени  симметричных преобладаний, блок 17 обнаружени  несимметричных преобладаний, блок 18 вьаделени  сигнала расфазировки, анализатор 19 величины преобладаний,элемент ИЛИ 20, кроме того, формирователь 11 сигнала потери синхронизма содержит интегратор 21 чередований, первый элемент ИЛИ 22, интеграторы 23 и 24, второй элемент ИЛИ 25, блоки 16 и 17 обнаружени  симметричных и неспгпметричных преоблсщаний содержат выделители 26 - 28 чередований, элементы И 29 - 32, блок 18 выделени  сигнала расфазировки содержит два вьаделител  33 и 34 чередований, анализатор 19 величины преобладаний содержит элемент И 35, интегратор 36 фронтов в зоне селекции, интегратор 37 чередований, элемент ИЛИ 38

Устройство тактовой синхронизации работает следующим образом.

В блоке 4 выделени  фронтов осуществл етс  дискретизаци  временного положени  фронтов входного сигнаша, дл  чего на один из его входов подаетс  сигнал с выхода опорного генератора 1. Выделенные фронты в синхронном режиме через блок 7 коммутации поступают на вход блока 5 селекции . В указанном, режиме блок 5 селекции осуществл ет селекцию фронтов входного сигнала по величине краевых искажений, т.е. «а подстройку поступают лишь фронты, попавшие в зону селекции, котора  подаетс  на вход блока 5 селекции с выхода блока 3 фазовой автоподстройки частоты (ФАПЧ) с дискретным управлением.

В синхронном режиме в блоке 3 ФАПЧ с дискретным управлением с помощью блока 13 управлени , скоростью фазировани  под воздействием сигнала с выхода интегратора 12 с пере- . менной емкостью включаетс  большой козффициент интегрировани  импульсов подстройки и осуществл етс  медленное фазирование.

В режиме поиска синфазного состо ни  фронты сигнала поступают на по; стройку и анализ состо ни  системы синхронизации с выхода асинхронного интегрального приемника 6,скоторый выполн ет функцию преобразовани  дроблений сигнала в краевые-искажени . На выходе асинхронного интегрального приемника 6 осуществл етс  дискретизаци  временного положени  фронтов преобразованного сигнала, дл .чего на первый его вход подаетс  сигнал с выхода опорного генератора 1. Выделенные фронты через блок 7 коммутации поступают на подстройку, Дл  исключени  ложной синхронизации при использовании- cи Ф1eтpичнoгo фазового дискриминатора в блоке 3 ФАПЧ с дискретным управлением в блоке 7 коммутации осуществл етс , вьщеление одного фронта эа такт, т.е. переход к однопол рной синхронизации. . С этой целью на один из входов блока 7 коммутации поступает тактовый сигнал с первого выхода блока 3 ФАПЧ с дискретным управлением.

В режиме поиска сийхронизма фронты с выхода асинхронного и-нтегрального приемника б через ключ 10 поступают на первый вход интегратора 12

с переменной емкостью, в котором дл  сокращени  времени поиска состо ни  синхронизма включен малый коэффициент интегрировани . Параллельно указанные фронты поступают на входы блоков 16, 7, 18 и 19 дл  анализа состо ни  системы синхронизации , По вление сигнала с выхода интегратора 12, т.е. произойдет вклю чение медленной скорости фазировани 

110 если за период анализа не будет сфер мирован сигнал потери синхронизма.

Дл  исключйни  ложной имитации г;есинфазного состо ни  системы синхронизации используютс  анализатор 8 зашумленного сигнала и блок 9 пам ти С помощью указанных блоков в синхронном режиме на анализ-, через ключ 10 проход т лишь те Фронты входного сигнала, в .чгактовых интервалах которого Отсутствуют импульсы дроблени . Этот принцип позвол ет также не формировать;,, ложные сигналы потери синхронизма при действии на

вход УТС импульсов шума, что особенно важно во врем  перестройки рабочих частот радиолинии.

Включение действи  зоны селекции в синхронном режиме в .блоке 5 селек ции осуществл етс , с помощью блока

14управлени  зоной селекции под воздействием сигнала с. выхода анализатора 19 величины преобладаний при условии, что величина симметричных или несимметричных преобладаний невелика и фронты входного сигнала за период анализа с веро тностью, близкой к-единице, наход тс  в пределах

зоны селекции, дл  чего последн   подаетс  на первый вход анализатора 19 величины преобладаний с четверто40 го выхода блока 3 ФАПЧ с дискретным управлением.

lipK наличии в сигнале посто нных симметричных преобладаний в блоке 16 обнаружени  симметричных преобладаний происходит их обнаружение путем выделени  чередований фронтов в зонах анализа III и iV - (см.фиг.2), оторые поступают на второй вход блока 16 обнаружени  симметричных ПЕ еобразований с выхода формировате  15 зон анализа. В анализаторе

15величины преобладаний фиксирует  В:еличииа преобладаний. Если вео тность этой величины за период :налиэа близка к единице, то выраба55 ываетс  сигнал отключени  зоны, крорыйччерез элемент ИЛИ 20 и блок

14 управлени  зоной селекции прстуает на вход блок.а 5 селекции, В результате фронты входного сигнала

60 роход т на подстройку, мину  зрну елекх ии. Высока  помехоустойчивость инхронизации достигаетс  при этом охранением медленной скорости Фа|3ировани . Аналогичные меропри ти  осуществл ютс  при по влении в сиг . нале несимметричных преобладаний, которые обнаруживаютс  в блоке 17 обнаружени  несимметричных преобладаний путем выделени  чередований в зонах анализа II V и IV или III и I Б (фиг.З). Таким образом, в предлагаемом устройстве осуществл етс  разновременное управление зоной селекции и скоростью фазировани .

Признаком отсутстви  синхронизма при наличии в сигнале симметричных преобладаний (или при их отсутствии)  вл етс  наличие фронтов сигнала с веро тностью, близкой к единице, , только в одной из зон анализа (III или ГУ), расположенных по одну сторону от середины сфазированной посылки (фиг.З). Признаком рассогласовани  при несимметричных преобладани х во входном сигнале  вл етс  чередование фронтов в зонах анализа 2В и 3 или IA и IVf расположенных по одИу сторону от середины посылки, но в . соседних тактовых интервалах (фкг.З) Критерий при определении потери синхронизма основан на том, что прег обладани  разнызс фронтов одной посылки не могут быть разнополйрными. На этом принципе основано действие блока 18, вьщеление -сигнала расфазировки . При наличии сигнала с этого блока в формирователе 11 сигнала потери синхронизгла формируетс  сигнал потери синхронизма, под воздействием которого с помощью блоков 13 и 14 управлени  .скбростью фазировани  и зоной селекции производитс  одновременное выключение действи  зоны селекции в блоке селекции, включение быстрой скорости фазировани  в блоке 3 ФАПЧ с дискретным управлением и перевод интегратора 12 на малый коэффициент интегрировани . Кроме того, на подстройку через блок 7 ,коммутации и на анализ через ключ 10 начинают при этом поступать фронт с выхода асинхронного интегрального приемника б.

Таким образом,предлагаемое устройство обеспечивает оптимальный ёшгоритм определени  синфазного и несинфазного состо ни  в услови х cиlvIмeтpичныx и несимметричных преобладаний в канале св зи; высокую цикловую устойчивость синхронизации в услови х симметричных и несимметричныз{ преобладаний, превышающих величи ну зоны селекции, в канале св зи; Обеспечивает высокую .точность синхронизации путем раздельного управлени  зоной селекции и скоростью фазировани  при посто нных и переменных преобладани х.

и

сриг.2.

Claims (1)

1. УСТРОЙСТВО ТАКТОВОЙ СИНХРОНИЗАЦИИ РЕГЕНЕРАТОРА, содержащее последовательно Соединенные опорный генератор, блок компенсации расхождения частот, блок фазовой автоподстройки частоты (ФАПЧ) с дискретным управлением, анализатор зашумленного сигнала, блок памяти, ключ, интегратор и формирователь сигнала потери синхронизма, а также блок коммутации, блок селекции, блок выделения фронтов и асинхронный интегральный приемник, выход которого подключен к . второму входу ключа и первому входу блока коммутации, к второму входу которого подключен первый выход блока ФАПЧ с дискретным управлением, второй выход которого подключен к второму входу блока компенсации расхождения частот, а выход блока коммутации через блок селекции подключен к второму входу блока ФАПЧ с дискретным управлением,при этом выход опорного генератора через блок выделения фронтов подключен к вторым объединенным входам анализатора зашумленного сигнала и блока памяти и непосредственно к первому входу асинхронного интегрального приемника, второй вход которого объединен с вторым входом блока выделения фрон- тов и является входом устройства, отличающее с я тем, что, с целью повьапения точности синхронизации путем раздельного управления зоной и скоростью фазирования при постоянных и переменных преобладаниях, в него введены блок управления скоростью фазирования, блок управления зоной селекции, элемент ИЛИ, блок выделения сигнала расфазировки, анализатор величины преобладаний, блок обнаружения симметричных преобладаний, блок обнаружения несимметричных преобладаний и формирователь зон анализа, к входу которого подключен третий выход блока ФАПЧ с дискретным управлением, четвертый выход которого подключен к второму входу блока селекции и первому входу анализатора величины преобладаний, к второму входу которого, объединен] ному с первыми входами блока выделения сигнала расфазировки и блоков обнаружения симметричных и несимметричных преобладаний подключён выход ключа, к третьему входу которого, объединенному с вторым входом интегратора и третьими входами блока коммутации. и блока ФАПЧ с дискретным управлением, подключен выход блока , управления скоростью фазирования, к первому входу которого, а также к третьему входу анализатора величи- . ны преобладаний подключен выход интегратора, а к второму входу блока управления скоростью фазирования и первому входу элемента ИЛИ подключен выход формирователя сигнала пог тери синхронизма, к второму входу которого подключен выход блока выделения сигнала расфазировки, при этом выход формирователя эон анализа подключен к вторым входам блока выделения сигнала расфазировки, блока обнаружения симметричных преобладаний и блока обнаружения несимметричных преобладаний, причем выходы блоков симметричных и несимметричных преобладаний подключены к четвертому и пятому входам анализатора величины преобладаний, первый выход которого через блок управления зоной селекции подключен к третьему входу блока селекции, а второй выход ана лизатора величины преобладаний подключен к второму входу элемента ИЛИ, выход которого подключен к второму входу блока управления зоной селекции, а четвертый вход блока коммутации объединен с вторым входом блока памяти.