SU985961A1 - Устройство синхронизации псевдослучайных сигналов - Google Patents

Description

(St) УСТРОЙСТВО СИНХРОНИЗАЦИИ ПСЕВДОСЛУЧАЙНЫХ

Изобретение относитс  к подвижным системам радиосв зи, радиолокации и радиоуправлени  различного назначени , псевдошумовой сигнал которых представл ет собой гармоническое колебание, манипулированное по фазе двоичной кодовой последо .вательностыо и может быть использо1вано в системах синхронизации при действии на входе многолучевост с малой задержкой между лучами.

Известно устройство синхронизации псевдослучайных сигналов, содержащее генератор.псевдослучайной последовательности (ПСП), выходы которого подключены к входам сумматора и дискриминатора, выход которого подключен к первому входу решающего блока, к второму входу которого подключен выход коррел тора, а выход решающего блока через управл ющий блок подключен к входу генератора ПСПГ1. СИГНАЛОВ

Однако устройство обладает низкой точностью синхронизации и низкой помехоустойчивостью.

Цель изобретени  - повышение точности синхронизации и помахоустойчи вости.

Дл  достижени  поставленной цели в устройство синхронизации псевдослучайных сигналов, содержащее гене-. ратор псевдослучайной последовательности (ПСП), выходы которого подключены к входам сумматора и дискриминатора , выход которого подключен к первому входу решающего блока, к

JS второму входу которого подключен выход коррел тора, а выход решающего блока через управл ющий блок подключён ко входу генератора ПСП, введены первый, второй, третий, четвертый,

20 п тый,шестой,седьмой и вбсьмой ключи, первый и второй инверторы,блок фазовой автоподстройки частоты (ФАПЧ), блок определени  пол рности напр жени . СОСТОЯЩИЙ из фильтра низких частот, выход которого через инвертор и непосредсувенно подключен к управл ющим входам первого и второго KOMnat раторов соответственно, регулируема  лини  задержки, состо ща  из формировател  опорного напр жени , выходы которого подключены к опорным входам компараторов, выходы которых подключены к первым входам элементов совпадени , к вторым входам которых подключены выходы разр дов регистра сдвига, а выходы эле ментов совпадени  подключены к входам элемента ИЛИ, а также объединен ные по входу перемножитель, синхронный детектор и блок измерени  ин тенсивности многолучевости, состо щий из полосового фильтра, выход ко торого через последовательно соединенные частотный детектор и первый фильр низких частот, а также через последовательно соединенные амплитуд ный детектор и второй фильтр низких частот подключен к первому и второму входам перемножител , выход кото рого подключен к входу третьего фил ра низких .частот, выход которого по ключен к управл ющим входам компараторов регулируемой линии задержки , соответствующий выход формирова тел  опорного напр жени  которой подключен к опорным входам первого и второго компараторов блока определени  пол рности напр жени , к входу фильтра низких частот которого , объединенному с входами первого и шестого ключей, и входом дискриминатора , через последовательно сое диненные перемножитель, блок ФАПЧ и синхронный детектор подключен выход генератора ПСП, при этом выход сумматора подключен к входу восьмого ключа и входу второго .ключа, к управл ющему входу которого, а также к управл ющим входам четвертого и седьмого ключей непосредственно и через второй инвертор к управл ющему входу восьмого ключа подсоединен выход первого компаратора блока определени  пол рности напр жени , выход второго компаратора которого подключен к управл ющим входам первого , тр -ьего и п того ключей непосредственно и через первый инвертор управл ющему входу шестого ключа, .в ход которого, объединенный с выходо п того ключа, подсоединен к первому входу коррел тора, к второму входу которого подключены выходы седьмого и восьмого ключей, при этом выходы первого и второго ключей подсоединены к входу регистра сдвига регулируемой линии задержки, к входу регистра сдвига регулируемой линии задержки подключен второй выход управл ющего блока, а выход элемента ИЛИ регулируемой линии задержки подключен к входам третьего и четвертого ключей, выходы-которых подключены соответственно к входам п того и седьмого ключей. На фиг. Т представлена структурна  электрическа  схема устройства; на фиг. 2 - эпюры напр жений на выходе дискриминатора. Устройство синхронизации псевдослучайных сигналов содержит перемножитель 1, синхронный детектор 2, блок 3 ФАПЧ, дискриминатор , генератор 5 ПСП, управл ющий блок 6, решающий блок 7, сумматор 8, коррел тор 9, регулируема  лини  1.0 задержки , содержаща  регистр 11 сдвига. элементы 12 совпадени , .элемент ИЛИ 13, компараторы 1 А, формирователь 15 опорного напр жени , первый и второй ключи 1б и 17, блок 18 измерени  интенсивности многолучевости, содержащий полосовой фильтр 19, амплитудный детектор 20, частотный детектор 21, первый и второй фильтры 22 и 23 низких частот, перемножитель , третий фильтр 25 низких частот, третий, четвертый, п тый и шестой ключи 26-29, первый инвертор 30, седьмой и восьмой ключи 31 и 32, второй инвертор 33, блок 3 определени  пол рности напр жени , содержащий фильтр 35 низких частот, инвертор 36, первый и второй компараторы 37 и 36. Устройство работает следующим образом . При отсутствии многолучевости на один из входов дискриминатора Ц, первый вход коррел тора 9 через шестой ключ 29 с выхода синхронного детектора 2 поступает сигнальна  ПСП, которую необходимо синхронизировать с опорной поп , вырабатываемой генератором 5 ПСП. На два других входа дискриминатора k подаютс  две опорные ПСП с двуХсоседних выходов генератора 5 ПСП. Сигнал на выходе дискриминатора в каждый момент времени соответствует виду дискриминационной характеристики и воздействует на первый вход решающего бло .ка 7. В это же врем  на второй вход коррел тора 9 через восьмой ключ 32 подаетс  сумма определенного числа опорных ПСП с дополнительных выходов генератора 5 ПС;П через сумматор 8, на выходе которого получаютс  значени  взаимнокоррел ционной функ ции сигнальной ПСП, поступающей с выхода синхронного детектора 2 чере п тый ключ 28 на первый вход коррел тора Э и сумкы определенного чи ла опорных ПСП. В зависимости от величины напр ж ний на выходах дискриминатора Ц и коррел тора 9 решающий блок 7 при нимает решение о шаге перестройки генератора 5 ПСП и выдает команду науправл ющий блок 6, который пере страивает генератор 5 ПСП. Если значение взаимнокоррел цион ной функции на выходе коррел тора 9 не превышает заданного порога в решающем блоке 7, опорна  ПСП сдвигае с  на врем , не превышающее длитель ности выброса взаимнокоррел ционной функции на выходе коррел тора 9. Перестройка генератора 5 ПСП происходит до тех пор, пока значение вза -имнокоррел ционной функции на выходе коррел тора 9 не превысит уста иовленного порога в решающем бпо На этом заканчиваетс  первый этап синхронизации системы. Второй этап синхронизации состои в пшске нул  дискрими-национной характеристики f ДХ дискриминатора Ц на основании анализа значений кор рел ционной функции сигнальной ПСП и одной опорной ПСП со зн1ачени ми коррел ционной функции сигнальнс 1 ПСП и второй опорной ПСП, сдвинутой относительно первой, на один элементарный импульс. Когда значени  разности этих коррел ционных функций малы по сравнению с установленным порогом, решающий блок 7 выдает команду на перестройку генератора 5 ПСП в ту же сторону, что и в первом этапе, на врем , меньшее длительности элементарного импульса ftCiifr. Таким образом, синхронизм межд принимаемым сигналом и опорной ПСП устанавливаёт соответствии с н лем ДХ дискриминатора . При наличии многолучевости синхронизации сигнальной ПСП и опорной ПСП происходит также. как описан выше при отсутствии мно голучеёости, но в этомслучае нуль ДХ дискриминатора k не соответствует точному взаимному положению на временной оси. сигнальной ПСП и опорной. ПСП. Его сдвиг от истинного значени  определ етс  величиной мнЬголучевости и задержками запаздывающих лучей по отношению к первому. Наибольший сдвиг нул  ДХ дискриминатора t происходит при наличии двухлучевости, сильного второго луча , задержанного по отношению к первому лучу на врем  в пределах длительности элементарного импульса ПСП. На фиг. 2 представлены эпюры нормированных напр жений на выходе дискриминатора k при наличии на входе устройства |ДвухлучеЬЬсти,1 т.е. первого луча и запаздывающего по отношению к первому второго луча. Эпюры напр жений на фиг. 2а соответствуют случаю, когда на входе устройства имеетс  первый луч, который обеспечивает на выходе да1скриминатора 4 амплитуду Ацр (крива  1) и запаздывающий второй луч, который на выходе дискриминатора 4 обеспечивает амплитуду Аа. При этом прин то « 2 и - cosw ,T.70, .Т;е. пр жение на,выходе синхронного дет эктора 2 дл  несущей частоты WQ и дадержки запаздывающего луча t 0,5 положительно. В этом случае нуль дискриминационной характеристики (О ДХ) дискриминатора it смещаетс  влево, происходит смещение сигнальНОЙ ПСП (ПСПс) и опорной ПСП (ПСПоп) на врем  I/, что обуславливает неточную синхронизацию ПСПс и ПСПоп и со- , ответствующее ухудшение помех устойчивости . Эпюры нормированных напр жений .на фиг. 25 .соответствуют слу-i чаю, когда , т.е. напр жение на выходе синхронного детектора 2 отрицательно, а -. 2. и В этом .случае Смещение О ДХ происходит вправо. ПСПс и ПСПоп синхронизируютс  неточно, что приводит также к ухудшению помехоустойчивости приема псевдослучайных сигналов . Дл  увеличени  точности синхронизации и помехоустойчивости приема псевдослучайных сигналов в первом случае, который соответствует фиг. 2а, необходимо заде()жать ПСПс на величину : , а во втором случае, который соответствует фиг. 2f, небходимо задержать ПСПоп на величину

t. При этом требуетс  знать интенсивность многолучевости и знак coswpti Дл  измерени  интенсивности многолучевости служит блок 18 измерени  интенсивности многолучевости, а дл  определени  знака служит блок 34 определени  пол рности напр жени , которые управл ют величиной задержки ПСПс или ПСПоп.

При наличии многолучевости устройство работает следующим образом.

Рассмотрим работу устройства в режиме синхронизации. Многолучевый сигнал поступает на вход синхронного детектора 2 и на вход блока 18 измерени  интенсивности многолучевости, на выходе которого устанавливаетс  напр жение, пропорциональное двухлучевости . Это напр жение подаетс  на управл ющие входы компараторов Н на опорные входы которых подаютс  опорные напр жени  от формировател  1-5 опорного напр жени . Р д опорных напр жений может быть любым. Напр жение с выхода компаратора 14 подает с  на управл ющий вход соответствующего элемента 12 совпадени , подго .тавлива  его дл  подключени  выхода  чейки регистра 11 сдвига, который обеспечивает задержку ПСПс или ПСПо.п С выхода синхронного детектора 2 напр жение подаетс  на вход блока 34 определени  пол рности напр жени  и на входы дискриминатора k, первого ключа 16 и шестого ключа 29. Блок- 34 определени  пол рности на- пр жени  при coswot 7/0 обеспечивает сигнал на выходе второго компаратора 38, а при cosw-T5L 0 - на выходе первого компаратора 37- Сигнал с выхода второго компаратора 38 подаетс  на управл ющий вход первого 16, третьего 26 и п того 28 ключей и вход первого инвертора 30,а сигнал с выхода первого компаратора 37 подаетс  н управл ющий вход второго 17, четвертого 27 и седьмого 31 ключей и вход второго, инвертора 33.

Если coswQ2 7 О, то ПСПс через .первый ключ 16 поступает на вход регистра 11 сдвига, в котором она продвигаетс  импульсами сдвига , подаваемыми с второго выхода управл ющего блока 6, далее на вход соответствующег элемента 12 совпадени  и через элемент ИЛИ 13, третьего и п того ключей 26 и 28 на первый вход коррел тора 9. Пои этом.ПСПс задерживаетс  на врем  IT, которое определ етс  интенсивностью многолучевоети , т.е. напр жением на управл ющих входах компараторов 14. ПСПоп при . этом не задерживаетс  и поступает с выхода сумматора 8 через открытый восьмой ключ 32 на второй вход коррел тора 9Если , то восьмой ключ 32 закрыт и ПСПоп с выхода сумматора 8 через открытый второй ключ 17, регистр 11 сдвига, соответствующий элемент 12 совпадени , элемент ИЛИ 13, четвертый 27 и седьмой 31 ключи поступает на второй вход коррел тора 9. При этом ПСПоп задерживаетс  на врем  , соответствующее интесивности многолучевости. ПСПс при этом не задерживаетс  и поступает с выхода синхронного детектора 2 через открытый шестой ключ 29 на первый вход коррел тора 9. В зависимости от знака ,, задерживаетс  ПСПс или ПСПоп. Если многолучевоеть отсутствует, то ПСПс и ПСПоп через открытые шестой и восьмой ключи 29 и 32 подаютс  на входы коррел тора 9 без задержки. Таким образом устран етс  задержка между ПСПс,и ПСПоп, вызванна  сдвигом О ДХ дискриминатора 4, увеличиваетс  -сочность синхронизации и улучшаетс  помехоустойчивость приема псевдослучайных сигналов.

Блок 18 измерени  интенсивности многолучевости работает следующим образом.

Сигнал с входа устройства поступает на полосовой фильтр 19, полоса которого выбираетс  из расчёта спектра частот огибающих амплитуды и частоты, обусловленных многолучевостью сигнала, а центральна  частота равна частоте наиболее сильной спектральной составл ющей первого луча сигнала. Далее сигнал детектируетс  одновременно амплитудным и частотным детекторами 20 и 21 и соответственно фильтруетс  первым и вторым фильтрами 22 и 23 низких частот, с выходов которых напр жени подаютс  на входы перамножител  24.

Сигнал на выходе перемножител  24 фильтруетс  третьим фильтром 25 низких частот и подаетс  на управл ющие входы компараторов 14 регулируе- мой линии задержки 10. Если на входе устройства имеетс  многолучевый сигнал , то имеет место изменение огибающей амплитуды и частоты сигнала. Эти изменени  выдел ютс  амплитудны 1ЫИ 20 и частотным 21 детекторами и через первый и второй фильтры 22 ч 23 низких частот подаютс  на перемно житель 24. Произведение сигналов на выходе первого фильтра 22 низких час тот и второго фильтра 23 низких час тот определ ют интенсивность многолуцевости на входе устройства. Если на входе устройства отсутствует мног лучевость, то сигнал на выходе третьего фильтра 25, низких частот отсутствует , и управление регулируемо линией 10 задержки не происходит. Блок З определени  пол рности напр жени  работает следующим обра эсм. . При налимий на входе устройства многолучевоети в псевдослучайной последовательности на выходе синхронного детектора 2 имеет место мед ленно измен юща с  составл юща  напр жени  , котора  определ етс  многолучевостыб . Напр жение имеет знак cosWpT; и подаетс  через фильтр 35 низких частот, полоса которого значительно меньше спектра ПСПс, на управл ющие входы первого и второго компараторов 37 и 38, на опорные входы которых подаетс  пороговое напр жение одинаковой величины от формировател  15 опорного напр жени . Величина порога устанавливаетс  такой , чтобы компараторы 37 и 38 не срабатывали от посто нной составл ющей напр жени , обусловленной флуктуационным шумом при наличии только первого луча на входе устройства. Ес ли на входе устройства имеетс  многолучевость и , то ср атывает второй компаратор 38 и напр жение с его выхода подаетс  на управ л ющие входы первого, третьего и п toro ключей 16, 26, 28 и вход первого , инвертора 30, определ   этим самым необходимость задержки ПСПс с по мощью регулируемой задержки 10. Если cosw C-fO, то напр жение с выхода фильтра 35 низких частот поступает инвертора 36 и вызывает срабатывание первого компаратора 37 на пр жение с выхода которого подаетс  на управл ющие входы второго, четвертого и седьмого ключей 17 27, 31 и вход второго инвертора 33, определ   тем самым необходимость задержки ПСПоп также с помощью регулируемой линии 10 задержки. 110 , Предлагаемое устройство позвол ет увеличить точность синхронизации и улучшить помехоустойчивость приема псевдослучайных сигналов в услови х многолучевого сигнала при малых задержках между лучами. При одинаковой помехоустойчивости системы радиосв зи , радиолокационной системы и т.д. устройство обеспечивает большую дальность-действи  при меньшей мощности передающих устройств. Формула изобретени  Устройство синхронизации псевдослучайных сигналов, содержащее генератор псевдослучайной последовательности , выходы которого подключены к входам сумматора и дискриминатора, выход которого подключен к первому входу решающего блока, к второму входу, ко торо го под ключе н выход коррел тора , а выход решакмце го блока через управл ющий блок подключен к входу генератора псевдослучайной последовательности, о т л и чающеес  тем, что, с целью повышени  точности синхронизации и помехоустойчивости , в него введены первый, второй, третий, четвертый, п тый, шестой, седьмой и восьмой клю чи, перш||й и второй инверторы, блок фазовой автоподстрой ки частоты, блок определени  пол рно Ли напр жени , состо щий и фильтра низких . частот, выход которого через инвертор и непосредственно подключен к управл ющим входам первого i второго компараторов соответственно, регулируема , лини  задержки, состо па  из формировател  опорного напр жени , выходы которого подключены к опорным входам компараторов, выходы которых подключены к первым входам элементов совпадени , к вторым входам которых подключены выходы раз р дов регистра сдвига, а выходы элементов совпадени  подключены к входам элемента ИЛИ, а также объединенные по входу перемножитель, синхронный детектор и блок измерени  интенсивности мнЬголучевости, состо щий из полосового фильтра, выход которого через последовательно соединенные частотный детектор и первый ильтр низких частот, а также через . последовательно соединенные амплитудный детектор и второй фильтр низких

частот подключен к первому и второму входам перемножител , выход которого подключен к входу третьего фильтра низких частот, выход которого подключен к управл ю«цим входам компараторов регулируемой линии задержки, соответствующий выход формировател  опорного напр жени  которой подключен к опорным входам первого и второго компараторов блока определени  пол рности напр жени , к входу фильтра низких частот которого, объединенному с входами первого и шестого ключей, и входом дискриминатора через последовательно соединенные перемножитель, блок фазовой автоподстройки частоты и синхронный де тектор подключен выход генератора псевдослучайной последовательности, при этом выход сумматора подключен к входу восьмого, ключа и входу второго ключа, к упрайл ющему входу которого , а также к управл ющим входам четвертого и седьмого ключей непосредственно и через второй инвертор к управл ющему входу восьмого ключа подсоединен выход первого компаратора блока определени  пол рности напр жени , выход второго компаратора которого подключен к управл ющим входам первого, третьего и п того ключей непосредственно и

через первый инвертор к управл ющему входу шестого ключа, выход которого , объединенный с выходом п того ключа, подсоединен к первому входу коррел тора, к второму входу которого подключены выходы седьмого и восьмого ключей, при этом выходы первого и второго ключей подсоединены к входу регистр.а сдвига регулируемой линии задержки, к входу регистра сдвига регулируемой линии задержки подключен второй выход управл ющего блока, а выход элемента ИЛИ регулируемой линии задержки подключен к входам третьего и четвертого ключей, выходы которых подключены соответственно к входам п того и седьмого ключей.

Источники информации, прин тые во внимание при экспертизе

1. Авторское свидетельство СССР № k23256, кл. Н OVL 7/04, 1972 (прототип).,

Claims (1)

1. Формула изобретения

   Устройство синхронизации псевдослучайных сигналов, содержащее генератор псевдослучайной последовательности, выходы которого подключены к входам сумматора и дискриминатора, выход которого подключен к первому входу решающего блока, к второму входу, которого подключен выход коррелятора, а выход решающего блока через управляющий блок подключен к входу генератора псевдослучайной последовательности, о пл и чающееся тем, что, с целью повышения точности синхронизации и помехоустойчивости, в него введены первый, второй, третий, четвертый, пятый, шестой, седьмой и восьмой клю* чи, первый и второй инверторы, блок фазовой автоподстройки частоты, блок определения полярности напряжения, состоящий и фильтра низких . частот, выход которого через инвертор и непосредственно подключен к управляющим входам первого и второго компараторов соответственно, регулируемая. линия задержки, состояцая из формирователя опорного напряжения, выходы которого подключены К опорным входам компараторов, выходы которых подключены к первым входам элементов совпадения, к вторым входам которых подключены выходы разрядов регистра сдвига, а выходы элементов совпадения подключены к входам элемента ИЛИ, а также объединенные по входу перемножитель, синхронный детектор и блок измерения интенсивности многолучевости, состоящий из полосового фильтра, выход которого через последовательно соединенные частотный детектор и 'первый фильтр низких частот, а также через . последовательно соединенные амплитудный детектор и второй фильтр низких частот подключен, к первому и второму входам перемножителя, выход которого подключен к входу третьего фильтра низких частот, выход которого подключен* к управляющим входам компараторов регулируемой линии задержки, соответствующий выход формирователя опорного напряжения которой подключен к опорным входам первого и второго компараторов блока определения полярности напряжения, к входу фильтра низких частот которого, объединенному с входами первого и шестого ключей, и входом дискриминатора через последовательно соединенные перемножитель, блок фазовой автоподстройки частоты и синхронный де тектор подключен выход генератора псевдослучайной последовательности, при этом выход сумматора подключен к входу восьмого ключа и входу второго ключа, к управляющему входу которого, а также к управляющим входам четвертого и седьмого ключей непосредственно и через второй инвертор к управляющему входу восьмого ключа подсоединен выход первого компаратора блока определения полярности напряжения, выход второго компаратора которого подключен к управляющим входам первого, третьего и .

   пятого ключей непосредственно и

   5 через первый инвертор к управляющему входу шестого ключа, выход которого, объединенный с выходом пятого ключа, подсоединен к первому входу коррелятора, к второму входу коЮ торого подключены выходы седьмого и восьмого ключей, при этом выходы первого и второго ключей подсоединены к входу регистра сдвига регулируемой линии задержки, к входу ре15 гистра сдвига регулируемой линии задержки подключен второй выход управляющего блока, а выход элемента ИЛИ регулируемой линии задержки подключен к входам третьего и четвер20 того ключей, выходы которых подключены соответственно к входам пятого и седьмого ключей.