SU1010624A1

SU1010624A1 - Symbolic data processing device

Info

Publication number: SU1010624A1
Application number: SU802907153A
Authority: SU
Inventors: Марк Валерьянович Тяпкин; Маргарита Алексеевна Головина; Инна Владимировна Волкова; Валентина Алексеевна Баканова; Марк Германович Чайковский
Original assignee: Предприятие П/Я А-3162
Priority date: 1980-04-11
Filing date: 1980-04-11
Publication date: 1983-04-07

Abstract

УСТРОЙСТВО ДЛЯ ОБРАБОТКИ СИМВОЛЬНОЙ ИНФОРМАЦИИ/ содержащее первый и второй регистры, первый и второй триггеры, входы которых соединены с первым входом устройства, первый счетчик и третий триггер, входы которых соединены соответственно с вторым и третьим входами устройства , четвертый триггер, выход которого и выходы первых регистра и счетчика через первый коммутатор соединены с входом третьего регистра, выход четвертого триггера соединен с входом п того триггера, четвертый вход устройства соединен с входом второго счетчика, выходы которого, п того триггера и третьего регистра через второй коммутатор соединен с входом четвертого регистра, выход которого соединен с входом шестого триггера и через седьмой триггер соединен с первыми входами четвертого триггера и третьего коммутатора, выход которого соединен с первыми вхо ,дами п того регистра, четвертого коммутатора и восьмого триггера, -выход которого соединен с входом третьего счетчика и с вторым входом третьего коммутатора, выходы первого и второго триггеров соединены с вторыми и третьими входами соответственно. ВСЕСОЮЗЙАЯ ЯАТЕйШО- .д TEXHH fBCifAS вЙБЛйОТЕКл восьмого триггера и п того регистра, первый выход третьего счетчика соединен с четвертым входом п того регистра и вторым входом четвертого коммутатора, выход которого соединен с входом шестого регистра, выход второго регистра соединен с третьим входом четвертого коммутатора, выход третьего триггера соединен с третьим входом третьего коммутатора, седьмой регистр, дев тый триггеру вьюсод которого соединен с первыми.входами дес того и одиннадцатого триггеров и четвертого счетчика, второй вход и выход которого соединены .соответственно с п тым входомустройства и вторыми входами дес того и одиннадцато- го триггеров, выход дес того триггеW ра соединен с вторым входом четвертого триггера и четвертым входом третьего коммутатора, отличающее с тем, что, с целью повышени быстродействи , в него введены дес ть триггеров, три регистра, три. коммутатора , два счетчика и сумматор, пpичe выход п того регистра соединен с первыми входами восьмого регистра, сумматора и через двенадцатый триггер с первым выходом устройства, выход шестого регистра соединен с вторыми вхоО ) дами сумматора и восьмого регистра, to выход которого соединен с первым вхо4;ii дом п того jcoiwyTaTopa, выход которого через дев тый регистр соединен с первым входсФС шестого коммутатора, выход которого через дес тый регистр соединен с вторым выхбдом устройства, выход п того триггера через тринадцатый триггер соединен с первым входом четырнадцатого триггера, выход которого соединен с входом дев того триггера, первым входом п тнадцатого триггера и через четвертый счетчик с вторыми входами, п тнадцатого триггера и шестого коммутатора и первыми входами седьмых коммутатора и регистра , выход шестого триггера соединенDEVICE FOR PROCESSING CHARACTER INFORMATION / containing the first and second registers, the first and second triggers, the inputs of which are connected to the first input of the device, the first counter and the third trigger, the inputs of which are connected to the second and third inputs of the device, the fourth trigger, the output of which and the outputs of the first register and counter through the first switch connected to the input of the third register, the output of the fourth trigger is connected to the input of the fifth trigger, the fourth input of the device is connected to the input of the second counter, output The ports of which, the fifth trigger and the third register through the second switch are connected to the input of the fourth register, the output of which is connected to the input of the sixth trigger and through the seventh trigger is connected to the first inputs of the fourth trigger and the third switch, the output of which is connected to the first inputs of the fifth register , the fourth switch and the eighth trigger, the output of which is connected to the input of the third counter and the second input of the third switch, the outputs of the first and second triggers are connected to the second and third inputs of the corresponding naturally. ALL-UNIONAL TATHH fBCifAS VIBLEOTECH eighth trigger and fifth register, the first output of the third counter is connected to the fourth input of the fifth register and the second input of the fourth switch, the output of which is connected to the input of the sixth register, the output of the second register is connected to the third input of the fourth switch the output of the third trigger is connected to the third input of the third switch, the seventh register, the ninth trigger of which is connected to the first inputs of the tenth and eleventh triggers and the fourth counter, the second the input and output of which are connected respectively to the fifth input device and the second inputs of the tenth and eleventh flip-flops, the output of the tenth flip-flop is connected to the second input of the fourth flip-flop and the fourth input of the third switch, which, in order to improve speed, it contains ten triggers, three registers, three. the switch, two counters and an adder, the output of the fifth register is connected to the first inputs of the eighth register, the adder and through the twelfth trigger to the first output of the device, the output of the sixth register is connected to the second inputs of the adder and the eighth register, the output of which is connected to the first input 4 ; ii the house of the fifth jcoiwyTaTopa, whose output through the ninth register is connected to the first input of the sixth switch, whose output through the tenth register is connected to the second output of the device, the output of the fifth trigger through the thirteenth trigger nen fourteenth to the first input flip-flop, whose output is connected to the input of the ninth flip-flop, a first input of fifteen flip-flop and via a fourth counter with second inputs, n fifteenth and sixth trigger switch and the first inputs of the seventh register and a switch, the sixth flip-flop output is connected

Description

с первым входом шестнадцатого триггера , третьим входом шестого коммутатора и вторым входом седьмого коммута- тора, выход которого соединен с первым входом п того счетчика, первый выход которого соединен с первым входом семнадцатого триггера, выход; которого соединен с первым входом восемнадцатого триггера и первым входом дев тнадцатого триггера, выход которого соединен с вторыми входами п того коммутатора и семнадцатого триггера и через двадцатый триггер соединен с вторым входом п того счетчика , .второй выход которого соединен с третьим входом п того коммутатора, выход шестнадцатого . триггера соединен с .третьим входом семнадцатогоwith the first input of the sixteenth trigger, the third input of the sixth switch and the second input of the seventh switch, the output of which is connected to the first input of the fifth counter, the first output of which is connected to the first input of the seventeenth trigger, output; which is connected to the first input of the eighteenth trigger and the first input of the nineteenth trigger, the output of which is connected to the second inputs of the fifth switch and the seventeenth trigger, and through the twentieth trigger is connected to the second input of the fifth counter, the second output of which is connected to the third input of the fifth switch, exit sixteenth. the trigger is connected to the third input of the seventeenth

триггера и через двадцать первый триггер с вторыми входами дев тнадцатого триггера, восьмого регистра и восемнадцатого триггера, выход которого соединен с третьим выходом устройства и входом двадцать первого триггера, выход шестнадцатого триггера соединен -с вторым входом седьмого регистра,, выход которого соединен с четвертым выходом устройства, выход п тнадцатого триггера соединен с четвертыми входами семнадцатого триггера и шестого коммутатора, выход п того регистра соединен с третьим входом дев тнадцатого триггера, п тый вход устройства через cyivtMaTOp соединен с п тым выходом устройствв .trigger and twenty-first trigger with the second inputs of the nineteenth trigger, eighth register and eighteenth trigger, the output of which is connected to the third output of the device and the input of the twenty-first trigger, output of the sixteenth trigger is connected to the second input of the seventh register whose output is connected to the fourth output device, the output of the fifteenth trigger is connected to the fourth inputs of the seventeenth trigger and the sixth switch, the output of the fifth register is connected to the third input of the nineteenth trigger, the fifth input The devices are connected via cyivtMaTOp to the fifth output of the devices.

1 Изобретение относитс к вычислительной технике и может найти применение при построении вычислительных машин. . Известно устройство,.содержащее регистры, пам ть, счетчики, формировате .ль адреса { .- Недостатками этого устройства вл ютс большой объем пам ти, требующейс , дл хранени таблицы, необходимость дополнительного оборудовани дл выборки байта, логического умножени на маску и анализа полученного результата, а также необходимость затрат дополнительного времени на вы борку идентификатора и разделител . Наиболее близким к предлагаемому вл етс устройство, содержащее -регистры , триггеры, счетчики коммутаторы 2 . В этом устройстве также требуетс большой Объем пам ти дл хранени таблицы. Умножение на маску не произ водитс , но объем оборудовани , не обходимого дл выборки и анализа бай та, остаетс большим, выборка идентификатора и разделител также требуют затрат дополнительного времени. Цель изобретени - повышение быст родействи устройства. Поставленна цель достигаетс тем что в устройство, содержащее первый и второй регистры, первый и-второй триггеры, входы которых соединены с первым входом устройства, первый счетчик .и третий триггер, вхо ды которых соединены соответственно с вторым и третьим входами устройства , четвертый триггер, выход которого и выходы первых регистра и счетчика через первый коммутатор соединены с. входом третьего регистра, выход четвертого триггера соединен с входом ПЯТОГОтриггера, четвертый вход устройства соединен с входом второго счетчика, -выходы которого, п того триггера и третьего регистра через второй коммутатор соединен с входом четвертого регистра, выход которого соединен с входом шестого триггера и через седьмой- триг.гер соединен с первыми входами, четвертого триггера и третьего коммутатора, выход которого соединен с первыми входами п того регистра, четвертого коммутатора и восьмого триггера, выход которого соединен с входом третьего счетчика и с вторым входом третьего коммутатора, выходы .первого и второго триггеров соединены с вторыми и третьими входами, соответственно, восьмого триггера и п того регистра, первый выход третьего счетчика соединен с четвертым входом п того регистра и ;вторым входом четвертого коммутатора, выход которого соединен с входом шестого регистра, выход второго регистра соединен с третьим входом четвертого коммутатора, выход третьего триггера соединен с третьим входом третьего коммутатора/ седьмой регистр, дев тый триггер, выход которого соединен с первыми входами дес того и одиннадцатого триггеров и четвертого счетчика, второй вход , и выход которого соединены соответственно с п тым входом устройства и вторыми входс1ми дес того и одиннадцатого триггеров, выход дес того триггера соединен с вторым входом четвертого триггера и четвертым входом третьего коммутатора, введены дес ть триггеров, три регистра, три коммутатора, два счетчика и сумматор причем выход п того регистра соедине с первыми входами восьмого регистра, сумматора и через двенадцатый триггер с первым, выходом устройства, выход шестого регистра соединен с вторыми входами сумматора и восьмого ре гистра, выход которого соединен с перввйм входом п того коммутатора, вы ход которого через дев тый регистр соединен с первым входом шестого ком мутатора, выход которогочерез дес тый регистр соединен с вторым выходо устройства, выход п того триггера че рез тринадцатый триггер соединен с первым входом четырнадцатого триггера , выход которого соединен с входом дев того триггера, первым входом п т надцатого триггера и через четвертый счетчик с вторыми входами п тнадцато го триггера и шестого коммутатора и первыми входами седьмых коммутатора и регистра, выход шестого триггера соединен с первым входом, шестнадцато го триггера, третьим входом шестого коммутатора и вторым входом седьмого коммутатора, выход которого соединен с первым -входом п того счетчика, пер вый выход которого соединен с первым входом семнадцатого триггера, выход которого соединен с первым входом восемнадцатого триггера и первым вхо дом дев тнадцатого триггера, выход которого соединен с вторыми входами п того коммутатора и семнадцатого триггера и через двадцатый триггер с вторым входом п того счетчика вто рой выход которого соединен с третьим входом п того коммутатора, вЫход шестнадцатого триггера соединен с третьим входом семнадцатого триггера и через двадцать первый триггер с вторыми входами дев тнадцатого триггера , восьмого регистра и восемнадца того триггера, выход которого соединен с третьим выходом устройства и входом двадцать первого триггера, выход шестнадцатого триггера соединен с вторым входом седьмого регистра , вьрсод которогосоединен с четвертым выходом устройства, выход п т надцатого триггера соединен с четвер тыми входами семнадцатого триггера и шестого коммутатора, выход п того регистра соединен с третьим входом дев тнадцатого триггера, п тый вход устройства через сумматор соединен с п тъал выходом устройства. На чертеже представлена блок-схема устройства. Устройство содержит счетчики 1-6, сумматор 7, регистры 8-17, коммутаторы 18-24, триггеры 25-45, Устройство работает следующим образом . Таблица, задающа разбиение символов (байтов) на классы - заданный и дополнительный - находитс в пам ти и содержит 256 битов . Код анализируемого байта вл етс относительным номером некоторого бита таблицы. Дл байта заданного класса соответствующие биты таблицы равны дополнительного - О. Анализируема строка также находитс в пам ти и может начинатьс с любого байта. Из пам ти она пословпоследовательно принимаетс в регистр 9, одновременно производит-с установка триггеров 25 и 26, управл ет выборкой коммутатор 20, в счетчик 3 заноситс номер байта в слове, с которого должна начатьс обработка. Кажда выборка байта сопровождаетс срабатыванием триггера 32, который прибавл ет i к счетчику 3. Анализируемые байты с регистра 9 поочередно , слева направо, поступают через коммутатор 21 в регистр-13, откуда они поступают на вход сумматора 7 дл формировани исполнительного адреса . Одновременно на второй вход сумматора 7 передаетс ащрес нцчального (первого) бита таблицы. Производитс сложение. Результат.- адрес бита таблицы - образуетс в виде адреса слова, содержащего искомый бит номера байта в слове и номера бита в байте. Этот адрес вьщаетс на выход устройства. Триггер 36 вл етс признаком готовности адреса. Выдача адреса сопровождаетс стробом, устанавливающим триггер 27, вл ющийс разрешением выборки следующего байта. Одновременно с формированием адресов производитс пересылка- через регистр 15 на регистр 16 первых двенадцати байтов анализируемой строки. Пересылкой управл ют триггер 43, счетчик 6 и коммутатор 22. Запись каждого байта в регистр 16 сопровождаетс прибав-f. лением i к счетчику 6.- ПрИ: пере- : писи посЛеднего двенадцатого байта устанавливаетс триггер 41, вл ющийс признаком окончани записи, который запрещает установку триггера 43, и пересыпка прекращаетс . Двенадцать байтов хран тс до конца обработки . . Слово, содержащее искомый бит, принимаетс -из пам ти на регистр 8. Строб приема числа устанавливает триггер 28, вл ющийс признаком прит ема байта, и производит прием на счетчики 1 и 2 искомый бит и номер бита в байте. Нужный байт через коммутатор 18 принимаетс :в Е егистр lOj триггер 29, . вл ющийс признаком приема бита, срабатывает от триггера 28 и управл ет выборкой искомого би ,та, который через коммутатор 19 передаетс на регистп.а1. Подсчет числа проверенных битов производитс счетчиком 5, срабатывающим от триггера 38, который стробируетс триггером 37. Если бит, выбранный из таблицы регистр 11, оказЕШс равным нулю, к счетчику 5 прибавл етс единица. Когда код счетчика становитс равным двенадцати, устанавливаетс триггер 39. 1 The invention relates to computing and may find application in the construction of computers. . A device is known that contains registers, memory, counters, and forms for addresses. The disadvantages of this device are the large amount of memory required for storing the table, the need for additional equipment for selecting a byte, logical multiplication by a mask and analyzing the result. , as well as the need for additional time spent on the identification of the identifier and the separator. The closest to the proposed device is a device containing -registers, triggers, counters, switches 2. This device also requires a large amount of storage space for the table. Multiplication by a mask is not produced, but the amount of equipment required for sampling and analysis of bytes remains large, and the selection of the identifier and separator also requires additional time. The purpose of the invention is to increase the speed of the device. The goal is achieved by the fact that the device containing the first and second registers, the first and second triggers, the inputs of which are connected to the first input of the device, the first counter, and the third trigger, whose inputs are connected respectively to the second and third inputs of the device, the fourth trigger, the output of which and the outputs of the first register and counter through the first switch are connected to. the input of the third register, the output of the fourth flip-flop is connected to the input of the FETOGtrigger, the fourth input of the device is connected to the input of the second counter, -the output of which, the fifth trigger and the third register through the second switch is connected to the input of the fourth register, the output of which is connected to the input of the sixth trigger and through the seventh - trigger.ger is connected to the first inputs of the fourth trigger and the third switch, the output of which is connected to the first inputs of the fifth register, fourth switch and the eighth trigger, the output of which is En with the input of the third counter and with the second input of the third switch, the outputs of the first and second triggers are connected to the second and third inputs of the eighth trigger and the fifth register, respectively; the first output of the third counter is connected to the fourth input of the fifth register and; the second input of the fourth switch, the output of which is connected to the input of the sixth register, the output of the second register is connected to the third input of the fourth switch, the output of the third flip-flop is connected to the third input of the third switch / seventh register, ninth t igger, the output of which is connected to the first inputs of the tenth and eleventh flip-flops and the fourth counter, the second input, and the output of which is connected respectively to the fifth input of the device and the second inputs of the tenth and eleventh flip-flops, the output of the tenth trigger is connected to the second input of the fourth trigger and the fourth input of the third switch, entered ten triggers, three registers, three switches, two counters and an adder, the output of the fifth register being connected to the first inputs of the eighth register, adder and through twelve trigger with the first output of the device, the output of the sixth register is connected to the second inputs of the adder and the eighth register, the output of which is connected to the first input of the fifth switch, the output of which through the ninth register is connected to the first input of the sixth switch, the output of which is through the tenth register connected to the second output of the device, the output of the fifth trigger through the thirteenth trigger is connected to the first input of the fourteenth trigger, the output of which is connected to the input of the ninth trigger, first input n of the eighteenth trigger and through the counter with the second inputs of the fifteenth trigger and the sixth switch and the first inputs of the seventh switch and register; the output of the sixth trigger is connected to the first input, sixteenth trigger, the third input of the sixth switch and the second input of the seventh switch, the output of which is connected to the first input of the sixth switch that counter, the first output of which is connected to the first input of the seventeenth trigger, the output of which is connected to the first input of the eighteenth trigger, and the first input of the nineteenth trigger, the output of which is connected to the second The inputs of the fifth switch and seventeenth trigger and through the twentieth trigger with the second input of the fifth counter, the second output of which is connected to the third input of the fifth switch, the 16th trigger output is connected to the third input of the seventeenth trigger and through the twenty-first trigger with the second inputs of the nineteenth trigger , the eighth register and the eighth trigger, the output of which is connected to the third output of the device and the input of the twenty-first trigger, the output of the sixteenth trigger is connected to the second input of the seventh reg Stra, vrsod kotorogosoedinen a fourth output device, the yield of p t enth trigger connected to four tymi inputs seventeenth flip-flop and the sixth switch, the output of the fifth register is connected to a third input of the nineteenth trigger a fifth input device via an adder coupled to claim tal output device. The drawing shows the block diagram of the device. The device contains counters 1-6, the adder 7, registers 8-17, switches 18-24, triggers 25-45, the Device operates as follows. The table that defines the division of characters (bytes) into classes — given and additional — is in the memory and contains 256 bits. The code of the byte being analyzed is the relative number of some bit of the table. For a byte of a given class, the corresponding bits of the table are equal to an additional - O. The line being analyzed is also in the memory and can start from any byte. From memory, it is sequentially received into register 9, it simultaneously performs the installation of flip-flops 25 and 26, switches 20 controls the selection, counter 3 records the byte number in the word from which processing should begin. Each byte sample is accompanied by the trigger 32, which adds i to counter 3. The analyzed bytes from register 9 alternately, from left to right, flow through switch 21 into register 13, from where they arrive at the input of adder 7 to form an execution address. Simultaneously, the second input of the adder 7 is transmitted to the initial (first) bit of the table. The addition is made. Result - address of a bit in the table — formed as the address of a word containing the required bit of the byte number in the word and the bit number in the byte. This address is assigned to the device output. Trigger 36 is an indication that the address is ready. The issuance of the address is followed by a strobe setting trigger 27, which allows the next byte to be sampled. Simultaneously with the formation of addresses, a transfer is made through register 15 to register 16 of the first twelve bytes of the analyzed line. The transfer is controlled by the trigger 43, the counter 6 and the switch 22. The writing of each byte to the register 16 is followed by adding-f. By setting i to the counter 6.- PIR: rewrite: writing at the Late Twelfth Byte, a trigger 41 is set, which is a sign of the end of the recording, which prohibits the installation of trigger 43, and the overflow is stopped. Twelve bytes are stored until the end of processing. . The word containing the required bit is received from memory to register 8. The number receive gate sets the trigger 28, which is a sign of the byte received, and receives the required bit and the bit number in a byte 1 and 2. The required byte through the switch 18 is accepted: in E Heister lOj trigger 29,. which is a sign of receiving a bit, triggers from trigger 28 and controls the selection of the desired bi, the one that is transmitted through switch 19 to registra.a1. The number of checked bits is counted by counter 5, triggered by trigger 38, which is gated by trigger 37. If the bit selected from the table, register 11, turns out to be equal to zero, one is added to counter 5. When the counter code becomes twelve, a trigger 39 is set.

Если бит в.регистре 11 оказалс равным Ч, это означает, что соответствующий байт строки вл етс разделителем. При этом срабатьшают триггеры 30 и 31, вл ющиес признаками нахождени . Триггер 31 останетс в 1 до конца обработки и запрещает работу коммутатора 20 и триггера 28, так что дальнейший прием битов таблицы прекращаетс .If the bit in the register 11 turned out to be H, this means that the corresponding byte of the string is a separator. This triggers triggers 30 and 31, which are signs of finding. The trigger 31 will remain at 1 until the end of processing and disables the operation of the switch 20 and the trigger 28, so that further reception of the table bits is stopped.

Прибавление ч к счетчику 5 в этом случае не производитс - блокируетс срабатывание триггера 38, поэтому код счетчика 5 оказываетс номером разделител , в строке.The addition of the hour to the counter 5 in this case is not performed — trigger trigger 38 is blocked, so the counter code 5 is the number of the separator in the row.

Вьщача разделител производитс из регистра 16 через коммутатор 23 в регистр 17 по коду счетчика 5 в момент срабатывани триггера 30. Если к этому времени установлен триггер 39, т.е. номер разделител в. строке больше двенадцати, выдача блокируетс . Триггер 30 управл ет также выдачей ксэда счетчика 5 через .коммутатор 24 в счётчик б дл последук цего гашени . Окончание обработки производитс с помощью триггеров 40, 42 и 45 представл ющими управл ющую цепочку. Первый элемент этой цепочки -. триггер 40 - срабатывает от признака нахождени и разрешает вьщачу кода счетчика 5 в регистр 14, откуда он выдаетс на выход- устройства. Кроме того, триггер 40 сбрасывает триггер 41 и устанавливает триггер 45, вл кхцийс признаком гашени . После выдачи разделител все правые байты регистра 16, начина с разделител , должны быть погашены. .Триггер 45 обнул ет регистр 15 и устанавливает триггер 43, управл ющий пересылкой нулей с регистра 15 в байты регистра 16, начина с разделител . При гашении последнего, правого байта, вторично устанавливаетс триггер 41, запрещающий работу триггера 43, и гашение прекращаетс . После этого устанавливаетс триггер 42, который сбрасывает триггер 45. Таким образом обеспечиваетс выдержка времени, необходима дл формировани в регистре 16 строки символов дополнительного класса (идентификатора), Триггер 42 вл етс признаком готовностиThe splitter is produced from register 16 through switch 23 to register 17 by counter code 5 at the time of trigger 30. 30. If by this time trigger 39 is set, i.e. splitter number in. line more than twelve, the output is blocked. The trigger 30 also controls the issuance of the counter cd 5 through the switch 24 into the counter b for subsequent quenching. The end of processing is carried out with the help of triggers 40, 42 and 45 representing the control chain. The first element of this chain is. the trigger 40 triggers from the indication of the location and enables the counter 5 code to register 14, from where it is output to the output device. In addition, the trigger 40 resets the trigger 41 and sets the trigger 45, which is the sign of suppression. After issuing the delimiter, all the right bytes of register 16, starting with the delimiter, must be cleared. Trigger 45 zeroes register 15 and sets a trigger 43 that controls the transfer of zeros from register 15 to register bytes 16, starting with the delimiter. When the last, right byte is cleared, a trigger 41 is again set, prohibiting the operation of the trigger 43, and the blanking is terminated. Thereafter, a trigger 42 is set up, which resets the trigger 45. Thus, the time required for the generation of an additional class (identifier) character string in register 16 is provided. Trigger 42 is a sign of readiness

идентификатора. Если разделитель среди первых двенадцати байтов не обнаружен , устанавливаетс триггер 39, который поддерживает в 1 триггер 41, поэтому гашение не производитс .identifier. If no separator is found among the first twelve bytes, a trigger 39 is set, which supports 1 trigger 41, so blanking is not performed.

в этом случае на выход устройства выдаютс двенадцать первых байтов строки. Анализ длины производитс с помощью счетчика 4, на который в начале обработки заноситс длина заданной строки (число байтов). Кажда выборка бита из таблицы сопровождаетс вычитанием Ч из кола счетчика до тех пор, пока выбранные биты равны нулю. По вление бита равногоin this case, the twelve first bytes of the string are output to the device. The length analysis is performed using a counter 4, to which the length of a given string (the number of bytes) is entered at the beginning of processing. Each sample of a bit from the table is accompanied by subtracting H from the count of the counter until the selected bits are zero. The appearance of a bit equal

1 блокирует дальнейшее вычитание. Если разделитель в строке не обнаружен , то после анализа всей заданной строки срабатьшают триггеры 34 и 35, устанавливаетс триггер 40, запуска 1 blocks further subtraction. If the separator in the string is not found, then after analyzing the entire specified string, triggers 34 and 35 are triggered, trigger 40 is set, the trigger

цепочку, управл ющую окончанием обработки . Запрещаетс работа коммутатора 20 и триггера 28.chain that controls the end of processing. The operation of the switch 20 and the trigger 28 is prohibited.

Таким образом, принадлежность байта к заданному классу определ етс выборкой и анализом одного бита таблицы , тогда как в известных устройствах производитс выборка и анализ байта .Кроме того,если разделитель находитс среди двенадцати первых байтовThus, the belonging of a byte to a given class is determined by sampling and analyzing one bit of the table, whereas in known devices a byte is sampled and analyzed. Also, if the separator is among the twelve first bytes

0 строки(наиболее частый случай),то производитс выдача разделител и идентификатора в фиксированные регистры. Это повышает эффективность работы трансл торов,редакторов и операционных систем.Длина строки в общем случае может быть от 1 до 6-28байтов. Скорость анализа - 5 тактов на байт. Выдача адреса производитс стартстопным методом.0 lines (the most common case), then the separator and identifier are issued in fixed registers. This increases the efficiency of translators, editors and operating systems. In general, the length of a string can be from 1 to 6-28 bytes. Analysis speed - 5 cycles per byte. The address is issued by the start-stop method.

Claims

A DEVICE FOR PROCESSING SYMBOL INFORMATION, containing the first and second registers, the first and second triggers, the inputs of which are connected to the first input of the device, the first counter and the third trigger, the inputs of which are connected respectively to the second and third inputs of the device, the fourth trigger, the output of which and the outputs of the first register and counter through the first switch are connected to the input of the third register, the output of the fourth trigger is connected to the input of the fifth trigger, the fourth input of the device is connected to the input of the second counter, the outputs of which of the fifth, fifth trigger and the third register are connected through the second switch, to the input of the fourth register, the output of which is connected to the input of the sixth trigger and through the seventh trigger is connected to the first inputs of the fourth trigger and the third switch, the output of which is connected to the first inputs of the fifth register, fourth switch and the eighth trigger, the output of which is connected to the input of the third counter and to the second input of the third switch, the outputs of the first and second triggers are connected to the second and third inputs, respectively.

the eighth trigger and the fifth register, the first output of the third counter is connected to the fourth input of the fifth register and the second input of the fourth switch, the output of which is connected to the input of the sixth register, the output of the second register is connected to the third input of the fourth switch, the output of the third trigger is connected to the third input of the third switch, seventh register, ninth trigger) whose output is connected to the first, inputs of the tenth and eleventh triggers and the fourth counter, the second input and output of which are connected respectively to p the input of the device and the second inputs of the tenth and eleventh triggers, the output of the tenth trigger is connected to the second input of the fourth trigger and the fourth input of the third switch, distinguishing (with the fact that, in order to improve performance, ten triggers, three registers, three registers are introduced into it commutator η-torus, two counters and an adder, the fifth register output connected to the first inputs of the eighth register, the adder and through the twelfth trigger with the first device output, the sixth register output connected to the second inputs of the adder and the 8th register, the output of which is connected to the first input! ” the fifth switch, the output of which through the ninth register is connected to the first input of the sixth switch, the output of which through the tenth register is connected to the second output of the device, the output of the fifth trigger through the thirteenth trigger is connected to the first input of the fourteenth trigger, the output of which is connected to the input of the ninth trigger, the first the input of the fifteenth trigger and through the fourth counter with the second inputs of the fifteenth trigger and the sixth switch and the first inputs of the seventh switch and register, the output of the sixth trigger is connected

SU .1010624 with the first input of the sixteenth trigger, the third input of the sixth switch and the second input of the seventh switch, the output of which is connected to the first input of the fifth counter, the first output of which is connected to the first input of the seventeenth trigger, output; which is connected to the first input of the eighteenth trigger and the first input of the nineteenth trigger, the output of which is connected to the second inputs of the fifth switch and the seventeenth trigger and through the twentieth trigger is connected to the second input of the fifth counter, the second output of which is connected to the third input of the fifth switch, the output of the sixteenth trigger is connected with the third input of the seventeenth trigger and through the twenty-first trigger with the second inputs of the nineteenth trigger, the eighth register and the eighteenth trigger, the output of which is connected inen with the third output of the device and the input of the twenty-first trigger, the output of the sixteenth trigger is connected to the second input of the seventh register., the output of which is connected to the fourth output of the device, the output of the fifteenth trigger is connected to the fourth inputs of the seventeenth trigger and sixth switch, the fifth register output is connected to the third input nineteenth trigger, the fifth input of the device through the adder is connected to the fifth output of the device.