SU1007107A1 - Устройство микропрограммного управлени - Google Patents

Abstract

УСТРОЙСТВО МИКРОПРОГРАММНОГО УПРАВЛЕНИЯ, содержащее блок пам ти , буферный регистр, четыре сметчика , четыре дешифратора, два блока элементов .ИЛИ, регистр микрокоманд, три элемента задержки, четыре элемента И, два элемента ИЛИ, генератор тактовых импульсов, одновибратор, триггер управлени , () блок элементов И (К - число микрокоманд в линии, m число линеек в секции), причем установочный; вход,первого счетчика соединен с адресным входом устройства, выход счетчика соединен с входом первого дешифратора, выход которого соединен с адресным входом блока пам ти, выход которого соединен с входом буферного регистра, выходы которого соединены с первыми входами первого (т)-го блоков элементов И, вторые входы которых соединены соответственно с выходами второго дешифратора , а выходы соединены с первыми (тр-м входами первого блока элементов ИЛИ, выходы которого соединены с входами регистра микрокоманд, первый (К4-1)-й выходы которого соединены с первыми входами () ( )-го блоков элементов И, вторые входы которых соединены соответственно с выходами третьего дешифратора , а выходы соединены с первым (К+1)-м входами второго блока элементов ИЛИ, выходы которых подключены к выходу устройства, первый вход первого элемента ИЛИ соединен с входом пуска устройства, второй вход соединен через первый элемент задержки с выходом одновибратора, а выход соединен с единичным входом триггера управлени  через второй элемент задержки и с управл ющим входом блока пам ти, единичный выход триггера управлени  соединен с первым входом первого элемента И, второй вход которого соединен с выходом генератора тактовых импульсов, а выход соединен О) со счетным входом третьего счетчика и через третий элемент задержки со счетным входом четвертого счетчика, .&. выход которого соединен с входом третьего дешифратора, выход третьего счетчика соединен с входом четвертого дешифратора, К-й выход которого соединен с первым входом второго элемента И, а (Кч-1)-й выход соединен с . первым входом третьего элемента И, О ч второй вход которого и инверсный вход второго элемента И соединены с (т,,)-м выходом второго дешифратора, а выходы обоих элементов И соединены с первым и вторым входами второго элемента ИЛИ, выход которого соединён с входом установки в нуль третьего счетчика, с нулевым входом триггера и с входом одновибратора, выход которого соединен со счетными входами первого и второго счетчиков и с первым входом четвертого элемента И, второй вход которого соединен с (т)-м

Description

выходом второго дешифратора, о т л ич а е е с   тем, что, с целью расширени  функциональных возможностей за счет обеспечени  работы с произвольным форматом микрокоманд, дополнительно содержит п тый дешифратор , второй триггер, п тый элемент И, третий элемент ИЛИ, (т„+К+2) блоков элементов И, причем единичный вход второго триггера соединен с управл ющим входом устройства, единичный выход соединен с управл ющим входом второго дешифратора, первым входом п того элемента И, вторым входом второго элемента И и третьим входом третьего элемента И, нулевой выход второго триггера соединен с управл ющим входом п того дешифратора, выходы которого соединены соответственно с первыми входами () f (т +т„+К+1 го блоков элементов И, вторые входы которых соединены с выходами буферного регистра, а выходы соединены с (т,+ 1) ()-ми входами первого блока элементов ИЛИ, выходы регистра микрокоманд., соединены соответственно с первыми входами (т1 +т„+К+2) {т +тл+2К+3)то блоков элементов И, вторые входы которых соединены соответственно с выходами третьего дешифратора , а выходы соединены с (К+2) - (2К+3)-ми входами второго

10

07/

блока элементов ИЛИ, вторые входы п того и шестого элементов И соединены с выходом первого элемента И, первый вход шестого элемента И соединен с нулевым выходом второго триггера, а выходы п того, шестого элементов И соединены соответственно с третьими входами (mj,+ l) 4 (m +K+O-ro и (m +m2+K+2) 4 (m +m2+2K+3)-ro блоков элементов И, первый вход седьмого элемента И соединен с К-м выходом четвертого дешифратора, первый вход восьмого элемента И соединен с (К+1)-м выходом четвертого дешифратора , инверсный вход восьмого элемента И и второй вход седьмого элемента И соединены с первым выходом п того дешифратора, а второй и третий входы восьмого и седьмого элементов И соответственно соединены с нулевым выходом второго триггера, выходы обоих элементов И соединены с третьим и четвертым входами второго элемента ИЛИ, (ту)-К выхрд п того дешифратора соединен с первым входом дев того элемента И, второй вход которого соединен с выходом одновибратора, а выход соединен с первым входом третьего элемента ИЛИ, второй вход которого соединен с выходом четвертого элемента И, а выход соединен с входом установки в нуль четвертого .счетчика.

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано при синтезе устройств управлени  микропрограммных ЭВМ и вычислительных систем, допускающих модификацию формата микрокоманд.

Известно устройство микропрограммного управлени , содержащее регистр, дешифратор, блок пам ти, логические элементы, счетчик D 1

Недостатком этого устройства  вл етс  низка  экономичность, обусловленна  нерациональным использованием  чеек запоминающего блока.

Наиболее близким к предлагаемому изобретению по технической сущности и достигаемому положительному эффекту , вл етс  устройство микропрограммного управлени , содержащее блок пам ти, буферный регистр, четыре счетчика,

четыре дешифратора, два блока элемен тов ИЛИ, регистр микрокоманд, три эле мента задержки, четыре элемента И, два элемента ИЛИ, генератор тактовых

импульсов, одновибратор, триггер управлени , m,,-fK+1 блок элементов И, причем первый вход первого счетчика  вл етс  входом устройства, выход соединен с входами первог,о дешифратора,

выходы которого соединены с первыми входами блока пам ти, выходы которого соединены с входами буферного регистра , выходы которого соединены с первыми входами первого блоков

элементов И, вторые входы которых соединены с первым -f m -и выходами второго дешифратора, а выходы соединены с первым., входами первого блока элементов ИЛИ, выходы которого соеди-, нены с входами регистра микрокоманд. 3100 первый -(К+1 )-й выходы которого соединены с первыми входами ( )т, )-го блоков элементен И, вторые входы которых соединены с первыми (К+1)-м выходами третьего дешифратора а выходы соединены с первыми г(К+1)-м входами второго блока элементов ИЛИ, выходы которого  вл ютс  выходами устройства, первый вход первого элемента ИЛИ  вл етс  входом пуска устройства , второй вход соединен через. первый элемент задержки с выходом одновибратора, а выход соединен с единичным входом триггера управлени  через второй элемент задержки и с вторым входом блока пам ти, единичный выход триггера управлени  соединен с первым входом первого элемента И, второй вход которого соединен с выходом генератора тактовых импульсой, а выход соединен со счетным входом третьего счетчика и через третий элемент задержки со счетным входом чет вертого счетчика, выходы которого соединены с входами третьего дешифратора выходы третьего счетчика соединены с входами чёртвёртого дешифратора , К-й выход которого соединен с первым входом второго элемента И, а (К+1)-й выход соединен с первым входом третьего элемента И, второй вход которого и инверсный вход второго элемента И соединены с () выходом второго дешифратора, а выходы обоих элементов И соединены с первым и вторым входами второго элемента ИЛИ, выход которого соединен с входом установки в нуль третьего счетчика, с нулевым входом триггера и с входом одно вибратора, выход которого соединен со счетными входами первого и второго .счетчиков и с первым входом четверто 1ГО элемента И, .второй вход которого соединен с () выходом второго де шифратора 23. Недостатками данного устройства  вл ютс  низка  экономичность и узка область применени , обусловленные следующим. Так- как в процессе обработ ки информации может возникнуть необходимость , не измен   длины линейки пам ти запоминающего устройства, изменить формат микрокоманд, то возникает ситуаци , когда остаток микрокоманды в линейке больше половины дл ны микрокомандыо Таким образом, область применени  известного устройства ограничиваетс  микропрограммными системами со строг 4 пределенной величиной фйрмата микрооманд , модификаци  которого .в п{ оцесе эксплуатации невозможна. Этот выод  вл етс  следствием низких функиональных возможностей устройства. Целью изобретени   вл етс  расшиение функциональных возможностей за . чет обеспечени  работы с произвольым форматом микрокоманд. Поставленна  цель достигаетс  тем, то в устройство микропрограммного управлени , содержащее блок пам ти, , буферный регистр, четыре счетчика, четыре дешифратора, два блока элементов ИЛИ, регистр микрокоманд, три элемента задержки, четыре элемента И, два элемента ИЛИ, генератор тактовых импульсов, одновибратор, триггер управлени , () блок элементов И, (К - число микрокоманд в линии, m число лийеек в секции), причем установочный вход первого счетчика соединен с адресным входом устройства, . выход счетчика соединен с входом первого дешифратора, выход которого соединен с адресным входомГблока пам ти, выход которого соединен с входом бу- , ферного регистра, выходы которого соЕдинены с первыми входами первого Jгп )-го блоков элементов И, вторые входы которых соединены соответственно с выходами второго.дешифратора, а выходы соединены с первым. -5-{т)-м входами первого блока элементов ИЛИ, выходы которого соединены с входами регистра микрокоманд, первый (К+1)-й выходы которого соединены с первыми входами (т+1) t (m +K+l)-ro блоков элементов И, вторые входы которых соединены соответственно с выходами третьего дешифратора, а выходы соединены с первым т-(К+1)-м входами второго блока элементов ИЛИ, выходы которых подключены к вь1ходу устройства, первый вход первого элемента ИЛИ соединен с входом пуска устройства, второй вход соединен через первый элемент задержки с выходом одновибратора , а выход соединен с единичным входом триггера управлени  через второй элемент задержки и с управл ющим входом блока пам ти, единичный выход триггера управлени  соединен с первым входом первого элемента И, второй вход которого соединен с выходом.генератора тактовых импульсов, а выход соединен со счетным входом третьего счетчика и через третий элемент задержки со счетным входом четвертого 510 счетчика, выход которого соединен с входом третьего дешифратора, выход третьего счетчика соединен с входом четвертого дешифратора, К-й выход которого соединен с первым входом второго элемента И, а К+1 -и выход соединен с первым входом третьего элемента И, второй вход которого и инверсный вход второго элемента И соедин ены с (т)-м выходом второго дешифратора , а выходы обоих элементов И соединены с первым и вторым входаг и .второго элемента ИЛИ, выход которого соединен с входом установк в нуль третьего счетчика, с нулевым входом триггера и с входом одновибратора, вы ход которого соединен со счетными входами первого и второго счетчиков и с первым входом четвертого элемента И, второй вход которого соединен С (т)-м выходом второго дешифратора дополнительно введены п тый дешифратор , второй триггер, п тый элемент И третий элемент ИЛИ, (т2+К+2) блоков Элементов И, причем единичный вход второго триггера соединен с управл ющим входом устройства, единичный выход соединен с управл ющим входом второго дешифратора, первым входом п того элемента И, вторым входом второго элемента И, и третьм входом третьего элемента И, нулевой выход второго триггера соединен с управл ющим входом п того дешифратора, выходы которого соединены соответственно с первыми входами () 4 (т +гЛо+К+Т го блоков элементов И, вторые входы которых соединены с выходами буферного регистра, а выхода соединены с ) 7 (пт,+1П2)-ми входами первого блока элементов ИЛИ, выходы регистра микрокоманд соединены соответственно с первыми входами (mi+m2+K+2) t m j-i-mrt+2K+3)-го блоков элементов И, вторые входы которых соединены соответственно с выходами третьего де|шифратора , а выходы соединены с |(К4-2)т (,2К+3 )-ми входами второго блока (элементов ИЛИ, вторые входы п того и шестого элементов И соединены с выходом первого элемента И, первый вход шестого элемента И соединен с нулевым выходом второго триггера, а выходы п того и шестого элементов И соединен соответственно с третьими входами Лгтц-«)т(пцЖ+Г)-гои (т,-нп2+К-+2) i -im +fTin+ifK+ J-го блоков элементов И, первый вход седьмого элемента И соеди нен с К-м выходом четвертого дешифра 07 . 4 тора, первый вход восьмого элемента И соединён с СК+1)-м выходом этого дешифратора, инверсный вход восьмого, элемента И и второй вход седьмого элемента И соединены с первым выходом п того дешифратора, а второй и третий входы восьмого и седьмого элементов И соответственно соединены с нулевым выходом второго триггера, выходы обоих элементов И соединены с третьим и четвертым входами второго элемента ИЛИ, (т2)-й выход п того дешифратора соединен с первым входом дев того элемента И , второй вход которого соединен с выходом одновибратора, а выход соединен с первым входом третьего элемента ИЛИ, второй вход которого соединен с выходом четвертого элемента И, а выход соединен с входом установки в нуль четвертого счетчика. На фиг.,1 представлена функциональна  схема устройства; на фиГо2 - варианты , упаковок блока пам ти при различной длине его линеек и различном формате микрокоманд; на фиг.З-- пор док считывани  микрокоманд при различных остатках (д) ; в табл.1 при Д -7 0,5, Vaбл.2 при Л 0,5, Устройство фиГоТ содержит дешифратор 1, блок 2 пам ти, буферный регистр 3, первый -f (т)-й блоки элементов И , первый блок элементов ИЛИ 5, регистр 6 микрокоманд, ( )4(m-,+K-4-l )-й блоки элементов И 7 г7К+1 {т +т2+К+2)(т +т ч-аК+3)-й блоки элементов И; SK+Z, второй счетчик 9, второй дешифратор 10, п тый дешифратор 11, (т +К4-2)Ип1-,+т2- +К+1 )-й блоки элементов И 12,,7l2m2 дев тый элемент И 13, третий элемент ИЛИ 1А, четвертый элемент И 15 второй регистр 16, третий элемент 17 задержки, четвертый сметчик 18, третий дешифратор 19, второй блок элементов ИЛИ 20, первый счетчик 21, п тый элемент И 22, шестой элемент И 23, генератор 2k тактовых импульсов , первый элемент И 2S, третий счетчик 26, четвертый дешифратор 27, второй, третий, восьмой и седьмой элементы И 28-31 соответственно, второй элемент ИЛИ 32, одновибратор 33, первый элемент З задержки, первый элемент ИЛИ 35,,второй элемент 36 задержки, первый триггер 37. На фиг.2 и 3 микрокоманды, где i - номера микрокоманд, AJ, А-части микрокоманды А, записываемые в различных линейках, m -число линеек. 710 в которых микрокоманда укладываетс  целое число раз, /- формат разр дность ) микрокомагды, q - дли,У|а свобод ного пол  в линейке после заполнени  ее целым числом микрокоманд, К - минимальное целое число микрокоманд, укладывающихс  в линейке блока пам ти , В - длина линейки блока пам ти, N - целое число микрокоманд, при котором выполн етс  равенство . Устройство работает следующим о(5разом . По сигналу Пуск, поступающему на вход первого элемента ИЛИ 35, разрешаетс  считывание информации из блока 2 пам ти. Считанна  из  чейки информаци  и состо ща  из К целых микро команд и части K-fl -й...микрокоманды, записываетс  в буферный регистр 3 и через соответствующие, открытые с первого выхода дешифратора 11, блоки элементов И подгруппы блоков элементов И 12 и элементы первого блока элементов ИЛИ 5 поступает на регистр микрокоманд, В его К группах разр дов оказываютс  записанными целые микрокоманды , а в (К+1)-ю группу разр дов записываетс  часть микрокоманды А. Через врем , равное времени считывани  информации, в регистр 6 микрокоманд и определ емое элементов 36 задержки, первый триггер 37 устанавливаетс  в единичное состо ние и импульсы от генератора 2 через открыты элемент И 25 начинают поступать на третий счетчик 26, на элемент 17 задержки и на п тый и шестой элементы И 22 и 23. Через открытый элемент И 2 разрешающие сигналы поступают на третьи входы блоков элементов И подгруппы блоков элементов И 8, Считываетс  информаци  из первой группы, разр дов регистра 6 микрокоманд. Затем состо ние четчика 18 измен етс  и из регис ра 6 микрокоманд считаетс  следующа  группа разр дов. Затеи поочередно воз буждаютс  3 - К-й выходы дешифратора 19, и микрокоманды Aj-A с соответствующих полей регистра 6 микрокоманд через блоки элементов И 8 также посту пают на второй блок элементов ИЛИ 20 и далее на выход устройства. После прихода К-го импульса четвертый дешифратор 27 устанавливаетс  в К-е состо ние и, так ;как седьмой элемент И 31 открыт сигналами с первого выхода дешифратора 10 и с нулевого выхода триггера 16, этот импульс, пройд  через второй элемент ИЛИ .-32, обнул ет 7,8 счетчик 26 и триггер 37, блокиру  первый элемент И 25. С задержкой К-й импульс переводит счетчик 18 в состо ние. которому соответствует единичный сигнал на {К+1)-м выходе третьего дешифратора 19 Одновременно импульс, сформированный рдновибратором 33, увеличивает содержимое счетчиков 21 и 9 на единицу« Мен етс  код адреса  чейки -блока пам ти на втором выходе дешифратора 11 по вл етс  единичный сигнал. Тем самым закрываетс  седьмой элемент И 3 и открываетс  восьмой элемент 30 И. Через врем , определ емое задержкой 3k, на выходе первого элемента.ИЛИ 35 по вл етс  сигнал, по которому считываетс  информаци  из вь(анной  чейки блока пам ти. Блоки элементов подгруппы блоков элементов И 12 скоммутированы так,/что информаци  из  чейки пам ти запиа||вает.с  следующим образом: дозаполн етс  ()-  группа разр дов регистра 6, заполн етс  ( +2)-  группа разр дов, заполн етс  перва , втора  и т.д. группы разр дов , а К-  группа оказываетс  заполненной не до конца. Через врем , определ емое элементом Зб задержки, триггер-З вновь устанавливаетс  в единичное состо ние, , разреша  тем самым прохождение так- . товых импульсов через первый элемент Первым импульсом генератора считываетс  из регистра 6 микрокоманд микрокоманда А , А, записанна  в К+1 -и группе разр дов. Вторым импульсом считываетс  информаци  из 2)-и групоы разр дов регистра 6 микрокоманд, а затем на первом выходе дешифратора 19 по вл етс  единица, считываетс  микрокоманда, записанна  в первом поле регистра 6 и т.д. К-ым импульсом считываетс  инфор- маци  из К-й группы разр дов регистра 6 микрокоманд, так как седьмой элемент И 31 закрыт, генератор выдает 1к+1) -и импульс. По этому импульсу считываетс  информаци  из (К+1) -и группы разр дов регистра 6 -микрокоманд , (K+I)-и кмпульс проходит через открытый элемент 30 и второй элемент ИЛИ 32 блокирует триггер 37,и обнул ет счетчик 26. Через врем , определ емое элементом .17 задержки, на (К4-2)-м выходе дешифратора 19 по вл етс  единичный Сигнал. Состо ние 100 счетчиков 9 и 21 увеличиваетс  на единицу. Затем разрешаетс  считывание информации из очередной  чейки блока пам ти запоминающего устройства 2. Дополн етс  К-  группа разр дов регистра 6.микрокоманд.. Незаполненной оказываетс  ( группа разр дов. триггер 37 переключаетс  в единичное состо ние, тактовые импульсы проход т через открытый первый элемент И 25 и происходит считывание (К+2)-й и 1 - К-й групп разр дов регистра 6 микрокоманд После считывани  информации из  чейки блока пам ти запоминающего устройства в регистре 6 микрокоманд оказываютс  заполненными все группы  чеек. Считывание информации происходит аналогично вышеописанному. Отличие сост.оит лишь в том, что после прихода (K-fl)-ro импульса считываетс  последн   микрокоманда и проходит йа выход второго элемента ИЛИ 3 Триггер 37 устанавливаетс  в нулевое состо ние, импульс, выработанный одновибратором 33, проходит на выход третьего элемента ИЛИ 1 через открытый единичным сигналом с выхода дешифратора 11 дев тый элемент И 13 И устанавливает в исходное состо ние счетчик 18, На первом выходе дешифратора 19 устанавливаетс  единичный сиг нало Сигналом с выхода второго элемента И 32 счетчики 9 и 21 также уста навливаютс  в исходное состо ние. Таким образом, исход  из особенности упаковки  чеек блока 2 пам ти в случае, когда остаточное поле первой  чейки больше половины длины формата микрокоманды (,5, в первом и последующих тактах работы устройства из регистра 6 микрокоманд считываютс  К и (К+1) целых микрокоманд соответственно , В процессе работы формат микрокоманды может помен тьс  и тогда устрой ство будет работать во втором режиме. Дл  перевода устройство во второй режим , соответствующий ,5 на второй триггер 16 подаетс  сигнал, устанавливающий его в единичное состо ние б соответствии с этим разрешающий сигнал подаетс  уже на второй дешифра тор 10, на первый вход п того элемента И .22 и на вторые входы второго эле мента И 28 и третьего элемента И 29. В данном режиме устройство функционирует следующим образом. 7 - . 10 , Счетчики 9 и 18 наход тс  в состо нии которым на первых выходах дешифраторо в lOii 19 соответствует единич-. ный сигнал. По команде Пуск, поступающей на первый вход первого элемента ИЛИ 35, разрешаетс  считывание информации из блока 2 пам ти в буферный регистр 3, котора  поступает далее через соответствующие блоки элементов И подгруппы блоков элементов И и элементы ИЛИ первого блока элементов ИЛИ 5 в регистр 6 микрокоманд. Через врем , равное времени считывани  информации и определ емое элементов 36 задержки, первый триггер 37 устанавливаетс  в единичное состо ние и импульсы от генератора 2k поступают через открытый первый элемент И 25 в счетчик 26, а затем с задержкой, определ емой элементом 17 задержки - в счетчик 18. В результате псзочёре дно. возбуждаютс  первый К-й выходы дешифратора 19 и микрокоманды соответствующих групп разр дов регистра 6 микрокоманд через блоки элементов, подгруппы блоков элементов И 7, открытых разрешающим сигналом с выхода открытого п того элемента И 22, поступают на соответствующие элементы ИЛИ второго блока элементов ИЛИ 20 и далее на выход устройства. После прихода К-го импульса на счетчик 26, на К-м выходе дешифрато по вл етс  единичный сигнал, ко проходит через второй элемент 2« на первый вход второго элемента, ИЛИ, По этому сигналу обнул етс  , счетчик 26, триггер 27 устанавливаетс  нулевое состо ние и запрещает прохождение тактовых импульсов генератора 2k на выход первого элемента И 25,. Этот же К-й импульс, пройд  с заде|3жкой на вход счетчика 18, устанавлийает дешифратор 19 в (Кч-1)-е состо ние . Одновременно импульс, сформированный одновибратором 33, увеличивает содержимое счетчиков 21оИ 9 на единицу . Затем осуществл етс  считывание информации из следующей  чейки блока 2 пам ти в буферный регистр 3. Микрокоманда из этого регистра через блоки элeмeнtoв И подгруппы блоков элементов И 1 и блок элементов ИЛИ 5 поступает в регистр 6 микрокоманд. Причем остаток К+1 -и микрокоманды А поступает в (К+1)-ю группу разр дов регистра 6 микрокоманд, где хранитс  ее перва  част . После установки 1110 в единицу триггера 37 импульс от генератора 2 разрешает выдачу микрокоманды через блоки элементов И подгруппы блоков элементов И 7 открытые единичные потенциалом с (К+1)-го выхода дешифратора 19. Затем этим импульсом счетчик 18 устанавливаетс  в состо ние, которому соответствует единичный сигнал на первом выходе дешифратора 1д и с первой группы . разр дов регистра 6 микрокоманд через блок .элементов И подгруппы блоков элементов И 7 и второй блок элементов ИЛИ 20 на выход устройства поступает мйкрокоманд а А . Далее устройство работает аналогично описанному выше, После считывани  из т  чейки блока 2 пам ти запоминающего устройства информации, KOTopaip проходит из буферного регистра 3 Мерез блоки элементов И подг руппы блоков элеуентов И 4 и элементы первого блока элементов ИЛИ 5, в регистре 6 микрокоманд записана K-fl полна  микрокоманда . Организаци  считывани  этих микрокоманд из регистра 6 микрокоманд в данномцикле осуществл етс  также аналогично описанному выше. Отличие состоит лишь в том, что после установки счетчика 26 в состо ние, которому соответствует единица на К-м выходе дешифратора 27, второй элемент И 28 остаетс  закрытым из-за наличи  единичного .сигнала на т выходе де- шифратора 10, Поэтому очередным импульсом счетчик 26 переводитс  в (К+1)-е состо ние, и с регистра 6 микрокоманд считываетс  К-  микрокоманда череэ блок элементов И подгруппы блоков элементов И 7. Затем : единичный сигнал с (К+1)-го выхода дешифратора 27 проходит через открытый единичным сигналом с т--го выхода дешифратора 10 третий элемент И 29, на второй вход второго элемента 712 .. ИЛИ 32. По этому сигналу с выхода элемента. ИЛИ 32 обнул етс  счётчмк 26, регистр 37. Импульсом, выработанным одновибратором 33 счетчики 9 и 21 устанавливаютс  в исходное состо ние , а через открытый единичным потенциалом т,-го выхода дешифратора 10 четвертый элемент И 15 на выход третьего элемента ИЛИ проходит сигнал, обнул ющий счетчик tS,- На первых выходах 10, 11 и 19 дешифраторов имеетс  в наличии единичный сигг нал. Устройство готово к новому циклу работы. Таким образом, предлагаемое устройство отличаетс  от прототипа расширенными функциональными возможностйми, поскольку позвол ет исключить критичность схемы к соотношению длины остатка линейки пам ти, заполн емого частью следующей микрокома нды и длины микрокоманды, . Благодар  этому предлагаемое устройство имеет более широкую (Класть применени , поскольку позвол ет реализовать микропрограммы с различными параметрами, использу  cтaндaptныe блоки пам ти. Кроме того, предлагаемое устройство превосходит протот+tn по коэффициенту испрльзрваний .блоков пам ти, так как полностью реализует их полезный объем. Дл  рассмотренных примеров выигрыш в объеме оборудовани  и коэффициенте его использовани  составл ет /ЛАОШ uC i 100°ro::itOf25 yo По сравнению .с базовым объектом выигрыш в объеме оборудовани  блока пам ти определ етс  по формуле , 1: К) Р 7 cW ,5 при 2 32 Ч 10 , пои 6i f 12/11 (Г (IS)

-8

S У

Ki.

С0о5о9на  ffHCutfa

Фиг. I

Ммл

Таблица t

Claims (1)

1. УСТРОЙСТВО МИКРОПРОГРАММНОГО УПРАВЛЕНИЯ, содержащее* блок памяти, буферный регистр, четыре счетчика , четыре дешифратора, два блока элементов „ИЛИ, регистр микрокоманд, три элемента задержки, четыре элемента И, два элемента ИЛИ, генератор тактовых импульсов, одновибратор, триггер управления, (пц+К+1) блок элементов И (К - число микрокоманд в линии, m число линеек в секции), причем установочный, вход.первого счетчика соединен с адресным входом устройства, выход счетчика соединен с входом первого дешифратора, выход которого соединен с адресным входом блока памяти, выход которого соединен с входом буферного регистра, выходы которого соединены с первыми входами первого блоков элементов И, вторые входы которых соединены соответственно с выходами второго дешифратора, а выходы соединены с первыми (mp-м входами первого блока элементов ИЛИ, выходы которого соединены с входами регистра микрокоманд, первый (К+1)-й выходы которого соединены с первыми входами (пц+1) f •((m^+K+1)-го блоков элементов И, вторые входы которых соединены соответственно с выходами третьего дешифратора, а выходы соединены с первым (К+1)-м входами второго блока элементов ИЛИ, выходы которых подключены к выходу устройства, первый вход первого элемента ИЛИ соединен с входом пуска устройства, второй вход соединен через первый элемент задержки с выходом одновибратора, а выход' соединен с единичным входом триггера управления через второй элемент задержки и с управляющим входом блока памяти, единичный выход триггера управления соединен с первым входом первого элемента И, второй вход которого соединен с выходом генератора тактовых импульсов, а выход соединен со счетным входом третьего счетчика и через третий элемент задержки со счетным входом четвертого счетчика, выход которого соединен с входом третьего дешифратора, выход третьего счетчика соединен с входом четвертого дешифратора, К-й выход которого соединен с первым входом второго элемента И, а (К+1)-й выход соединен с первым входом третьего элемента И, второй вход которого и инверсный вход второго элемента И соединены с (т^)-м выходом второго дешифратора, а выходы обоих элементов И соединены с первым и вторым входами второго элемента ИЛИ, выход которого соединен с входом установки в нуль третьего счетчика, с нулевым входом триггера и с входом одновибратора, выход которого соединен со счетными входами первого и второго счетчиков и с первым входом четвертого элемента И, второй вход которого соединен с (т^-м

   SU ж, 1007107 выходом второго дешифратора, о т л ич а адё е с я тем, что, с целью расширения функциональных возможностей за счет обеспечения работы с произвольным форматом микрокоманд, дополнительно содержит пятый дешифратор, второй триггер, пятый элемент И, третий элемент ИЛИ, (nig+K+2) блоков элементов И, причем единичный вход второго триггера соединен с управляющим входом устройства, единичный выход соединен с управляющим входом второго дешифратора, первым входом пятого элемента И, вторым входом второго элемента И и третьим входом третьего элемента И, нулевой выход второго триггера соединен с управляющим входом пятого дешифратора, выходы которого соединены соответственно с первыми входами (пц+К+2) т(т^+1^+К+1/ го блоков элементов И, вторые входы которых соединены с выходами буферного регистра, а выходы соединены с (m^+1) 4 (m^+mg)-ми входами первого блока элементов ИЛИ, выходы регистра микрокоманд.соединены соответственно с первыми входами (пц+т^+К+г) * (т^+гт^+гК+З)’го блоков элементов И, вторые входы которых соединены соответственно с выходами третьего дешифратора, а выходы соединены с (К+2) - (2К+3)-ми входами второго блока элементов ИЛИ, вторые входы пятого и шестого элементов И соединены с выходом первого элемента И, первый · вход шестого элемента И соединен с нулевым выходом второго триггера, а выходы пятого, шестого элементов И соединены соответственно с третьими входами (πίη+l) + (т_л+К+1)-го и (пц +Ш2+К+2) t (гтц+т^+гк+З)-го блоков элементов И, первый вход седьмого элемента Й соединен с Κ-м выходом четвертого дешифратора, первый вход восьмого элемента И соединен с (К+1)-м выходом четвертого дешифратора , инверсный вход восьмого элемента И и второй вход седьмого элемента И соединены с первым выходом пятого дешифратора, а второй и третий входы восьмого и седьмого элементов И соответственно соединены с нулевым выходом второго триггера, выходы обоих элементов И соединены с третьим и четвертым входами второго элемента ИЛИ, (т^)-й выход пятого дешифратора соединен с первым входом девятого элемента И, второй вход которого соединен с выходом одновибратора, а выход соединен с первым входом третьего элемента ИЛИ, второй вход которого соединен с выходом четвертого элемента И, а выход соединен с входом установки в нуль четвертого счетчика.