SU1003380A1 - Устройство дл формировани частотно-манипулированных сигналов - Google Patents

Description

Изобретение относитс  к радиосв  зи и может быть использовано дл  формировани  сигналов частотной телеграфии ,

Известна система с частотной модул цией , содержаща  последовательно соединенные фазовый детектор, делитель частоты и подстраиваемый ге- нератор, второй вход которого соединен с выходом управл ющего элемента , вход которого соединен с выходом фильтра нижних частот, вход ко- торого соединен с выходом фазового детектора, к второму входу которого подключен выход эталонного генератора 1 3.

Недостатком известной системы  вл етс  сдвиг средней .частоты сигнала при передаче длинной последовательности единиц или нулей.

Наиболее близким к предлагаемому по технической сущности  вл етс  устройство дл  формировани  частотН5 -манипулированных сигналов, содержащее последовательно соединенные фильтр нижних частот, блок управлени , автогенератор, смеситель и усилитель промежуточной частоты, причем второй вход автогенератора подключен к выходу частотного модул тора.

а второй вход смесител  соединен с выходом эталонного генератора 2.

Однако устройство обладает недостаточной точностью формировани  сигналов частотной телеграфиц.

Цель изобретени  - повышение точности формировани  частотно-манипулированных сигналов, а также уменьшение времени установки частоты и

10 повышение помехоустойчивости при больших расстройках.

Дл  достижени  поставленной цели в устройство дл  формировани  час тотно-манипулированных сигналов вве15 дены датчик кода, два цифроаналоговых преобразовател , сумматор, вычислительный блок и блок измерени  частоты, первый выход которого соединен с первым входом вычисли20 тельного блока, основные и дополнительный выходы которого соединены соответственно с основными и дополнительным входами первого цифро-аналогового преобразовател , синхро-/

25 низирующий вход которого соединен с вторлм выходом блока измерени  ,1частоты, первый вход которого соединен с входом частотного модул тора и с.первым входом датчика кода,

30 . первый выход которого через второй

цифроаналоговый преобразователь соединен с первым входом сумматора, второй вход которого соединен с выходом первого цифроаналогового преобразовател , при этом выход сумматора соединен с входом фильтра нижних частот, второй выход датчика кода соединен с вторым входом вы (числительного- блока, выход усилител  промежуточной частоты соединен с вторым входом блока измерени  частоты .

При этом введены инвертор, третий цифроаналоговый преобразователь, реверсивный счетчик, два элемента И и генератор тактовых импульсов, выход которого соединен с первыми входами первого и второго элементов И, выходы которых соединены соответственно с первым и вторым входами реверсивного счетчика, выход которого через третий цифроаналоговый преобразователь подключен к третьему входу сумматора , причем дополнительный вход первого цифроаналогового преобразовател  соединен с вторым входом первого элемента И и с входом инвертора , выход которого соединен с вторым входом второго элемента И, третий вход которого соединен с дополнительным выходом блока измерени  частоты и с третьим входом первого элемента И.

Кроме того. введены последовательно соединенные дешифратор и коммутатор , выход которого соединен с основными входами первого цифроаналогового преобразовател , причем основные выходы вычислительного блока соединены с входами дешифратора с входами коммутатора.

,и

На фиг. 1 изображена структурна  электрическа  схема предлагаемого устройства; на фиг. 2 и 3 - структурные электрические схемы, варианты

Предлагаемое устройство содержит фильтр 1 нижних частот, блок 2 управлени , автогенератор 3, смеситель 4, усилитель 5 промежуточной частоты , частотный модул тор б, эталонный генератор 7, датчик 8 кода, цифроаналоговые преобразователи 9-11, блок 12 измерени  частоты, вычислительный блок 13, сумматор 14, элементы И 15 и 16, реверсивный счетчик 17 инвертор 18, генератор 19 тактовых импульсов, дешифратор 20, коммутатор 21.

Устройство работает следующим образом .

Информационный сигнал подаетс  на частотный модул тор б, датчик 8 кода и блок 12 измерени  частоты. С выходка частотного модул тора 6 он поступает на вход автогенератора 3, где осуществл етс  частотна  манипул ци . С выхода автогенератора 3 частотно-манипулированный сигнал

подаетс  на смеситель 4, на второй вход которого подаетс  сигнал с выхода эталонного генератора 7. С выхода смесител  4 сигнал промежуточной частоты через усилитель 5 проме жуточной частоты подаетс  на выход блока 12 измерени  частоты, который измер ет частоту сигнала. Блок 12 измерени  частоты работает в автоматическом режиме, т.е. непрерывно производит измерени . Если во врем  измерени  производитс  манипул ци  частоты, то данное измерение бракуетс  и на первом выходе блока 12 измерени  частоты сохран етс  код предыдущего результата, а с второго Выхода запрещаетс , прохождение сиг;хросигнала на цифроаналоговый прё образователь 10. Результат измерени , представленный в двоичном коде подаетс  на вычислительный блок 13, на второй вход которого подаетс  ко соответствук ций требуемому значению выходной частоты устройства с выхода датчика 8 кода. В датчике 8 кода хранитс  набор возможных значений несущих частот Q и девиаций д. Выбор необходимой несущей частоты и девиации осуществл етс  подачей соответствующего кода на вход датчика 8 кода. На первом вЕлходе датчика 8 кода устанавливаетс  код несущей частоты fо, а с второго выхода код подаетс  на вычислительный блок 13, соответственно код частоты нажати  или отжати  в зависимости от значени  информационного сигнала Вычислительный блок 13 осуществл ет вычисление модул  и знака разности между кодом опорной частоты и кодом измеренной частоты. Результат вычислени  с помощью дифроаналогового преобразовател  10, синхронизируемого импульсом синхронизации, с второго выхода блока 12 измерени  частоты преобразуетс  в напр жение ошики , которое суммируетс  в сумматоре 14 с напр жением, определ ющем несущую частоту и через фильтр 1 нижних частот и блок 2 управлени  Подаетс  на первый вход автогенератора измен   при этом частоту на величину определ емую сигналом ошибки.

Такое выполнение устройства позвол ет получить высокую точность подстройки частоты за счет уменьше ни  полосы захвата.

Устройство, функциональна  схема которого изображена на фиг, 2, работает следующим образом.

Claims (3)

1. Если измер ема  частота находитс  за пределами возможных экстремалных значений, то с дополнительного выхода блока 12 измерени  частоты подаетс  сигнал Логическа  единица котора - поступает на третьи входы элементов И 15 и 16, на первые вход которых поступают тактовые импульсы с выхода генератора 19 тактовых импульсов . В зависимости от состо ни  дополнительного выхода вычислительного блока 13, тактовые импульсы на реверсивный счетчик 17 проход т через первый 15 или второй 16 элемент И, что приводит к уменьшению или увеличению его состо ни , а это в свою очередь вызывает изменение напр жени  на выходе третьего цифроаналогового преобразовател  11. Допустим , что измер ема  частота мног выше опорной. в таком случае на дополнительном выходе вычислительного блока 13 формируетс  логический нол и тактовые импульсы поступают на вх реверсивного счетчика 17, что приво дит к уменьшению напр жени  на выходе третьего цифроаналогового преобразовател  11. Уменьшение напр жени  через сумматор 14, фильтр 1 нижних частот, блок 2 управлени  во действует на первый вход автогенератора 3 и вызывает уменьшение его частоты. Изменение частоты автогенератора 3 будет производитьс  до тех пор, пока значение частоты, измеренной блоком 12 измерени  частоты , не окажетс  внутри экстремальных значений, что вызовет замену ло гической единицы на дополнительном его выходе на логический ноль и запретит прохо одение тактовых импульсов на реверсивный счетчик 17. Тем самым напр жение на выходе третьего цифроаналогового преобразовател  11 зафиксируетс . Дальнейший процесс работы устройства аналогичен описан ному выше i Устройство, функциональна  схема которого изображена на фиг. 3, работает в режиме дискретного изменени  коэффициента автоподстройки частоты, что позвол ет увеличить полосу захвата частоты при сохранении высокой точности ее подстройк В этом случае с основных выходов вы числительного блока 13 поступает тразр дный код, на цифроаналоговый преобразователь 10, который формиру ет п-разр дный код, причем m п. С помощью коммутатора 21 осуществл ет с  коммутаци  младших или старших разр дов с вычислительного блока 13 на цифроаналоговый преобразователь 10. Например, если выходной код вычислительного блока 13-12-разр д- ный, а цифроаналогового преобразова тел  10-8-разр дный, то на его вход в зависимости от состо ни  коммутатора 21 может поступать или код А 10 Т () °Д А- ,д а а. а J а а ац, где а, младший разр д. Первый случай, когд на вход ц-ифроаналогового преобразовател  10 коммутируютс  старшие раз р ды, результаты вычислени  соответ ствуют режиму поиска (малый коэффициент автоподстройки частоты), второй - режиму подстройки (высокий коэффициент автоподстройки частоты. Коммутатор 21 управл етс  дешифратором 20, который при расстройке частоты больше максимальной, задаваемой дешифратором 20, переключает цифроаналоговый преобразователь 10 на старшие разр ды вычислительного блока 13, а меньше - на младшие. Таким образом, в процессе работы устройства осуществл етс  автоматическое изменение коэффициента автоподстройки частоты, что обеспечивает подстройку частоты при больших расстройках. Предлагаемое устройство дл  формировани  частотно-манипулированных сигналов может быть эффективно использовано дл  стабилизации несущей частоты частотно-манипулированных сигналов. Использование цифровой схемы в кольце частотной автоподстройки позвол ет повысить ючность формировани  частотно-манипулированных сиг«алов , что важно дл  повышени  надежности передачи информации. Формула изобретени  1. Устройство дл  формировани  частотно-манипулированных сигналов, содержащее последовательно соединенные фильтр нижних частот, блок управлени , автогенератор, смеситель и усилитель промежуточной частоты , причем второй вход автогенератора подключен к выходу частотного модул тора, а второй вход смесител  соединен с выходом эталонного генератора, отличающеес  тем, что, с целью повышени  точности формировани , в него введены датчик кода, два цифроаналсговых преобразовател , сумматор, вычислительный блок и блок измерени  частоты, первый выход которого соединен с первым входом вычислительного блока, основные и дополнительный выходы которого соединены соответственно с. основными и дополнительными входами первого цифроаналогового преобразовател , синхронизирующий вход которого соединен с вторым выходом блока измерени  частоты, первый вход которого соединен с входом частотного модул тора и с первым входом датчика кода, первый выход которого через второй цифроаналоговый преобразователь соединен с первьом входом сумматора, второй вход которого соединен с выходом первого цифроаналогового преобразовател , при этом выход сумматора соединен с входом фильтра нижних частот, второй выход датчика кода соединен с вторым входом вычислительного блока, выход

   усилител  промежуточной частоты соединен с вторьом входом блока измерени  частоты.
2. 2. Устройство по п. 1, о т л ич .а ю щ 6 е с   тем, что, с целью уменьшени  времени установки частоты , в введены инвертор, третий цифроаналоговый преобразователь, реверсивный счетчик, два элемента И и генератор тактовых импульсов, выход которого соединен с первыми входами первого и второго элементов И, выходы которых соединены соответственно с первым и вторымвходами реверсивного счетчика, выход которого через третий цифроаналоговый преобразователь подключен к третьему входу сумматора, причем дополнительный вход первого гифроаналогового преобразовател  соединен с вторым входом первого элемента и и с входом инвертора, выход которого соединен с вторым входом второго элемента И, третий вход которого соединен с дополнительным выходом блока измерени  частоты и с третьим входом первого элемента И.
3. 3. Устройство по п. 1,0 т личающеес  тем, что, с целью повышени  помехоустойчивости при

   больших расстройках, в него введены последовательно соединенные дешифратор и коммута1 ор, выход которого соединен с основными входами первого цифроаналогового преобразовател ,

   причем основные первые выходы вычислительного блока соединены с вхо-: дами дешифратора и с входами коммутатора .

   Источники информации, прин тые во внимание при экспертизе

   1.Чупраков В.А, Частотна  модул ци  в системе фазовой АПЧ с делением частоты в кольце обратной св зи, Вопросы радиоэлектроники. Вып. 1, сер. Радйоизмерительна  техника, 1969, с. 62-72.

   2.Каганов В.И. Системы автоматического регулировани  в радиопередатчиках . М., СЕЯЗЬ, 1969, с. 117

   (прототип).