RU1771068C - Цифровой синтезатор частоты с частотной модул цией - Google Patents

Abstract

Изобретение относитс  к радиотехнике. Цель изобретени  - повышение быстродействи  синтезатора и стабильности частоты выходных сигналов. Цифровой синтезатор частоты с частотной модул цией содержит источник 1 модулирующего сигнала, коммутатор 2, первый управл емый аттенюатор 3, блок напр жени  смещени  4, интегратор 5, фазовый модул тор (ФМ) 6, фазовый детектор (ФД) 7, первый ключ 8, первый интегрирующий фильтр 9, фильтр нижних частот

Description

&

Ё

VI

V4

О ON 00

(ФНЧ) 10, перестраиваемый генератор 11, делитель частоты с переменным коэффициентом делени  (ДПКД) 12, формирователь управл ющих сигналов (ФУС) 13, блок установки частоты (БУЧ) 14, второй ключ 15, второй интегрирующий фильтр 16, второй управл емый аттенюатор 17, первый компаратор 18, второй компаратор 19, элемент ИЛИ 20, импульсный дифференциатор (ИД) 21, первый реверсивный счетчик 22, первый

Изобретение относитс  к радиотехнике и может быть использовано в качестве возбудител  передатчика с широкополосной частотной модул цией.

Целью изобретени   вл етс  повышение быстродействи  синтезатора и стабильности частоты выходных сигналов.

На фиг.1 представлена электрическа  структурна  схема цифрового синтезатора частоты с частотной модул цией; на фиг.2 - временные диаграммы работы синтезатора в режиме перехода на новую частоту; на фиг.З - временные диаграммы процесса баланса каналов.

Цифровой синтезатор частоты с частотной модул цией содержит источник 1 модулирующего сигнала, коммутатор 2, первый управл емый аттенюатор 3, блок напр жени  смещени  4, интегратор 5, фазовый модул тор (ФМ) 6, фазовый детектор (ФД) 7, первый ключ 8, первый интегрирующий фильтр 9, фильтр нижних частот (ФНЧ) 10, перестраиваемый генератор 11, делитель частоты с переменным коэффициентом делени  (ДПКД) 12, формирователь управл ющих сигналов (ФУС) 13, блок установки частоты (БУЧ) 14, второй ключ 15, второй интегрирующий фильтр 16, второй управл емый аттенюатор 17, первый компаратор 18, второй компаратор 19, элемент ИЛИ 20, импульсный дифференциатор (ИД) 21, первый реверсивный счетчик 22, первый цифроаналоговый преобразователь (ЦАП) 23, первый элемент И 24, RS-триггер 25, второй реверсивный счетчик 26, второй ЦАП 27, второй элемент И 28, выделитель импульса синхронизации (ВИС) 29, опорный генератор 30.

Цифровой синтезатор частоты с частотной модул цией работает следующим образом .

Общий принцип работы при модул ции его выходной частоты состоит в осуществлецифроаналоговый преобразователь (ЦАП) 23, первый элемент И 24, RS-триггер 25, второй реверсивный счетчик 26. второй ЦАП 27, второй элемент И 28, выделитель импульса синхронизации (ВИС) 29, опорный генератор 30. Поставленна  цель достигаетс  тем, что подстройка цепи интегратора 5 и баланс каналов подстройки осуществл етс  посто нно по реальному модулирующему сигналу. 3 ил.

нии режима двухточечной модул ции в кольце фазовой автоподстройки частоты перестраиваемого генератора 11. При этом кольцо автоподстройки периодически размыкаетс  дл  сброса интегратора, после чего осуществл етс  прив зка разности фаз импульсов на выходе ФД 7 за счет дополнительного кольца фазовой автоподстройки. Одновременно с режимом двухточечной модул ции производитс  выравнивание коэффициентов передачи опорного канала модул ции и канала подстраиваемого генератора 11 (баланс каналов).

При переходе на новую частоту по стробирующему импульсу с БУЧ 14 (фиг.2а) код новой частоты подаетс  на информационный вход ДПКД 12 и первого управл емого аттенюатора 3. По сигналу с ФУС 13 на выходе коммутатора 2 устанавливаетс  нулевой уровень сигнала (фиг.2в), сбрасываетс  интегратор 5 и предустанавливаетс  ДПКД 12. После чего начинает работать кольцо прив зки разности фаз импульсов на входах ФД 7. Через первый ключ 8 замыкаетс  кольцо фазовой автоподстройки (фиг.2е) и сигнал подстройки через первый ключ 8 и первый интегрирующий фильтр 9 и ФНЧ 10 поступет на вход подстраиваемого генератора 11. Происходит перестройка

синтезатора на новую частоту. Врем  перехода выбираетс  из услови  максимальной продолжительности переходного процесса в этом кольце автоподстройки и определ етс  длительностью выходного импульса

ФУС 13. По окончании перехода на новую частоту вновь сбрасываетс  интегратор 5, предустанавливаетс  ДПКД 12, работает кольцо прив зки фаз и синтезатор переходит в режим двухточечной модул ции,одновременно с которым осуществл етс  подстройка цепи интегратора 5 и баланса каналов. На выход коммутатора 2 поступает

модулирующий сигнал и через первый управл емый аттенюатор 3 и второй управл емый аттенюатор 17 подаетс  в опорный канал и на перестраиваемый генератор 11. Стационарное значение разности фаз им- пульсов на входах ФД 7 равно нулю, так как кольцо фазовой автоподстройки астатическое , При достижении выходным напр жением интегратора 5 порога первого компаратора 18 или второго компаратора 19 (фиг.2 д и 3 б) сигнал об этом че0ез элемент ИЛИ 20 поступает на первый информационный вход ФУС 13, в котором к последующему импульсу опорной частоты формируетс  сигнал сброса интегратора 5 и предустанов- ки ДПКД 12 (фиг.З е). Одновременно размыкаетс  первый ключ 8 (фиг. 3 ж). По следующему импульсу опорной частоты управл ющий сигнал проходит на второй выход управлени  ФУС 13 и открываетс  второй ключ 15. Четыре периода опорной частоты работает кольцо прив зки, а модул ци  вводитс  в одну точку кольца фазовой автоподстройки - на вход подстраиваемого генератора 11. Напр же- ние в выходе второго интегрирующего фильтра 16 управл ет разностью импульсов на выходе и входе ФМ6. Это дополнительное кольцо подстройки фазы  вл етс  астатическим кольцом первого пор дка и за четыре импульса подстройки оно сводит разность фаз импульсов на входах ФД 7 к нулю. После этого второй ключ 15 размыкаетс  и потенциал управлени  ФМ 6 запоминаетс  во втором интегрирующем фильтре 16, а первый ключ 8 замыкаетс  (фиг.Зж), сигнал с выхода ФД 7 через первый интегрирующий фильтр 9 и ФНЧ 10 поступает на перестраиваемый генератор 11. Таким образом , без паразитных фазовых расстроек замыкаетс  кольцо фазовой автоподстройки и устран етс  паразитный переходный процесс, вызванный ненулевой разностью фаз импульсов на входах Ф Д 7 после сброса интегратора 5,

Подстройка интегратора 5 осуществл етс  тогда, когда выходное напр жение источника 1 равно нулю (фиг.26, 3 а). ВИС 29 вырабатывает управл ющий сигнал дл  этого кольца (фиг.2 г, 3 в). Сигналом с выхода БИС 29 стробируетс  ИД 21, в первом элементе выборка - хранение которого (на фиг.1 не показан) запоминаетс  значение выходного напр жени  интегратора 5. По окончании импульса синхронизации стро- бируетс  второй элемент выборки - хранени  ИД 21 (на фиг.1 не показан), в котором запоминаетс  разность значений напр жений синтегратора в начале и конце синхроимпульса . Знак разности этих напр жений выдел етс  в ИД 21, выход которого управл ет направлением счета реверсивного счетчика 22 (фиг.2 ж). Выходной код реверсивного счетчика 22 преобразуетс  в аналоговое напр жение в первом ЦАП 23 и суммируетс  в блоке напр жени  смещени  4 с входным сигналом. Подстройка проходит до тех пор, пока напр жение на выходе интегратора 5 будет посто нным во врем  синхроимпульса. В этом случае частота перестраиваемого генератора 11 будет равна частоте опорного генератора 3CLумноженной на коэффициент делени  ДГЖД 12, т.е. достигаетс  высока  долговременна  стабильность несущей частоты цифрового синтезатора частоты с частотной модул цией....

Подстройка баланса каналов также осуществл етс  во врем  синхроимпульсов. Сигналы со входов ФД7 (фиг.З г, 3 д) через первый и второй элементы И 24, 28 подаютс  на R- и S-входы RS-триггера 25, сигнал с выхода которого управл ет направлением счета второго реверсивного счетчика 26, выходной код которого преобразуетс  вторым ЦАП 27 в напр жение (фиг.2 к, 3 к), которое управл ет коэффициентом передачи второго управл емого аттенюатора 17. При по влении в модулирующем сигнале синхроимпульса резко мен етс  напр жение на выходе источника 1. Если нарушен баланс модул ции, то изменение напр жени  приведет к отклонению разности фаз от стационарной на входах ФД 7 (фиг.Зг, Зд). Если длительность синхроимпульса менее посто нной времени кольца фазовой автоподстройки , то к концу синхроимпульса кольцо автоподстройки не успевает отработать это отклонение. Первый и второй элементы И 24,28 отключаютс  сигналом с ВИС 29 по концу синхроимпульса, таким образом RS-триггер 25 остаетс  в таком состо нии (Лог. О и лог.1), какой из импульсов (с первого элемента И 24 или второго элемента И 28) пришел на соответствующие входы RS-триггера 25 последним (фиг.2 н, 3 н). Выходной сигнал RS-триггера 25 определ ет знак отклонени  разности фаз от стационарной, равной нулю. Второй реверсивный счетчик 26 стробируетс  задним фронтом сигнала с выхода ВИС 29 и выходной код его измен - ,етс  в зависимости от состо ни  RS-триггера 25. За каждый синхроимпульс код второго реверсивного счетчика 26 измен етс  на единицу, и подстройка осуществл етс  до тех пор, пока отклонение разности фаз импульсов на входах ФД 7 не будет минимальным.

Таким образом, когда переходный процесс в кольце подстройки баланса каналов закончен, отклонение разности фаз в моменты резких скачков не происходит и коэффициент передачи канала перестраиваемого генератора 11 подстроен и равен с точностью до веса младшего разр да второго ЦАП 27 коэффициенту передачи опорного канала,

Подстройка цепи интегратора 5 и баланса каналов осуществл етс  по реальному модулирующему сигналу посто нно и позвол ет повысить быстродействие и стабильность параметров синтезируемого сигнала в услови х переменных и других воздействующих факторов.

Claims (1)

1. Формула изобретени  Цифровой синтезатор частоты с частотной модул цией, содержащий последовательно соединенные источник модулирующего сигнала, коммутатор, первый управл емый аттенюатор, блок напр жени  смещени , интегратор, фазовый модул тор, фазовый детектор, первый ключ, первый интегрирующий фильтр, фильтр нижних частот, перестраиваемый генератор и делитель частоты с переменным коэффициентом делени , выход и установочный входы которого подключены соответственно к второму входу фазового детектора и к информационному выходу блока установки частоты, опорный генератор, выход которого соединен с тактовым входом фазового модул тора и с входом синхронизации формировател  управл ющих сигналов, первый и второй компараторы, входы которых подключены к выходу интегратора, элемент ИЛИ, последовательно соединенные второй ключ и второй интегрирующий фильтр, второй управл емый аттенюатор, вход и выход которого подключены соответственно к выходу коммутатора и второму входу перестраиваемого генератора, при этом выход первого компаратора подключен к первому входу элемента ИЛИ, к второму входу которого подключен выход второго компаратора , выход элемента ИЛИ соединен с первым информационным входом формировател  управл ющих сигналов, вход второго ключа подсоединен к выходу фазового детектора, выход второго интегрирующего фильтра соединен с вторым входом фазового модул тора , при этом информационный и стробирующий выходы блока установки частоты соединены соответственно с управл ющим входом первого управл емого аттенюатора и с вторым информационным входом формировател  управл ющих сигналов , первый и второй выходы которого под- ключены соответственно к входу управлени  первого ключа и входу управлени  второго ключа, выход сигнала коммутации формировател  управл ющих сигналов

   соединен с управл ющим входом коммутатора , второй информационный вход которого подключен к общей шине цифрового синтезатора частоты с частотной модул цией , вход сброса интегратора и вход предустановки делител  частоты с переменным коэффицентом делени  подключены к стро- бирующему выходу формировател  управл ющих сигналов,от личающийс  тем, что, с целью повышени  быстродействи 

   синтезатора и стабильности частоты выходных сигналов, введены последовательно соединенные импульсный дифференциатор, первый реверсивный счетчик и первый циф- роаналоговый преобразователь, последовательно соединенные первый элемент И, RS-триггер, второй реверсивный счетчик и второй цифроаналоговый преобразователь, а также выделитель импульса синхронизации и второй элемент И, выход которого

   подключен к S-входу RS-триггера, при этом первый вход второго элемента И соединен с выходом фазового модул тора, первый вход первого элемента И подключен к выходу делител  частоты с переменным коэффициентом делени , второй вход первого элемента И соединен с вторым входом второго элемента И, со стробирующим входом первого реверсивного счетчика, стробиру - ющим входом второго реверсивного счетчика , стробирующим входом импульсного дифференциатора и с выходом выделител  импульса синхронизации, вход которого соединен с выходом коммутатора, выход первого цифроаналогового преобразовател 

   подключен к второму входу блока напр жени  смещени , вход импульсного дифференциатора соединен с выходом интегратора, а выход второго цифроаналогового преобразовател  подключен к управл ющему входу второго управл емого аттенюатора.

   фиг. 2

   U U.

   ш

   ч ч а Ч 1 ч з ч 1 ч з з

   JLLL1

   и

   и

   .«.

   д

   ли

   I t ifI

   а

   ч лI

   I. i.iI

   ж

   И

   $ИГ.3