SU1003069A1

SU1003069A1 - Digital discriminator

Info

Publication number: SU1003069A1
Application number: SU813265269A
Authority: SU
Inventors: Михаил Николаевич Штейнберг; Вадим Юрьевич Иванов; Геннадий Яковлевич Глушко
Original assignee: Научный Центр Биологических Исследований Ан Азсср
Priority date: 1981-06-09
Filing date: 1981-06-09
Publication date: 1983-03-07

Description

Изобретение относится к информационно-измерительной и вычислительной технике и может найти применение в системах регистрации и обработки случайных сигналов, в частности для обработки данных, получаемых от координатографа.The invention relates to information-measuring and computing equipment and can find application in systems for recording and processing random signals, in particular for processing data received from a coordinateograph.

Известен многоканальный цифровой дискриминатор, содержащий блок счетчиков исследуемой величины, переключатели уровней и блоки сравнения по числу уровней дискриминации, триг*' геры и блок совпадения [1 ].Known multi-channel digital discriminator containing a block of counters of the studied value, level switches and blocks of comparison by the number of discrimination levels, triggers * 'gers and coincidence block [1].

Это устройство может дискриминировать анализируемую величину по ряду уровней дискриминации, однако состоит из одноканальных дискримина'торов, что требует большого объема оборудования.This device can discriminate the analyzed value for a number of discrimination levels, however it consists of single-channel discriminators, which requires a large amount of equipment.

Наиболее близким к изобретению является цифровой дискриминатор, содержащий счетчик, переключатель уровней^ первый и второй элементы сравнения, блок выдачи, блок памяти и блок управления. Информационный вход дискриминатора соединен со счетным входом счетчика, выходы разрядов которого соединены с информационными вхоА дами блока памяти, блока выдачи и с первыми группами входов первого и второго элементов сравнения, вторая группа входов первого элемента сравнения соединена с выходами переклю5 чателя уровней, группа выходов блока памяти соединена с второй группой входов второго элемента сравнения.Closest to the invention is a digital discriminator comprising a counter, a level switch ^ first and second comparison elements, an output unit, a memory unit and a control unit. The information input of the discriminator is connected to the counting input of the counter, the outputs of the discharges of which are connected to the information inputs of the memory block, the output unit and the first groups of inputs of the first and second comparison elements, the second group of inputs of the first comparison element is connected to the outputs of the level switch 5, the group of outputs of the memory block connected to the second group of inputs of the second comparison element.

Первый, второй й третий входы блока управления соединены соответственно с выходами первого ^;и второго элементов сравнения и с управляющим входом устройства, а первый и второй выходы блока управления соединены соответственно с управляющими входами блока памяти и блока выдачи. Выходы блока выдачи и первого элемента сравнения являются выходами устройства.The first, second and third inputs of the control unit are connected respectively to the outputs of the first ^; and the second comparison elements and with the control input of the device, and the first and second outputs of the control unit are connected respectively to the control inputs of the memory unit and the issuing unit. The outputs of the issuing unit and the first comparison element are the outputs of the device.

Блок управления устройства содержит элемент И и элемент задержки, выход которого является первым выходом блока, первый, второй и третий· входы которого соединены с входами элемента И, выход которого является вторым выходом блока f2j.The control unit of the device contains an element And and a delay element, the output of which is the first output of the block, the first, second and third · inputs of which are connected to the inputs of the element And, the output of which is the second output of the block f2j.

.·. Недостаток известного устройства заключается в его низких функциональных возможностях, а именно:. ·. A disadvantage of the known device is its low functionality, namely:

им можно дискриминировать анализируемую величину только по уровнямthey can discriminate the analyzed value only by levels

П дискриминации с шагом 2 } где η - целое число.N discrimination with step 2} where η is an integer.

Целью изобретения является расширен ние функциональных возможностей цифрового дискриминатора за счет возможности дискриминирования по уров- 5 ню любой заданной величины.The aim of the invention is to expand the functionality of the digital discriminator due to the possibility of discrimination at the level of 5 levels of any given value.

Поставленная цель достигается тем, что в цифровой дискриминатор, содержащий первый счетчик, переключатель уровней, первый и второй эле- Ю менты сравнения, блок выдачи, блок управления и первый блок памяти, причем информационный вход устройства соединен со счетным входом первого счетчика, выходы разрядов которо- и го соединены с установочными входами' первого блока памяти, первой группой' входов первого элемента сравнения и информационными входами блока выдачи, выходы которого являются выхода- 20 ми устройства, выходы переключателя уровней соединены с первой группой входов второго элемента сравнения, выходы первого блока памяти соединены с второй группой входов первого 25 элемента сравнения, выход которого соединен с первым управляющим входом блока управления, второй управляющий вход которого является управляю^ щим входом устройства, первый и второй выходы блока управления соединены соответственно с управляющими входами первого блока памяти и блока вы· дачи, введены второй счетчик и второй блок памяти, причем информационный вход устройства соединен со 3¾ счетным входом второго счетчика, выходы разрядов которого соединены с группой информационных входов блока управления, второй группой входов второго элемента сравнения и группой 40 установочных входов второго блока памяти, инверсные выходы разрядов ко: торого соединены с установочными входами второго счетчика, третий и четвертый выходы блока управления .· > 45 соединены с управляющими входами Έτοη рого блока памяти и второго счетчика соответственно, выход второго ' элемента сравнения соединен с входом установки второго счетчика в нулевое состояние. ' ' Шри этом блок управления содержит формирователь переднего фронта, первый и второй формирователи заднего фронта, триггер, первый и второй __ элементы И, элемент ИЛИ, элемент ИЛИ-НЕ, ’ причем группа информационных входов блока соединена с входами элемента ИЛИ-HE, выход которого соединен с входом первого элемента Ид выход которого соединен с входом элемента ИЛИ и с входом первого формирователя заднего фронта, выход которого является первым выходом блока,; первый управляющий вход блока соединен с входом первого элемента И, 65 второй управляющий вход блока соединен с входами формирователя переднего фронта и второго формирователя заднего фронта, выход которого соединен с входом синхронизации триггера, входами первого и второго элементов И, нулевой выход триггера соединен с входом второго элемента И, выход которого соединен с входом элемента ИЛИ, выход которого является вторым выходом блока, выход второго элемента И является третьим вы-_;ходом блока, выход формирователя переднего фронта является четвертым выходом блока.This goal is achieved by the fact that in a digital discriminator comprising a first counter, a level switch, first and second comparison elements, an output unit, a control unit and a first memory unit, the information input of the device being connected to the counting input of the first counter, the discharge outputs of which - and the first are connected to the installation inputs of the 'first memory block, the first group' of inputs of the first comparison element and the information inputs of the output unit, the outputs of which are the outputs of the device 20, the outputs of the level switch connected to the first group of inputs of the second comparison element, the outputs of the first memory block are connected to the second group of inputs of the first 25 comparison element, the output of which is connected to the first control input of the control unit, the second control input of which is the control input of the device, the first and second outputs of the control unit connected respectively to the control inputs of the first memory block and the output unit, a second counter and a second memory block are introduced, and the information input of the device is connected to a 3¾ counting input in the second counter, whose discharge outputs are connected to the group of information inputs of the control unit, the second group of inputs of the second comparison element and the group of 40 installation inputs of the second memory unit, the inverse outputs of the discharges of which: are connected to the installation inputs of the second counter, the third and fourth outputs of the control unit. > 45 are connected to the control inputs of the second memory block and the second counter, respectively, the output of the second comparison element is connected to the input of setting the second counter to zero. '' Sri this control unit contains a leading edge former, first and second trailing edge former, trigger, first and second __ elements AND, OR element, OR-NOT element, 'and the group of information inputs of the block is connected to the inputs of the OR-HE element, output which is connected to the input of the first element Id the output of which is connected to the input of the OR element and to the input of the first shaper of the leading edge, the output of which is the first output of the block; the first control input of the block is connected to the input of the first element And, 65 the second control input of the block is connected to the inputs of the driver of the leading edge and the second driver of the trailing edge, the output of which is connected to the trigger synchronization input, the inputs of the first and second elements And, the zero output of the trigger is connected to the input of the second the AND element, the output of which is connected to the input of the OR element, the output of which is the second output of the block, the output of the second AND element is the third output _; the progress of the block, the output of the front edge former is the fourth output of the block.

,Принцип работы устройства заключается в определении кратности ; анализируемой величины шагу уровней дискриминации путем деления этой величины на величину шага..The principle of operation of the device is to determine the multiplicity; the analyzed value to the step of discrimination levels by dividing this value by the step value ..

Для отсчета уровней дискримина-_;(ции от первоначально поступившей анализируемой величины остаток от деления ее запоминается-, а затем вычитается из последующих 'значений анализируемых величин.To count the levels of discrimination _; (of the initial arriving analyzed value, the remainder from dividing it is memorized - and then subtracted from the subsequent 'values of the analyzed values.

На фиг. 1 приведена структурная схема устройства', на фиг. 2 - схема блока управления.In FIG. 1 is a structural diagram of the device ', in FIG. 2 is a diagram of a control unit.

Устройство содержит информационный вход 1, первый и второй счетчики 2 и 3 , первый и второй блоки памяти 4 и 5, первый и второй элементы сравнения 6 и 7, блок управления 8, блок выдачи 9, переключатель уровней 10, управляющий вход 11, который является одновременно первым входом блока управления, выходы 12 и 13, группа входов блока управления 14, вход блока управления 15, первый - четвертый выходы 16 - 19 блока управления, формирователь переднего фронта 20, формирователи заднего фронта 21 и 22, триггер 23, элементы И 24 и 25, элемент ИЛИ 26, элемент ИЛИ-НЕ 27.The device contains an information input 1, first and second counters 2 and 3, first and second memory blocks 4 and 5, first and second comparison elements 6 and 7, a control unit 8, an output unit 9, a level switch 10, a control input 11, which is simultaneously the first input of the control unit, outputs 12 and 13, the group of inputs of the control unit 14, the input of the control unit 15, the first and fourth outputs 16 - 19 of the control unit, the driver of the leading edge 20, the shapers of the leading edge 21 and 22, the trigger 23, the elements And 24 and 25, the element OR 26, the element OR NOT 27.

Цифровой дискриминатор работает следующим образом.Digital discriminator works as follows.

В исходном состоянии в счетчик 2 и блоки памяти 4 и 5 записаны нули. Перед началом цикла обработки на управляющий вход 11 подается сигнал высокого уровня, в соответствии с которым на выходе 19 блока управления 8 формируется сигнал разрешения записи в счетчик 3 содержимого блока памяти 5, а затем на информационный вход 1 начинает поступать унитарный код анализируемой величины. Этот код подается на счетные входа счетчиков 2 и 3. Код, содержа-] щийся в счетчике 3, сравнивается элементом сравнения б с' кодом величины шага уровня дискриминации, который задан переключателем уровней 10.In the initial state, zeros are written to counter 2 and memory blocks 4 and 5. Before the start of the processing cycle, a high level signal is supplied to control input 11, according to which a write permission signal is generated at the output of control unit 8 to the counter 3 of the contents of memory unit 5, and then the unitary code of the analyzed value starts to arrive at information input 1. This code is fed to the counting inputs of counters 2 and 3. The code contained in counter 3 is compared by the comparison element b with the code of the step size of the discrimination level, which is set by the level switch 10.

При равенстве кодов на выходе элемента сравнения б формируется сигнал, устанавливающий счетчик 3 в нулевое состояние. Таким образом, счетчик 3 производит деление поступившего числа по модулю, заданного переключателем уровней 10.If the codes are equal, the output of the comparison element b produces a signal that sets the counter 3 to zero. Thus, the counter 3 divides the incoming number modulo defined by the level switch 10.

После прекращения передачи кода анализируемой величины на управляющий вход 11 подается сигнал низкого уровня, в соответствии с которым на выходах 16 - 18 блока управления 8 формируются сигналы соответственно записи кода анализируемой величины в первый блок памяти 4, отпирания блока выдачи 9 и записи остатка от деления в блок памяти 5.After the termination of the transmission of the code of the analyzed value to the control input 11, a low-level signal is supplied, according to which the outputs 16 - 18 of the control unit 8 generate signals, respectively, recording the code of the analyzed value in the first memory unit 4, unlocking the output unit 9 and recording the remainder of the division in memory block 5.

Последующие циклы обработки производятся аналогично первому, однако теперь после подачи сигнала на управляющий вход 11 устройства на выходах^16 и 17 блока управления 8 формируются сигналы только в том случае, если на выходе блока сравнения 7 сигнал неравенства, т.е. новое значение анализируемой величины, не равно предыдущему (это условие необходимо для устранения избыточности выдаваемой информацииJ, и если на выходе счетчика нуль, т.е. анализируемая величина достигла одного из уровней дискриминации. При выполнении этих условий на выходе 13 устройства формируется код исследуемой величины, а во время поступления унитарного кода анализируемой величины на выходе 12 устройства формируются сигналы при достижении анализируемой величиной очередного уровня дискриминации. Сигналы на выходе 18 блока управления 8 во втором и всех последующих циклах обработки не формируются, так как триггер 23 установлен в единичное состояние... Поэтому в блоке памяти 5 сохраняется результат деления первого поступившего на вход 1 числа по модулю, заданного переключателем уровней 10.Subsequent processing cycles are carried out similarly to the first, but now, after a signal is supplied to the control input 11 of the device, signals are generated at the outputs ^ 16 and 17 of the control unit 8 only if the inequality signal, i.e. the new value of the analyzed value is not equal to the previous one (this condition is necessary to eliminate the redundancy of the output informationJ, and if the output of the counter is zero, i.e., the analyzed value reaches one of the discrimination levels. When these conditions are met, the code of the studied value is generated at the device output 13, and when the unitary code of the analyzed value arrives at the output 12 of the device, signals are generated when the analyzed value reaches the next level of discrimination. I 8 in the second and all subsequent cycles are not formed processing, as trigger 23 is mounted in one state ... Therefore, the memory block 5 is stored the result of dividing the first received at input number 1 modulo a predetermined level switch 10.

Предлагаемый цифровой дискриминатор имеет по сравнению с известным большие функциональные возможности за счет возможности дискриминирования по уровню любой заданной величины и фиксации первой поступившей величины с отсчетом уровней дискриминации от ее значения.The proposed digital discriminator has great functionality in comparison with the known one due to the possibility of discrimination by the level of any given value and fixation of the first received value with reference to the levels of discrimination from its value.

Claims

discrimination in step 2} where n is an integer. The aim of the invention is to extend the functionality of the digital discriminator by allowing it to be discriminated by the level of any given value. The goal is achieved by the fact that a digital discriminator containing a first counter, a level switch, first and second elements of comparison, an output unit, a control unit and a first memory unit, the information input of the device JNA connected to the counting input of the first counter, the outputs of which are connected to the installation inputs of the first memory block, the first group of inputs of the first comparison element and the information inputs of the output unit whose outputs are device outputs, the outputs of the level switch The first group of inputs of the second comparison element, the nepBoiQ outputs of the memory unit are connected to the second group of inputs of the first comparison element, the output is connected to the first control input of the control unit, the second control input of which is the control input of the device, the first and second the outputs of the control unit are connected respectively to the control inputs of the first memory block and the giving block, the second counter and the second memory block are entered, and the information input of the device is connected to the counting input of the second account ika outputs bits of which are connected with the group of information inputs of the control unit, a second group of inputs of the second comparing element and a group setting inputs of the second memory block, inverse outputs bits kO torogo connected with setting inputs of the second counter, the third and fourth outputs of the control unit. connected to the control inputs of the second memory block and the second counter, respectively, the output of the second comparison element is connected to the input of the second counter installation in the zero state .... This control block contains the leading edge driver, the first and second trailing edge drivers, the trigger, the first and second elements and, the OR element, the OR-NOT element, and the group of information inputs of the block is connected to the inputs of the OR-NOT element, the output of which is connected to the input of the first element AND the output of which is connected to the input of the element This OR and with the input of the first back edge former, the output of which is the first output of the block, the first control input of the block is connected to the input of the first element AND, the second control input of the block is connected to the inputs of the leading edge for maker and the second rear front former, output which is connected to the trigger synchronization input, the inputs of the first and second AND elements, the zero output of the trigger is connected to the input of the second AND element, the output of which is connected to the input of the OR element, the output of which is the second output of the block , The output of the second AND gate is You are a third; the stroke of the block, the output of the leading edge former is the fourth exit of the block. The principle of operation of the device is to determine the multiplicity; The analyzed value is the step of discrimination levels by dividing this value by the step size. To count the levels of discrimination (the remainder of dividing it from the original received value is memorized / and then subtracted from the subsequent values of the analyzed values. Fig. 1 is a block diagram of the device in FIG. 2 is a control unit circuit. The device contains information input 1, first and second counters 2 and 3, first and second memory blocks 4 and 5, first and second elements of comparison b and 7, control block 8, block Step 9, level switch 10, control input 11, which is simultaneously the first input of the control unit, outputs 12 and 13, the group of inputs of the control unit 14, the input of the control unit 15, the first to fourth outputs 16-19 of the control unit, the front-edge driver 20, trailing edge formers 21 and 22, trigger 23, elements AND 24 and 25, element OR 26, element OR NOT 71. The digital discriminator works as follows: In the initial state, the counter 2 and memory blocks 4 and 5 are written zeros . Before the start of the processing cycle, a high level signal is applied to the control input 11, according to which the output 19 of the control unit 8 generates a write enable signal to the counter 3 of the block. Step 5, and then the information input 1 begins to receive the unitary code of the value being analyzed . This code is fed to the counting inputs of counters 2 and 3. The code contained in counter 3 is compared by the element of comparison 6 with the step size code of the discrimination level, which is set by the level switch 10. .-. . . With the equality of the codes at the output of the comparison element b, a signal is generated that sets the counter 3 to the zero state. Thus, the counter 3 divides the incoming number by the module set by the level switch 10. After the transfer of the code of the analyzed value is stopped, a low level signal is sent to the control input 11, according to which the outputs 16 to 18 of the control unit 8 generate signals correspondingly to write the code of the analyzed the values in the first memory block 4, the unlocking of the block 9 and the recording of the remainder of the division in the memory block 5. Subsequent processing cycles are performed similarly to the first, but now after the signal And the control input 11 of the device at the outputs 16 and 17 of the control unit 8 signals are generated only if the output of the comparison block 7 is an inequality signal, i.e. but the new value of the analyzed value is not equal to the previous one (this condition is necessary to eliminate redundancy of the output information, and if the output of the counter is zero, i.e., the analyzed value has reached one of the discrimination levels. When these conditions are met, output 13 will generate the code of the quantity being examined, and during the arrival of the unitary code of the quantity being analyzed, signals are generated at the output 12 of the device when the analyzed value reaches the next discrimination level. events 8 in the second and all subsequent processing cycles are not formed, since the trigger 23 is set to a single state, therefore the result of dividing the first incoming by input 1 modulo value set by level switch 10 is stored in memory block 5. Suggested digital The discriminator has, in comparison with the known, great functionality due to the possibility of discriminating by the level of any given value and fixing the first received value with a reading of the levels of discrimination from its value. Claim 1. Digital discriminator, containing the first counter, level switch, first and second comparison elements, output unit, control unit and first memory unit, the information input of the device connected to the counting input of the first counter, the discharge outputs of which are connected to the installation inputs of the first memory block, the first group of inputs of the first comparison element and the information inputs of the output unit, the outputs of which are the outputs of the device, the outputs of the level switch are connected to the first groups The second inputs of the first comparison unit 5 are connected to the first group of inputs of the first memory unit, the output of which is connected to the first control input of the control unit, the second control input of which is the control input of the device, and the first and second outputs of the control unit are respectively connected with the control inputs of the first memory block and the output block, characterized in that, in order to expand the functional capabilities due to the possibility of discriminating against the level of any given lead The second counter and the second memory block are entered into it, the information input of the device is connected to the counting input of the second counter, the discharge outputs of which are connected to the group of information inputs of the control unit, the second group of inputs of the second comparison element and the group of installation inputs of the second memory block The inverse outputs of the bits of which are connected to the installation inputs of the second counter, the third and fourth outputs of the control unit are connected to the control inputs of the second memory unit and the second counter with responsibly, the output of the second reference element is connected to the input of the second counter installation in the zero state. 2. A discriminator according to claim 1, characterized in that the control unit comprises a leading edge former, a first and second rear leading formers, a trigger, a first and second AND elements, an OR element, an OR-NOT element, and a group of information inputs of the block connected with the element element. The ORIN, the output of which is connected to the input of the first element AND, the output of which is connected to the input of the element OR, and the input of the feather backing driver, the output of which is the first output of the block, the first control input of the block is connected to the input of the first element AND, the second control input The unit is connected to the inputs of the front-edge former and the second rear-edge front side, the output of which is connected to the trigger synchronization input, input. Dami of the first and second elements And zero output of the trigger soy.

the input; the second element AND, the output of which is connected to the input of the element OR, the output of which is the second output of the block, the output of the second element H is the third output of the block, the output of the leading front generator is the fourth output of the block.

Sources of information taken into account in the examination

1, USSR Author's Certificate 591854, cl, G 06F 7/00, 1978.

2 .. USSR author's certificate 881732, cl. G 06F 7/00, 1980

(prototype).

ff

fff

/ J

//

/

fr

-gu

//

/four

/ ff

22

ff

i 0fff.l