SE526369C2 - Komparator - Google Patents

Description

yfi .Q CN (.\! KT'- \3 transistorn är det mycket viktigt att en säker och pålitlig inställning och sättning utförs.

I tillämpningar enligt teknikens ståndpunkt kan detta utformas genom att placera en komparator som har två ingångar, en för- sta för en referensspänning och en andra för en variabel spän- ning, som kommer att variera med värdet som skall ställas in i en stängd loop som omfattar ett minne. En ökning av värdet som skall ställas in ökar den variabla spänningen tills den vari- abla spänningen är större än referensspänningen, vid vilken tidpunkt komparatorn ändrar värde. När komparatorn ändrar vär- de lagras värdet för räknaren i ett minne och används som vär- de för, t.ex. driftspunkten för en effektförstärkartransistor.

Detta arrangemang har nackdelen att om en relativt snabb till- lämpning används, kommer räknaren att räkna förbi det optimala värdet innan komparatorn ändrar värde. Detta kan delvis bero på fördröjningar som introduceras i systemet, eftersom värdet som skall sättas, eller ställas in, används i systemet som skall styras, vilket i sin tur tillhandahåller den variabla spänningen till komparatorn. Om en långsammare metod används, kommer inställningen naturligtvis att ta längre tid, vilket är en stor nackdel och oavsett det kommer fördröjningen i syste- met som styrs fortfarande att påverka resultaten, vilket of- tast ger osäkerhet. Än viktigare är faktumet att transienter kan orsaka att kompa- ratorn ändrar värde. Transienter kan vara stora jämfört med det mätta värdet och kan orsaka att komparatorn indikerar att den variabla spänningen har passerat referensspänningen och att därmed det optimala värdet har nåtts, långt innan systemet har ställts in. Brus kan också bidra till felaktiga föränd- ringar av komparatorn och därmed falska indikationer av opti- mal inställning.

C , F J ON (AJ (_t.\ \D Andra system enligt teknikens ståndpunkt kan t.ex. använda komplexa, dyra och stora mikroprocessorer för att åstadkomma en perfekt inställning. Denna lösning har den uppenbara nack- delen av att vara komplex, dyr och ta upp stort utrymme.

Sammanfattning av uppfinningen Det är ett huvudsakligt syfte med föreliggande uppfinning att tillhandahålla en sådana apparat och metod som åtminstone re- ducerar de ovan angivna problemen.

Det är i detta avseende ett speciellt syfte med uppfinningen att tillhandahålla sådana apparater och metoder som åstadkom- mer en pålitlig inställning och sättning av ett värde i en in- tegrerad krets som har låg komplexitet och som är lätt att im- plementera.

Det är ytterligare ett syfte med uppfinningen att tillhanda- hålla en sådan apparat och metod som reducerar risken för fel på grund av kapplöpning och slump i logiken.

Det är ytterligare ett syfte med uppfinningen att tillhanda- hålla en sådan apparat och metod som är robusta mot transien- ter och brus.

Dessa syften, bland andra, åstadkommes, enligt en första aspekt av föreliggande uppfinning, av ett arrangemang i en in- tegrerad krets för att ställa in och sätta ett värde omfattan- de en komparatorkrets som har en referensspänningsingàng och en variabel spänningsingång och som är anordnad att skapa ett digitalt värde på en utgång beroende på en jämförelse mellan referensspänningen och den variabla spänningen, och en första klockad räknarkrets kopplad till komparatorn och anordnad att öka eller minska värdet för den första klockade räknaren bero- ende på det digitala värdet tillhandahållet från komparatorn.

Arrangemanget omfattar vidare en andra klockad räknarkrets C71' :o (J\ C J\ ~ o kopplad till nämnda komparator och som är anordnad att öka värdet på nämnda andra klockade räknare för vardera föränd- ringen av värdet i nämnda komparator och en låskrets kopplad till nämnda andra klockade räknarkrets och anordnad att låsa värdet lagrat i nämnda första klockade räknarkrets från ytter- ligare förändringar när nämnda andra klockade räknare når ett första gränsvärde.

De ovan nämnda syftena bland andra uppnås, enligt en andra aspekt av föreliggande uppfinning, av en metod för att sätta ett värde i en integrerad krets omfattande en komparator som har en första ingång för att ta emot en referensspänning, en andra ingång för att ta emot en variabel spänning, och en di- gital utgång. Metoden omfattar stegen att jämföra den variabla spänningen med referensspänningen för att skapa ett digitalt värde på utgången på komparatorn, vilket värde beror på vilket av värdena på den variabla spänningen och referensspänningen som är större, öka en första räknare om nämnda digitala värde är ett första värde, minska nämnda första räknare om nämnda digitala värde är ett andra värde, öka en andra räknare när nämnda digitala värde ändras från nämnda första värde till nämnda andra värde eller från nämnda andra värde till nämnda första värde och låsa nämnda första räknare när nämnda andra räknare är lika med eller större än ett gränsvärde.

Genom arrangemanget och metoden ovan tillåts värdet för den första räknaren, som skall användas av systemet som styrs, att passera sitt optimala värde ett antal gånger innan det till slut låses till sitt arbetsvärde. D.v.s., värdet som skall an- vändas av systemet under drift och som skall vara lika med, eller åtminstone så nära som möjligt, ett optimalt värde, tillåts närma sig sitt optimum genom att svänga fram och till- baka innan det låses. Därigenom åstadkommes ett mer pålitligt och optimalt värde med användning av en snabbare metod. Vidare _ 'n IJ (jx f \l ( J\ \3 kommer arrangemanget och metoden inte att tillhandahålla fel- aktiga värden även vid förekomst av transienter eller brus.

Enligt en föredragen utföringsform är den första klockade räk- naren kopplad till ett system som skall styras av det första klockade räknarvärdet och systemet som skall styras tillhanda- håller en variabel spänning till nämnda variabla spänningsin- gång på nämnda komparator.

I större detalj är den första klockade räknaren, enligt en fö- redragen utföringsform, kopplad till ett system, t.ex. en sän- dare omfattande en effektförstärkartransistor. Den första klockade räknaren tillhandahåller ett värde till systemet som indikerar en driftspunkt för effekttransistorn. Systemet an- vänder det mottagna värdet som en driftspunkt för effekttran- sistorn och mäter effektiviteten eller prestandan på effekt- transistorn och omvandlar detta mätvärde till en spänningsni- vå. Denna spänningsnivå är därmed en indikation av hur bra ef- fekttransistorn fungerar vid den givna driftspunkten. Denna spänningsnivå tillhandahålls till komparatorn som den variabla spänningen och jämförs med referensspänningen. Komparatorn tar alltså ett värde som indikerar om värdet för den första klock- ade räknaren skulle ökas eller minskas för att åstadkomma en bättre driftspunkt, d.v.s. en driftspunkt som åstadkommer bättre prestanda för effekttransistorn. När komparatorn har ändrat tecken en antal gånger, vilket räknas av den andra klockade räknaren, låses värdet för den första klockade räkna- ren och detta är det värde som används av systemet som drifts- punkt för effekttransistorn under drift.

Alternativt kan systemet tillhandahålla ett värde till en DC-omvandlare, som omvandlar värdet till en DC-spänning.

DC-spänningen jämförs sedan med referensspänningen.

Därigenom kan arrangemanget och metoden användas t.ex. för att ställa in och sätta en driftspunkt för en effektförstärkar- transistor.

Enligt en annan föredragen utföringsform är komparatorn kopp- lad till den första och andra klockade räknaren via en klockad samplingskrets för att reducera risken för slumpmässigt upp- trädande av logiken, t.ex. s.k. ”kapplöpning”.

Enligt en annan föredragen utföringsform är komparatorn kopp- lad till den första klockade räknaren via en första samplings- krets och komparatorn är kopplad till den andra klockade räk- naren via en andra samplingskrets för att ytterligare reducera risken för slumpmässigt uppträdande av logiken, t.ex. s.k. ”kapplöpning”.

Enligt en annan föredragen utföringsform genererar en klocka en första klockpuls till den klockade sampelkretsen och en andra och tredje klockpuls till de klockade räknarna och den första, andra och tredje klockpulsen genereras sekventiellt och separerade i tiden. Därigenom åstadkommes en pålitligare krets som ytterligare reducerar risken för slumpaktigt uppträ- dande av logikkretsarna.

Enligt en annan föredragen utföringsform genererar en klocka en första och tredje klockpuls till den klockade sampelkret- sen, och en andra och tredje klockpuls till de klockade räk- narna och den första, andra och tredje klockpulsen genereras sekventiellt och separerade i tiden.

Enligt en annan föredragen utföringsform är det digitala vär- det ett binärt digitalt värde.

Enligt en annan föredragen utföringsform klockas den första och andra räknaren och nämnda första räknare ökas eller mins- kas för vardera klockningen.

Ytterligare egenskaper av uppfinningen och fördelar därav kom- mer att vara uppenbara från följande detaljerade beskrivning av utföringsformer av uppfinningen.

Kortfattad beskrivning av ritningarna Föreliggande uppfinning kommer att bättre förstås från den de- taljerade beskrivningen av utföringsformer av föreliggande uppfinning som ges här nedan och de bifogade figurerna l till 3, vilka endast ges i illustrativt syfte och alltså inte skall tolkas begränsande för föreliggande uppfinning.

Figur 1 är ett schematiskt blockschema av en föredragen utfö- ringsform enligt uppfinningen som illustrerar de huvudsakliga konceptuella delarna.

Figur 2 är ett schematiskt blockschema av en föredragen utfö- ringsform enligt uppfinningen som inkluderar ett sampelblock.

Figur 3 är ett schematiskt blockschema av en föredragen utfö- ringsform enligt uppfinningen som inkluderar två sampelblock.

Föredragna utföringsformer I den följande beskrivningen framförs specifika detaljer i förklarande syfte och som inte är begränsande, t.ex. speciella tekniker och tillämpningar i syfte att tillhandahålla en grundlig förståelse för föreliggande uppfinning. Emellertid är det uppenbart för fackmannen att föreliggande uppfinning kan utövas i andra utföringsformer som skiljer sig från dessa spe- cifika detaljer. I andra sammanhang utelämnas detaljerade be- skrivningar av välkända metoder och apparater för att inte dölja beskrivningen av föreliggande uppfinning med onödiga de- taljer.

Figur 1 är ett schematiskt blockschema enligt en föredragen utföringsform av uppfinningen som omfattar en komparator 101 kopplad till en referensspänning 102 på en första ingång och ett system 104, omfattande en effektförstärkartransistor, på en andra ingång. Systemet 104 tillhandahåller en spänningsnivå till komparatorn 104 som jämförs med referensspänning 102. Ut- mätningen från komparatorn 101 är ett binärt digitalt tal el- ler en logisk nivå.

Det binära talet tar ett första värde, t.ex. en logisk etta när spänningen från systemet 104 är mindre än referensspän- ningen 102 och tar ett andra värde, t.ex. en logisk nolla, när spänningen från systemet 104 är större än referensspänningen 102.

Utgången från komparatorn 101 är kopplad till en första räkna- re 105, vilken är anordnad att öka dess värde för varje klock- cykel som komparatorn tar det logiska värdet 1 och minskar dess värde för varje klockcykel som komparatorn tar det logis- ka värdet 0. Räknaren är vidare kopplad till systemet 104. Sy- stemet 104 använder det första räknarvärdet 105 för att ställa in en driftspunkt för en effektförstärkartransistor (ej vi- sad). Detta kan åstadkommas med användning av en digital-till- analogomvandlare som omvandlar det första räknarvärdet till en spänningsnivå. Prestandan för effektförstärkartransistorn mäts och omvandlas till en spänning som indikerar prestandan för den så valda driftspunkten för effektförstärkartransistorn.

Den optimala driftspunkten i systemet 104 för effektförstär- kartransistorn kommer att skapa ett värde som är lika med re- ferensspänningen 102.

Utmatningen från komparatorn 101 är vidare kopplad till en andra räknare 106. Den andra räknaren 106 är anordnad att öka sitt värde varje gång komparatorn 101 förändrar värde. D.v.s. värdet för den andra räknaren 106 ökas varje gång värdet för komparatorns utgång förändras från en logisk etta till en lo- gisk nolla eller vice versa. Därmed registrerar den andra räk- naren 106 varje gång värdet på den första räknaren 105 passe- rar det optimala värdet.

Den andra räknaren 106 är vidare kopplad till en låskrets 107.

När den andra räknaren når ett förutbestämt gränsvärde, t.ex. sex, låser låskretsen 107, som är kopplad till den första räk- naren 105, den första räknaren 105 från ytterligare föränd- ringar och värdet på den första räknaren 105 kan nu användas av systemet 104 för att optimalt sätta driftspunkten för ef- fektförstärkartransistorn.

Genom att medge att inställningen av den första räknaren 105 tillåts passera den optimala inställningen ett antal gånger innan den första räknaren 105 låses, tillåts värdet svänga fram och tillbaka närmare dess optimum. Därigenom can en snab- bare klockfrekvens för att klocka kretsarna användas och en i allmänhet snabbare inställning och sättning av det optimala värdet kan åstadkommas.

Om en transient skulle uppträda på ingången till komparatorn när värdet på den första klockade räknaren inte ligger nära dess optimala värde, som skulle orsaka värdet för den variabla spänningen att komma över referensspänningen, skulle kompara- torn ändra värde. I ett arrangemang enligt teknikens stånd- punkt skulle detta trigga låsmekanismen och en falsk optimal driftspunkt skulle sättas. I det uppfinningsmässiga arrange- manget skulle detta emellertid endast öka värdet på den andra klockade räknaren och inställningen av driftspunkten för ef- fektförstärkartransistorn skulle medges fortsätta.

För att förhindra "slumpmässigt" uppträdande av logiken, t.ex. ”kapplöpning”, kan utföringsformen beskriven i samband med fi- gur 1 förses med en ”sampelkrets” 201 och en sexfasig klocka 202, såsom visas i figur 2. Sampelkretsen 201 är anordnad att sampla ett värde från komparatorn 101 och lagra värdet i ett 'Ü i Q CB (Al V3 tillfälligt lager. Vid en klocksignal, tillhandahållen av sex- fasklockan 202, kommer värdet att presenteras för den första och andra räknaren 105 och 106. I figur 2 visas också en DC-omvandlare 103 för att omvandla ett värde, som indikerar prestandan för systemet 104 med värdet tillhandahållet av den första klockade räknaren 105, till ett DC-värde, enligt en fö- redragen utföringsform av uppfinningen.

Sexfasklockan 202 är anordnad att tillhandahålla tre klockpul- ser, vilka är separerade i tiden. D.v.s. sexfasklockan 202 tillhandahåller en första klockpuls till sampelkretsen 201, väntar en specificerad tid, tillhandahåller en andra klockpuls till den första och andra räknaren 105 och 106, väntar den specificerade tiden, tillhandahåller en tredje klockpuls till den första och andra räknaren 105 och 106 och väntar slutligen den specificerade tiden innan den startar om igen. Alltså ge- nereras tre klockpulser och mellan vardera klockpulsen tillåts en specificerad tid passera innan nästa klockpuls.

I en ytterligare utföringsform som visas i figur 3, enligt uppfinning en, tillhandahålls en första och andra ”sampel- krets” 301 och 302 för att sampla och hålla värdet från kompa- ratorn 101 för att presentera värdet till den första och andra räknaren 105 och 106.

Det är uppenbart att uppfinningen kan varieras på en mångfald sätt, t.ex. bör det noteras att referensspänningen kan föränd- ra värde mellan olika inställningar. Sådana variationer skall inte betraktas som avsteg från omfånget av uppfinningen. Alla sådana modifikationer som är uppenbara för fackmannen är av- sedda att vara inkluderade i omfånget för de bifogade kraven.

Claims (2)

(}\ f. ,\ .\_Q Patentkrav

1. Ett arrangemang i en integrerad krets för att sätta ett värde omfattande en komparatorkrets (101) som har en referens- spänningsingáng (102) och en variabel spänningsingång (104) och som är anordnad att skapa ett digitalt värde på en utgång som beror av en jämförelse mellan nämnda referensspänning och nämnda variabla spänning och en första klockad räknarkrets (105) kopplad till nämnda komparator och anordnad att öka el- ler minska värdet på nämnda räknare beroende på det digitala värdet tillhandahållet från nämnda komparator, k ä n n e t e c k n a d a v - en andra klockad räknarkrets (106) kopplad till nämnda komparator och som är anordnad att öka värdet på nämnda andra klockade räknare för varje förändring av värdet för nämnda komparator, och - en låskrets (107) kopplad till nämnda andra klockade räknarkrets och anordnad att låsa värdet lagrat i nämnda första klockade räknarkrets från ytterligare förändring- ar när nämnda andra klockade räknare når ett första gränsvärde.

2. Arrangemang enligt krav 1, vari - nämnda första klockade räknare omfattar en utgång, - nämnda första klockade räknarutgång är kopplad till ett system som skall styras av nämnda första klockade räk- narvärde, och - nämnda system som skall styras tillhandahåller en varia- bel spänning till nämnda variabla spänningsingång på nämnda komparator. 7. LH RJ çn LN (ß vä Arrangemang enligt krav 1, vari nämnda komparator är kopplad till nämnda första och andra klockade räknare via en klockad sampelkrets, Arrangemang enligt krav 1, vari nämnda komparator är kopplad till nämnda första klockade räknare via en första sampelkrets, och nämnda komparator är kopplad till nämnda andra klockade räknare via en andra sampelkrets. Arrangemang enligt krav 3 eller 4, vari en klocka genererar en första klockpuls till nämnda sam- pelkrets, och en andra och tredje klockpuls till nämnda klockade räknare, och nämnda första, andra och tredje klockpulser genereras sekventiellt och separerade i tid. Arrangemang enligt krav 3 eller 4, vari en klocka genererar en första och tredje klockpuls till nämnda klockade sampelkretsar, och en andra och tredje klockpuls till nämnda klockade räknare, och nämnda första, andra och tredje klockpulser genereras sekventiellt och separerade i tiden. Metod för att sätta ett värde i en integrerad krets om- fattande en komparator (101) som har en första ingång för att ta emot en referensspänning (102), en andra ingång för att ta emot en variabel spänning (104) och en digital utgång, nämnda metod k ä n -n e t e c k n a s a v stegen att: (_71 'Q Ö\ CA] (_, “s \Û jämföra nämnda variabla spänning med nämnda referens- spänning för att skapa ett digitalt värde på nämnda ut- gång, vilket värde beror på vilken av nämnda variabla spänning och referensspänning som är störst, öka en första räknare om nämnda digitala värde har ett första värde, minska nämnda första räknare om nämnda digitala värde har ett andra värde, öka en andra räknare när nämnda digitalvärde förändras från nämnda första värde till nämnda andra värde eller från nämnda andra värde till nämnda första värde, och låsa nämnda första räknare när nämnda andra räknare är lika med, eller större än, ett gränsvärde. Metod enligt krav 7, vari nämnda digitala värde är ett binärt, digitalt värde. Metod enligt krav 7, vari nämnda första och andra räknare är klockade och nämnda första räknare ökas eller minskas för vardera klockning- en.