SE505380C2 - System vid en transmissionsbuffert - Google Patents

Description

15 20 25 30 35 505 380 _ 2 _ pekaren och att, vid behov, justera bitavståndet mellan den skrivande och den läsande enheten.

Den proportionella delen jämför en skillnad mellan det till den skrivrelaterade pekaren tilldelade värdet och det till den läsrelaterade pekaren tilldelade värdet med ett första gräns- värde och den integrerande delen summerar avvikelsen mellan nämnda skillnad och ett förväntat värde där den erhållna summan är jämförbar med ett andra gränsvärde.

Resultatet av någon av dessa jämförelser är anordnat att kunna initiera en justering av avståndet mellan den skrivande och den läsande enheten genom den justerande delen.

Den proportionella delen respektive den integrerande delen verkar med en specifik klockfrekvens.

TEKNIKENS TIDIGARE STÅNDPUNKT Det är sedan länge känt att använda en transmissionsbuffert vid övergången från ett första transmissionssystem, med en viss typ av överföringsprotokoll, till ett andra transmis- sionssystem, med en annan typ av överföringsprotokoll.

Inom olika transmissionssystem specificeras olika frekvens- toleranser i de transporterande bitströmmarna och inom de olika transmissionssystemen finns även mekanismer för att han- tera dessa frekvenstoleranser. Detta medför att bithastigheten inom det första transmissionssystemet kan skilja sig från bit- hastigheten inom det andra transmissionssystemet.

Det är även tidigare känt att även om en utsändning av infor- mation sker med en väl definierad och stabil bithastighet så kan det, vid en transmission över långa sträckor, hända att, på grund av olika sorters distorsion, bithastigheten varierar något vid mottagandet av signalen. 10 15 20 25 30 35 5505 380 _ 3 _ Det faktum att två olika transmissionssystem kan verka med olika överföringshastigheter och att den första överförings- hastigheten eller bithastigheten kan variera något i tiden gör att nämnda transmissionsbuffert är nödvändig för att möjlig- göra en väl definierad och stabil bithastighet i det andra transmissionssystemet.

Informationen från det första transmissionssystemet skrivs in i en transmissionsbuffert genom en skrivande enhet och läses ut från samma buffert genom en läsande enhet för bildandet av standardiserade dataramar inom det andra transmissionssys- temet.

Det är tidigare känt att använda två pekare, en som represen- terar var i bufferten information skrivs in och en som repre- senterar varifrån information läses, och att detektera avstån- det mellan dessa för att därigenom kunna justera den läsande och/eller den skrivande enhetens hastighet så att inte den läsande enheten skall kunna komma ikapp den skrivande enheten, eller vice versa, för att därigenom förhindra att information förstörs genom att, exempelvis, den skrivande enheten skriver över ännu ej utläst information (read and write pointer overlap).

Det är även önskvärt att kunna förhindra att högfrekventa störningar i bithastigheten, jitter, respektive mer lågfrek- venta störningar i bithastigheten, drift, som finns inom det första transmissionssystemet förs över till det andra trans- missionssystemet.

Med benämningen "jitter“ avses avvikelser hos bitpositionerna från sina nominella lägen i tid med variationer över 10 Hz och med "drift" avses avvikelser hos bitpositionerna från sina nominella lägen i tid med variationer under 10 Hz.

Det är i dessa sammanhang tidigare känt att använda en juste- ringsmetod som vi här kallar "fyllning" (eng. "stuffing") 10 15 20 25 30 35 505 380 _ 4 _ vilket betyder att de dataramar som är använda inom det andra transmissionssystemet är tilldelade så kallade justeringsbitar vilka kan fyllas eller lämnas tomma beroende på om den första bithastigheten är högre eller lägre än den bithastighet som kan förväntas från det första transmissionssystemet.

En sådan avvikelse hos den första bithastigheten från förvän- tad bithastighet medför att den ena pekaren kommer närmare den andra och i vissa fall kan även överlappning av pekarna ske, vilket skulle medföra förstörd information.

Fyllning är i dessa sammanhang den vanligast förekommande metoden att erbjuda en justering av den skrivande och den läs- ande enhetens bitavstånd från varandra, för att därmed undvika problemet med överlappande pekare, och för att kompensera för jitter respektive drift.

Det är tidigare känt att i dessa avseenden använda så kallad proportionell justering, vilket innebär att bitavstàndet inom transmissionsbufferten mellan den skrivrelaterade pekaren och den läsrelaterade pekaren kontinuerligt är utvärderbart och om avståndet är mindre än ett förutbestämt gränsvärde är fyllning användbart för att justera avståndet mellan den skrivande och den läsande enheten.

Denna justeringsmetod kan ge en något ojämn fyllning, vilket i sin tur kan medföra jitter inom det andra transmissionssystem- et. Det är därför önskvärt att fyllningen är så jämnt fördelad i tiden som möjligt för att förhindra jitter inom det andra transmissionssystemet.

Det är även tidigare känt att använda så kallad integrerande justering vilket betyder att bitavståndet inom transmissions- bufferten mellan den skrivrelaterade pekaren och den läsrela- terade pekaren kontinuerligt är medelvärdesbildat över en för- utbestämd tidsperiod, T, varefter detta medelvärdesbildade avstånd används för att integrera fram ett värde som kan jäm- 10 15 20 25 30 35 505 380 _ 5 _ föras med ett förväntat avstånd. Med denna metod kan trender som uppkommer på grund av drift detekteras och en fyllning kan utföras innan det är nödvändigt att göra så på grund av en gränsöverskridning enligt den proportionella justeringen.

Denna justering ger en jämnare fyllning varigenom jitter inom det andra transmissionssystemet kan undvikas.

Det är även tidigare känt att använda både proportionell och integrerande justering parallellt.

Exempel på tidigare kända system som nyttjar denna typ av kon- troll och justering av en transmissionsbuffert ges genom pub- likationerna US-A-5 263 056, US-A-5 337 315, US-A-5 132 970, US-A-5 331 671 och WO-Al-94 00935.

Vid en medelvärdesbildning av bitavstàndet mellan de tvà pekarna samt en integrering/summering av flera medelvärden krävs en stor mängd logiska kretsar, vilka i sin tur kräver utrymme, felkontroll och eventuell felkorrigering samt hög effekt med därav nödvändig kylning.

Olika transmissionssystem med olika typer av överföringsproto- koll är tidigare kända.

Ett sådant överföringsprotokoll, karakteriserat av höga krav avseende bitpositionernas tidspositioner (jitter och drift), tillåter en överföring av stora datamängder i hög hastighet utan behov av multiplexering respektive demultiplexering vid sändning respektive mottagning och benämns SDH (Synchronous Digital Hierarchy).

Ett äldre överföringsprotokoll, där det finns ett behov av multiplexering respektive demultiplexering vid sändning res- pektive mottagning, kan acceptera större avvikelser hos bit- positionernas tidspositioner (jitter och drift) och detta benämns PDH (Plesiosynchronous Digital Hierarchy). 10 15 20 25 30 35 505 580 _ 5 _ Vid en övergång från en PDH-domän till en SDH-domän är det därför av stor vikt att drift och jitter, som kan finnas inom PDH-domänen, inte förs över till SDH-domänen varför det är tidigare känt att använda ovan beskrivna transmissionsbuffert och fyllningsmetod vid just sådana övergångar.

Det är även känt att använda fyllning vid en nod inom en domän, detta för att kunna hantera frekvensavvikelser mellan olika nod-klockor inom transmissionssystemet. nEnoGönzLsi: FÖR FÖRELIGGANDE UPPFINNING Tzmuswr Pnonnsn Under beaktande av teknikens tidigare ståndpunkt, såsom den beskrivits ovan, torde det få anses vara ett tekniskt problem att, med ett system avsett att kontrollera och justera en transmissionsbuffert, där en till transmissionsbufferten in- kommande bitström uppvisar en första överföringsfrekvens eller bithastighet och där en från transmissionsbufferten utgående bitström uppvisar en andra överföringsfrekvens eller bithast- ighet, varvid informationen tilldelad var och en av de till den inkommande bitströmmen hörande bitarna är skrivbar in i transmissionsbufferten via en skrivande enhet och informa- tionen tilldelad var och en av de i transmissionsbufferten inskrivna bitarna är läsbar via en läsande enhet för att till- delas den utgående bitströmmen, där en skrivrelaterad pekare är tilldelad ett värde som motsvarar en bitposition, inom transmissionsbufferten, som den skrivande enheten skriver in i och en läsrelaterad pekare är tilldelad ett värde som motsva- rar en bitposition, inom transmissionsbufferten, som den läsande enheten läser från, varvid den första överföringsfrek- vensen eller bithastigheten kan skilja sig från den andra överföringsfrekvensen eller bithastigheten, varvid en kontrol- lerande och justerande anordning, omfattande en proportionell del, en integrerande del och en justerande del, kontrollerar och justerar bitavståndet mellan den skrivrelaterade pekaren 10 15 20 25 30 35 5505 sso _ 7 _ och den läsrelaterade pekaren, där den proportionella delen jämför en skillnad mellan det till den skrivrelaterade pekare tilldelade värdet och det till den läsrelaterade pekaren till- delade värdet med ett första gränsvärde, där den integrerande delen, via en summerande enhet, summerar avvikelsen mellan nämnda skillnad och ett förväntat värde och där den erhållna summan är jämförbar med ett andra gränsvärde varvid resultatet av någon av utförda jämförelser är anordnat att initiera en justering av avståndet genom den justerande delen, kunna inse hur en integrerande del skall kunna erbjudas genom en förhål- landevis enkel, effektsnål men fortfarande mycket effektiv kretslösning.

Det är vidare ett tekniskt problem att kunna inse den omstän- digheten att en integrerande justering kan erhållas genom en lägre klockfrekvens än vad som är nödvändigt för en proportio- nell justering och att därutöver kunna inse vilka möjligheter denna omständighet kan erbjuda.

Det måste då även få anses vara ett tekniskt problem att kunna inse hur den dämpande verkan av jitter och drift hos den in- kommande bitströmmen skall kunna ökas i relation till redan känd teknik på ett enkelt och kostnadseffektivt sätt.

Det är ett ytterligare tekniskt problem att kunna inse vilka möjligheter som skapas genom att låta den proportionella delen verka med en första klockfrekvens och att låta den integreran- de delen verkar med en andra klockfrekvens där den andra klockfrekvensen är tilldelad ett betydligt lägre värde än den första klockfrekvensen.

Det är då ett tekniskt problem att kunna inse vilka förutsät- tningar som krävs för att den integrerande delen skall kunna verka med en lägre klockfrekvens än den proportionella delen.

Det är även ett tekniskt problem att kunna inse de fördelar som är förknippade med att den första klockfrekvensen utgöres 10 15 20 25 30 35 505 380 _ 5 _ av en systembestämd klockfrekvens och vilka möjligheter som erbjuds genom att låta den andra klockfrekvensen få vara varierbar.

Det måste då få anses vara ett tekniskt problem att kunna inse hur möjligheten skall kunna erbjudas för att låta den andra klockfrekvensen få vara varierbar.

Det måste få anses vara ytterligare ett tekniskt problem att kunna inse vilket värde den andra klockfrekvensen skall till- delas i relation till den första klockfrekvensen för att däri- genom erhålla en önskad teknisk effekt.

Det är ett tekniskt problem att kunna inse de förutsättningar som krävs för att den proportionella delen skall kunna erbjuda en tillfredsställande justering av den läsande och/eller den skrivande enheten i relation till drift och jitter samt skil- lnader i bithastigheter mellan den första och den andra bit- hastigheten.

Det är ett ytterligare tekniskt problem att kunna inse de för- utsättningar som krävs för att den integrerande delen skall kunna erbjuda en tillfredsställande justering av den läsande och/eller den skrivande enheten i relation till drift och jit- ter samt skillnader i bithastigheten mellan den första och den andra bithastigheten.

Det måste då få anses vara ett ytterligare tekniskt problem att kunna inse fördelarna med, och förutsättningarna för, att vissa vitala komponenter inom den proportionella delen och den integrerande delen skall kunna vara gemensamma för de två delarna.

Det är ett tekniskt problem att kunna inse betydelsen av att den inkommande bitströmmen och den utgående bitströmmen kan härröra från skilda överföringsprotokoll. 10 15 20 25 30 35 ' 505 380 _ 9 _ Det måste då få anses vara ett tekniskt problem att kunna inse betydelsen av, och fördelen med, att det ena överföringsproto- kollet kan utgöras av ett PDH-protokoll och att det andra överföringsprotokollet kan utgöras av ett SDH-protokoll.

Det är ett tekniskt problem att kunna inse fördelarna med att den andra överföringsfrekvensen eller bithastigheten är sys- tembestämd och beroende av SDH-protokollet.

Det måste då få anses vara ett tekniskt problem att kunna inse vilka fördelar som erbjuds genom att en första klockfrekvens är tilldelad samma frekvens som den systembestämda andra över- föringsfrekvensen eller bithastigheten.

Det är ett tekniskt problem att kunna inse vilka fördelar som erbjuds genom att justeringen av avståndet mellan den läsande enheten och den skrivande enheten kan utföras genom så kallad fyllning.

Det måste då få anses vara ytterligare ett tekniskt problem att kunna inse vilka förutsättningar som krävs för att kunna erbjuda nödvändiga fyllningsmöjligheter.

Lösuiucnn För att kunna lösa ett eller flera av de ovan angivna tekniska problemen anvisar nu föreliggande uppfinning ett system avsett att kontrollera och justera en transmissionsbuffert där en till transmissionsbufferten inkommande bitström uppvisar en första överföringsfrekvens eller bithastighet och där en från transmissionsbufferten utgående bitström uppvisar en andra överföringsfrekvens eller bithastighet.

Enligt känd teknik är den information som är tilldelad var och en av de till den inkommande bitströmmen hörande bitarna skrivbar in i transmissionsbufferten via en skrivande enhet och den information som är tilldelad var och en av de i trans- 10 15 20 25 30 35 _ 10 _ missionsbufferten inskrivna bitarna är läsbar, via en läsande enhet, för att tilldelas den utgående bitströmmen.

Vidare är en skrivrelaterad pekare tilldelad ett värde som motsvarar en bitposition, inom transmissionsbufferten, som den skrivande enheten skriver in i, och en läsrelaterad pekare är tilldelad ett värde som motsvarar en bitposition, inom trans- missionsbufferten, som den läsande enheten läser från.

Den första överföringsfrekvensen eller bithastigheten kan skilja sig från den andra överföringsfrekvensen eller bithas- tigheten och en kontrollerande och justerande anordning, om- fattande en proportionell del, en integrerande del och en ju- sterande del, kontrollerar och justerar bit avståndet mellan den skrivande enheten och den läsande enheten för att därige- nom undvika överlappning av enheterna och för att förhindra en fortplantning av jitter och drift från den första överförings- frekvensen till den andra överföringsfrekvensen.

Enligt känd teknik är den proportionella delen anpassad att jämföra en skillnad mellan det till den skrivrelaterade pekare tilldelade värdet och det till den läsrelaterade pekaren till- delade värdet med ett första gränsvärde och den integrerande delen summerar avvikelsen mellan skillnaden och ett förväntat värde via en summerande enhet och jämför den erhållna summan med ett andra gränsvärde, varvid resultatet av någon av dessa jämförelser är anordnat att kunna initiera en justering av bitavstàndet mellan den läsande och den skrivande enheten genom den justerande delen.

Specifikt anvisar föreliggande uppfinning att den integrerande delen omfattar en nedsamplande enhet, varigenom den integre- rande delen kan verka med en klockfrekvens som är lägre än den klockfrekvens som systemet i övrigt verkar med.

Detta medför att den proportionella delen verkar med en första klockfrekvens, att den integrerande delen verka med en andra 10 15 20 25 30 35 Äsos sen _ 11 _ klockfrekvens och att den andra klockfrekvensen är tilldelad ett lägre värde än den första klockfrekvensen.

Vidare anvisas att den nedsamplande enheten kan vara juster- bar, vilket medför att den andra klockfrekvensen är varierbar.

Det är föreslaget att den andra klockfrekvensen är i storleks- ordningen 500 till 1500, företrädesvis omkring 1000, gånger lägre än första klockfrekvensen.

Med en första klockfrekvens i området 2 till 3 MHz, vilket är ett normalt område för klockfrekvenser enligt känd teknik, ger en 1000 gånger lägre andra klockfrekvens en god dämpning av frekvensavvikelser som ligger i storleksordningen under 1 till 1,5 kHz enligt Nyquist-kriteriet, vilket är det område där mycket av jittret men framför allt driften ligger.

Den proportionella delen kan byggas upp kring en första sub- traherande enhet, vilken är anpassad att detektera en skillnad mellan det till den skrivrelaterade pekaren tilldelade värdet och det till den läsrelaterade pekaren tilldelade värdet, och en första jämförande enhet, vilken är anpassad att jämföra den erhållna skillnaden med ett första gränsvärde.

Vidare kan den integrerande delen byggas upp kring en andra subtraherande enhet, vilken är anpassad att detektera en skil- lnad mellan det till den skrivrelaterade pekaren tilldelade värdet och det till den läsrelaterade pekaren tilldelade vär- det, en tredje subtraherande enhet, vilken är anpassad att detektera en avvikelse mellan den, av den andra subtraherande enheten detekterade skillnaden och en förväntad skillnad, en summerande enhet, vilken är anpassad att summerar ett antal konsekutiva, av den tredje subtraherande enheten detekterade, avvikelser, en andra jämförande enhet, vilken är avsedd att jämföra den erhållna summan med ett andra gränsvärde och en nollställande enhet, vilken är anpassad att, vid en justering, initierad av den andra jämförande enheten, nollställa den 10 15 20 25 30 35 505 380 _12- summerande enheten.

Med syftet att förenkla och effektivisera kan det även tänkas att den första subtraherande enheten, hörande till den propor- tionella delen, och den andra subtraherande enheten, hörande till den integrerande delen, utgöres av en gemensam subtra- herande enhet.

Systemet kan användas där den inkommande bitströmmen härrör från ett första överföringsprotokoll och den utgående bit- strömmen kommer att tilldelas ett andra överföringsprotokoll.

Uppfinningen anvisar även att det första överföringsproto- kollet kan utgöras av ett PDH-protokoll och att det andra överföringsprotokollet kan utgöras av ett SDH-protokoll.

Vid ett SDH-protokoll är det vanligt att den systembestämda överföringsfrekvensen eller bithastigheten uppgår till 2,304 MHz.

Uppfinningen anvisar att den första klockfrekvens, för enkel- hets skull, sammanfaller med den systembestämda överförings- frekvensen och att därför även den är i storleksordningen 2,304 MHz.

Den justerande delen är anpassad att, beroende av resultatet av någon av jämförelserna i den proportionella respektive den integrerande delen, utföra justeringen av avståndet mellan den skrivande och den läsande enheten genom fyllning.

Den utgående bitströmmen är formad till standardiserade data- ramar, enligt använt protokoll, och fyllningen består i att åtminstone två bitar inom varje utgående dataram utgör juste- ringsbitar: - där båda justeringsbitarna lämnas utan information om en justering är initierad på grund av att en jämförelse 10 15 20 25 30 35 5505 :so _13- visar att den första överföringsfrekvensen eller bit- hastigheten är lägre än den andra överföringsfrekvensen eller bithastigheten, - där båda justeringsbitarna tilldelas information om en justering är initierad på grund av att en jämförelse visar att första överföringsfrekvensen eller bithastig- heten är högre än andra överföringsfrekvensen eller bit- hastigheten eller - där en justeringstbit lämnas utan information och en justeringsbit tilldelas information om en justering inte är initierad.

Varje justeringsbit är tilldelad en kontrollbit, vilken är anpassad att indikera om tillhörande justeringsbit är fylld eller ej.

FÖRDELAR De fördelar som främst kan få anses vara kännetecknande för ett system, i enlighet med föreliggande uppfinning, är att härigenom har möjligheterna skapats att kunna erbjuda en kon- troll och en justering av skrivning till och läsning frán en digital transmissionsbuffert, där en initierad justering klarar av att dämpa ut avvikelser hos bitpositionernas tids- positioner i relation till förväntade avvikelser och där jus- teringen klarar av att kompensera för de skillnader i överfö- ringsfrekvens eller bithastighet som kan föreligga vid över- gången frán ett överföringsprotokoll till ett annat, och spe- cifikt vid övergången från en PDH-domän till en SDH-domän, i en utsträckning som krävs för informationsöverföringen inom en SDH-domän. Föreliggande uppfinning kan erbjuda detta med ett färre antal komponenter och med en effektivare dämpning av förekommande jitter och drift än vad som är möjligt enligt tidigare känd teknik. 10 15 20 25 30 35 505 380 Det som främst kan få anses vara kännetecknande för ett system, i enlighet med föreliggande uppfinning, anges i det efterföljande patentkravets 1 kännetecknande del.

KORT FIGURBESKRIVNING Ett system, uppvisande de med föreliggande uppfinning förknip- pade egenheterna, skall i exemplifierande syfte nu närmare beskrivas med hänvisning till bifogad ritning, där; figur 1 figur 2 figur 3 figur 4 figur 5 figur 6 figur 7 visar schematiskt och mycket förenklat hur infor- mationsflödet kan passera från en domän till en annan, visar i blockschemaform en transmissionsbuffert med tillhörande kontrollerande och justerande system, visar funktionen hos en cirkulär transmissions- buffert, visar gränsfrekvenser och därtill relaterad dämpande effekt för delar i systemet som är tilldelade olika klockfrekvenser, visar genom två diagram, diagram A och diagram B, hur en integrerande del arbetar, visar en föreslagen utföringsform av en nedsamp- lande enhet, visar en alternativ utföringsform av delar av ett kontrollerande och justerande system, 10 15 20 25 30 35 505 380 _15.. figur 8 visar den principiella uppbyggnaden av en dataram och figur 9 visar en alternativ utföringsform med ett antal parallella transmissionsbuffertar. nnsmuvurnc övsn nu Fönzsnaczn U-rröniucsronn Föreliggande uppfinning hänför sig till ett system som är av- sett att verka som buffert mellan två olika typer av överför- ingsprotokoll eller i en nod mellan två överföringsprotokoll av samma typ.

I det senare fallet finns det ett behov att dämpa uppkommet jitter och drift så att detta ej fortplantas och förs vidare genom systemet samt att kompensera för olika klockfrekvenser hos olika nod-klockor. Här är kraven på prestanda inte lika höga som i det första fallet men icke desto mindre kan före- liggande uppfinning komma till användning även här eftersom den erbjuder såväl en högpresterande som en kostnadseffektiv lösning.

I det första fallet är kraven högre eftersom det här kan före- ligga en avsevärd skillnad mellan överföringsfrekvenserna eller bithastigheterna inom de två olika överföringsprotokol- len. Det kan till och med vara så att det ena protokollet är ett PDH-protokoll medan det andra protokollet ett SDH-proto- koll. I det fallet ställs ytterst höga krav på den mellan de två protokollen verkande bufferten för att de höga krav på tidsprecision som finns inom SDH-protokollet skall kunna till- fredsställas.

I figur 1 visas, ytterst förenklat, hur information utgår från en avsändare Al, vilken befinner sig inom en första domän A, exempelvis en PDH-domän, där en första överföringsfrekvens Af eller bithastighet verkar. 10 15 20 25 30 35 505 380 _ 16 _ Mottagaren A'l befinner sig inom en andra domän A', exempelvis en SDH-domän, inom vilken en andra överföringsfrekvens A', eller bithastighet verkar. För att ta hand om de omformningar av datapaket eller dataramar, som krävs vid övergången från den ena domänen till den andra, finns ett omformande arran- gemang B, vilket verkar som ett gränssnitt mellan de två domä- nerna A, A'. Detta arrangemang B har mycket förenklat en buf- fert Bl, en mottagande enhet B2, en avkodande enhet B3, en kodande enhet B4 och en sändande enhet B5.

Den mottagande enheten B2 tar emot digital information, vilken ankommer i form av standardiserade dataramar och med den första överföringsfrekvensen Af eller bithastigheten, enligt det protokoll som användes inom den första domänen A. Varje ram innehåller specifik information som är relaterad till ramens format inom aktuellt protokoll samt adress och informa- tion till mottagaren. Den avkodande enheten B3 väljer ut väsentliga databitar som nödvändigtvis behöver sändas vidare för att informationen skall kunna nå mottagaren A'l och ram- specifika databitar skalas bort.

De väsentliga bitarna skrivs in i bufferten Bl varefter de läses ut ur bufferten och vidare till den kodande enheten B4.

Här kodas informationen om för att forma standardiserade dataramar enligt det protokoll som används inom den andra domänen A'.

Dataramarna skickas sedan, via den sändande enheten B5, vidare in i den andra domänen A' och med den andra överföringsfrek- vensen A'f eller bithastigheten för att slutligen nå fram till mottagaren A'l.

Det är för en fackman uppenbart att informationsflödet även kan gå åt andra hållet men i förenklande syfte beskrivs endast flödet i en riktning.

Denna teknik är i allt tidigare känd och då föreliggande upp- 10 15 20 25 30 35 Äsos san _17.. finning specifikt hänför sig till funktionen hos bufferten Bl kommer övriga enheter inom det omformande arrangemanget B inte att behandlas vidare här. På samma sätt är den specifika upp- byggnaden av dataramar eller dataceller enligt olika protokoll tidigare känd varför inte heller denna kommer att beröras vidare här.

Med hänvisning till figur 2 visas således ett system avsett att kunna kontrollera och justera åtminstone en buffert Bl enligt figur 1. Bufferten Bl omfattar bland annat en trans- missionsbuffert 1 där en till transmissionsbufferten inkom- mande bitström 11 uppvisar en första överföringsfrekvens fl eller bithastighet och där en från transmissionsbufferten 1 utgående bitström 12 uppvisar en andra överföringsfrekvens fz eller bithastighet.

Den information som är tilldelad var och en av de till den inkommande bitströmmen 11 hörande bitarna är skrivbar in i transmissionsbufferten 1 via en skrivande enhet 13 och den information som är tilldelad var och en av de i transmissions- bufferten 1 inskrivna bitarna är läsbar via en läsande enhet 14 för att tilldelas den utgående bitströmmen 12.

I figur 3 visas att transmissionsbufferten 1 kan utgöras av en cirkulär FIFO (First In - First Out) buffert vilken, i den här beskrivna utföringsformen, är tilldelad 48 bitar numrerade fràn 0 till 47. En skrivrelaterad pekare 15 är hela tiden tilldelad ett värde som motsvarar den bitposition som den skrivande enheten 13 skriver in i och en läsrelaterad pekare 16 är hela tiden tilldelad ett värde som motsvarar den bit- position som den läsande enheten 14 läser från.

Eftersom den första överföringsfrekvensen fl eller bithastig- heten tillfälligtvis kan skilja sig fràn den andra överfö- ringsfrekvensen fz eller bithastigheten, på grund av jitter och drift, men även kontinuerligt, på grund av den praktiska funk- tionen inom det omformande arrangemanget B, omfattar bufferten 10 15 20 25 30 35 _ 13 _ Bl även en kontrollerande och justerande anordning som kont- rollerar bitavstàndet mellan de två enheterna 13, 14 och som kan initiera en justering av detta avstånd varigenom den läsande enheten 14 inte kan kommer för nära eller riskera att gå om den skrivande enheten 13, eller vice versa.

Denna kontrollerande och justerande anordning omfattar en proportionell del 2, en integrerande del 3 och en justerande del 4 och har således till uppgift att kontrollera bitavstàn- det mellan den skrivrelaterade pekaren 15 och den läsrelate- rade pekaren 16 för att därvid kunna justera bitavstándet mellan den skrivande och den läsande enheten 13, 14.

I figur 2 visas att den proportionella delen 2 omfattar en första subtraherande enhet 21, vilken är anpassad att detek- tera en skillnad mellan det till den skrivrelaterade pekaren 15 tilldelade värdet och det till den läsrelaterade pekaren 16 tilldelade värdet, och en första jämförande enhet 22, vilken är anpassad att jämföra den erhållna skillnaden med ett första gränsvärde "a".

Om denna jämförelse visar att bitavstándet mellan de två 16 är för litet initierar den jämförande enheten 4 en justering av avståndet mellan enheterna 13 och 14. pekarna 15, I figur 2 visas även att den integrerande delen 3 omfattar en andra subtraherande enhet 31, vilken är anpassad att detektera en skillnad mellan det till den skrivrelaterade pekaren 15 tilldelade värdet och det till den läsrelaterade pekaren 16 tilldelade värdet, en tredje subtraherande enhet 32, vilken är anpassad att detektera en avvikelse mellan den, av den andra subtraherande enheten 31 detekterade skillnaden och en för- väntad skillnad "b", en summerande enhet 33, vilken är anpas- sad att summerar ett antal konsekutiva avvikelser, en andra jämförande enhet 34, vilken är avsedd att jämföra den erhållna summan med ett andra gränsvärde "c" samt en nollställande en- het 35, vilken är anpassad att, vid en justering, initierad av 10 15 20 25 30 35 *505 580 _ 19 _ den andra jämförande enheten 34, nollställa den summerande en- heten 33.

Den integrerande delen 3 omfattar även en nedsamplande enhet 36 varigenom den integrerande delen kan verka med en klock- frekvens som är lägre än den klockfrekvens som systemet i övrigt verkar med.

Detta medför att den proportionella delen 2 verkar med en första klockfrekvens, att den integrerande delen 3 verkar med en andra klockfrekvens och att den andra klockfrekvensen är tilldelad ett lägre värde än den första klockfrekvensen.

Denna lösning erbjuder en relativt enkel kretskonstruktion (kombinatorik och adderare) av den integrerande delen 3 där ingen effektkrävande medelvärdesbildande krets, som arbetar med höga frekvenser, är nödvändig.

I figur 4 visas att, enligt Nyquist-kriteriet, en lägre gräns- frekvens hos den integrerande delen medför en högre dämpande effekt inom det aktiva frekvensområdet eftersom klockfrek- vensen i det här fallet kan jämföras med en samplingsfrekvens.

Enligt Nyquist-kriteriet motsvaras gränsfrekvensen för det aktiva området av cirka halva samplingsfrekvensen (klock- frekvensen), vilket ger den integrerande delen 3 en gräns- frekvens fl som är betydligt lägre än den proportionella delens 2 gränsfrekvens f,. Visserligen minskas det aktiva frekvens- områden betydligt med en lägre samplingsfrekvens (klockfrek- vens) men då syftet med dämpningen hos den integrerande delen i första hand ligger i att dämpa lågfrekventa störningar utgör detta ingen begränsning i funktionen.

Det är däremot lämpligt att làta den proportionella delen verka med samma klockfrekvens som den använda systemfrekvensen för att därigenom fortfarande kunna kompensera för snabba variationer i skillnaden mellan de två överföringsfrekvenserna 10 15 20 25 30 35 505 380 _ 20 _ fl, fz eller bithastigheterna.

Den skrivande enheten 13 skriver kontinuerligt med hastigheten för till bufferten inkommande databitar ll. Den läsande enhe- ten 14 läser kontinuerligt med den hastighet som krävs för att bilda dataramar inom den andra domänen A'. Det finns dock, inom uppbyggnaden av dataramarna inom den andra domänen, ut- rymme för att till viss del justera, öka eller minska, hastig- heten hos den läsande enheten 14.

Med ytterligare hänvisning till figur 3 visas att det första gränsvärdet "a“, som den proportionella delen 2 verkar mot, består av två marginaler, en överfyllnadsmarginal "al" och en underfyllnadsmarginal "a2", vilka skall indikera när det föreligger en risk för en överfylld eller en tömd buffert.

Detta första gränsvärde "a" är här valt till : sex bitar, jämnt fördelade omkring värdet för den läsrelaterade pekaren 16.

Om den läsande enheten 14 kommer inom sex bitar från den skri- vande enheten 13 finns det en risk för att bufferten 1 kan tömmas, vilket betyder att en viss minskning av läshastigheten är nödvändig, och om den skrivande enheten 13 kommer inom sex bitar från den läsande enheten 14 finns det en risk för att bufferten kan bli överfull, vilket betyder att en viss ökning av läshastigheten är nödvändig.

I figur 3 visas även det så kallade bufferdjupet Ba, vilket motsvaras av antalet bitar av bufferten som är skrivna men ännu ej lästa, med andra ord avståndet mellan den skrivande och den läsande enheten.

Figur 5 avser att ytterligare illustrera funktionen hos den integrerande delen och att visa vad det andra gränsvärdet "c", som den integrerande delen verkar mot, motsvaras av. 10 15 20 25 30 35 ' 505 380 _21- I figur 5 visas två diagram, A och B. Diagram A avser att visa hur bufferdjupet varierar med tiden. Pà tidsaxeln visas endast bufferdjupet då den integrerande kretsen tar emot ett värde, det vill säga att om den andra klockfrekvensen är 1000 gånger lägre än den första klockfrekvensen visar diagram A endast bufferdjupet vid var tusende bit, varför bufferdjupet kan variera kraftigt mellan två konsekutiva tidpunkter. Det skall dock nämnas att variationerna i figur 5 endast är simulerade för att illustrera principen hos den integrerande delen 3.

Diagram A visar variationer i bufferdjupet utan någon juste- ring av läshastigheten med fyllda staplar medan motsvarande variationer med en justering är visade med ofyllda staplar.

Pà samma sätt visar diagram B värdet i den summerande enheten 33 med fyllda staplar där varken justering eller nollning av den summerande enheten sker medan ofyllda staplar visar värdet i den summerande enheten då en justering med tillhörande noll- ning av den summerande enheten blir utförd vid ett valt trös- kelvärde. Tidpunkterna i diagram B motsvaras av samma tidpunk- ter i diagram A.

Den summerande enheten 33 lagrar avvikelsen hos det detekte- rade bufferdjupet Ba, vilket är det värde som kommer från den tredje subtraherande enheten 32, från ett önskat bufferdjup. I diagram A är det önskade bufferdjupet valt till 24 bitar, vilket är det normala fallet i den praktiska tillämpningen med en FIFO-buffert vilken omfattar 48 bitar.

Eftersom den summerande enheten 33 summerar konsekutiva av- vikelser, med tecken, kommer diagram B, för varje tidsperiod, att, med tecken, visa den sammanlagda ytan under kurvan för bufferdjupet enligt diagram A, från den senaste nollstäl- lningen av den summerande enheten 33 till aktuell tidpunkt.

Med utgångspunkt från att den summerande enheten var noll- ställd vid tidpunkt nr. 0 motsvarar således det momentana värdet för den summerande enheten vid tidpunkt nr. 10, enligt 10 15 20 25 30 35 505 380 _ 22 _ diagram B, ytan under kurvan mellan tidpunkt nr. 0 och tid- punkt nr. 10 enligt diagram A.

Det andra gränsvärdet "c" bestäms av ett största eller minsta tröskelvärde "c1", "c2", vilket i illustrerande syfte visas i diagram B som 1 65 bitar.

I diagram B visas att vid tidpunkt nr. 13 når summan det högre tröskelvärdet "c1", varvid en justering av avståndet mellan den läsande och den skrivande enheten initieras, vilket visas i tidpunkt nr. 14 i diagram A, och den summerande enheten 33 nollställs genom den nollställande enheten 35, vilket visas i tidpunkt nr. 14 i diagram B. Ytterligare justeringar sker vid tidpunkterna 25, 26; 31, 32 och 48, 49.

Diagrammen visar att vid långsamma variationer initierar den integrerande delen en justering innan bufferdjupet när gräns- värdet "a", vilket i diagram A motsvaras av bufferdjupet 6, "az" i figur 3, respektive 42 bitar, "al" i figur 3. Vid snabba variationer kan bufferdjupet dock nå dessa gränser varvid en eller flera justeringar blir initierade av den proportionella delen.

I figur 6 visas att den nedsamplande enheten 36 kan omfatta en frekvensdelare 36a som delar ner den använda systemfrekvensen och exempelvis två och-grindar 36b, 36b' vilka endast släpper igenom ett värde från de två pekarna 15, 16 med samma frekvens som den neddelade frekvensen fm. De enheter som verkar inom den integrerande delen kommer då att arbeta med klockfrekven- sen fnd.

Den nedsamplande enheten kan även vara justerbar genom att välja en justerbar frekvensdelare 36a där neddelningsfaktorn kan väljas godtyckligt. Detta medför att den andra klock- frekvensen kan vara varierbar och ställas in på ett önskat värde. 10 15 20 25 30 35 -505 380 _ 23 _ En lämplig neddelningsfaktor av systemfrekvensen är att dela ner den så att den andra klockfrekvensen är tilldelad ett värde som är i storleksordningen 500 till 1500, företrädesvis omkring 1000, gånger lägre än den första klockfrekvensen.

Denna neddelning gör att de komponenter som används inom den integrerande delen 3 kan utgöras av enklare och mindre effekt- krävande komponenter än vad som är fallet om den integrerande delen 3 verka med samma klockfrekvens som de övriga delarna.

För att med känd teknik åstadkomma ett resultat som är jämför- bart med det resultat som kan förväntas med en lösning enligt föreliggande uppfinning krävs en kontinuerlig medelvärdesbild- ning inom den integrerande delen över tiden T (1/använd klock- frekvensen) i realtid vilket medför ett behov av för dessa syften mycket komplex logik. Genom en nedsamplad integrerande del, enligt föreliggande uppfinning, reduceras därför mängden komplex logik, och därmed även effektförbrukningen, avsevärt.

Det kan nämnas att teoretiskt är effektbesparingen propor- tionell mot neddelningsfaktorn i kvadrat, vilket medför att med en neddelningsfaktor på 1000 kan en effektbesparing i storleksordningen 1 000 000 gånger förväntas.

Denna effektbesparing erhålls i huvudsak genom att logiken i den integrerande delen enligt föreliggande uppfinning klockas med en lägre hastighet, den neddelade frekvensen, än den logik som behöver användas enligt känd teknik för en medelvärdes- bildning och som klockas med systemklockan, vilket normalt är den andra överföringsfrekvensen.

För att ytterligare spara på ingående komponenter visas i figur 7 en utföringsform där den första subtraherande enheten 21, hörande till den proportionella delen 2, och den andra subtraherande enheten 31, hörande till den integrerande delen 3, utgöres av en gemensam subtraherande enhet 17. På detta sätt kan, förutom att en subtraherande enhet sparas in, de två 10 15 20 25 30 35 505 380 _ 24 _ och-grindarna 36b, 36b' inom den nedsamplande enheten 36 er- sättas av en och-grind 36b".

I den här beskrivna utföringsformen härrör den inkommande bit- strömmen från ett första överföringsprotokoll och den utgående bitströmmen förs till ett andra överföringsprotokoll där det första överföringsprotokollet utgöres av ett PDH-protokoll och det andra överföringsprotokollet utgöres av ett SDH-protokoll.

En vanlig överföringsfrekvens för bitströmmarna till och från en transmissionsbuffert enligt denna utföringsform är 2,304 MHz, (Pulse Code Modulated) med informationsbärande bitar (payload) vilket motsvara av ett standardiserat PCM-protokoll och protokollspecifika bitar (overhead).

Den andra överföringsfrekvensen fz eller bithastigheten är där- med systembestämd till 2,304 MHz.

Därför är det även enkelt att tilldela den första klockfrek- vensen ett värde av 2,304 MHz, eftersom denna frekvens utgör systemfrekvens fs och redan finns tillgänglig i systemet.

Enligt den här föreslagna utföringsformen är den justerande delen anpassad att, beroende på resultatet från någon av de två jämförande enheterna 22, 34, utföra en justering genom så kallad fyllning.

Som en del av den struktur som används för att forma dataramar inom ett SDH-protokoll finns det utrymme för så kallade juste- ringsbitar med tillhörande kontrollbitar. I figur 8 visas exempelvis uppbyggnaden hos en dataram inom ett SDH-protokoll som är benämnd TU-12 (Tributary Unit 12).

I ramstrukturen för TU-12 finns det två bitar som utgör så kallade justeringsbitar, Sl och S2.

Justeringen går till genom att vid bildandet av en dataram: 10 15 20 25 30 35 ~5o5 sso _ 25 _ - båda justeringsbitarna S1, S2 lämnas utan information om en justering är initierad på grund av att en jämfö- rande enhet 22, 34 visar att den första överförings- frekvensen fl eller bithastigheten är lägre än den andra överföringsfrekvensen fz eller bithastigheten, - båda justeringsbitarna S1, S2 tilldelas information om en justering är initierad på grund av att en jämförande enhet 22, 34 visar att den första överföringsfrekvensen fl eller bithastigheten är högre än den andra överför- ingsfrekvensen fz eller bithastigheten, eller - en justeringsbit S1 tilldelas information och en juste- ringstbit S2 lämnas utan information om en justering inte är initierad.

Till varje justeringsbit S1, S2 hör en kontrollbit Cl, C2, vilken är anpassad att indikera om tillhörande justeringstbit är fylld eller ej.

I figur 8 visas även ett antal andra bitar vilka används för att bygga upp dataramen enligt aktuellt protokoll. Förelig- gande uppfinning är dock ej beroende av dessa varför deras funktion inte förklaras närmare här.

Vid en justering beordrar den justerande enheten 4, via ledare 41, den läsande enheten 14 att läsa ytterligare en bit utöver normal läshastighet, eller att stanna upp och låta bli att läsa en bit, beroende på vilken typ av justering som är ini- tierad. Samtidigt får den kodande enheten B4 nödvändig infor- mation, via ledare 42, för att fylla justeringsbitarna S1, S2 och tilldela kontrollbitarna Cl, C2 korrekta värden enligt den utförda justeringen och enligt det aktuella protokollet.

Den andra klockfrekvensen är vald så att en jämförelse inom den integrerande delen 3 blir utförd en gång per bildad data- ram inom den andra domänen A'. Kontroll av bufferdjupet och en 10 15 20 25 505 380 _26_ utvärdering av nödvändig justering sker i samband med läsnin- gen till bitarna Sl och S2.

Pà detta sätt kan läshastigheten för den läsande enheten 14 justeras genom att vid vissa tillfällen läsa en extra bit, och därmed öka läshastigheten, och vid andra tillfällen läsa en bit mindre, och därmed minska läshastigheten, allt enligt föreliggande behov.

Det finns applikationer, exempelvis inom så kallad “byte- locked mapping", där informationen hanteras i bytes, grupper om ett antal, n, bitar, där n vanligtvis är åtta, och där parallell databehandling användes. Ett system enligt före- liggande uppfinning kan även användas i en sàdan tillämpning, vilket visas i figur 9.

Där n stycken transmissionsbuffertar 11, 1, ... ln verkar parallellt, och där ingående skrivande enheter och läsande enheter även verkar parallellt, är det tillräckligt att kontrollera endast en av de ingående, parallellt verkande, transmissionsbuffertarna 11 även om en av kontrollen initierad justeringen måste utföras parallellt pà samtliga parallellt verkande transmissionsbuffertar ll, 12 ... ln.

Uppfinningen är givetvis inte begränsad till den ovan såsom exempel angivna utföringsformen utan kan genomgå modifikatio- ner inom ramen för uppfinningstanken illustrerad i efter- följande patentkrav.

Claims (13)

10 15 20 25 30 35 'i 505 380 _ 27 _ PÅTENTKRAV

1. l. System för att kontrollera och justera åtminstone en transmissionsbuffert där en till nämnda transmissionsbuffert inkommande bitström uppvisar en första överföringsfrekvens eller bithastighet och där en från nämnda transmissionsbuffert utgående bitström uppvisar en andra överföringsfrekvens eller bithastighet, varvid informationen tilldelad var och en av de till den inkommande bitströmmen hörande bitarna är skrivbar in i nämnda transmissionsbuffert via en skrivande enhet och informationen tilldelad var och en av de i nämnda transmis- sionsbuffert inskrivna bitarna är läsbar via en läsande enhet för att tilldelas nämnda utgående bitström, där en skrivrela- terad pekare är tilldelad ett värde som motsvarar en bitposi- tion, inom nämnda transmissionsbuffert, som nämnda skrivande enhet skriver in i och en läsrelaterad pekare är tilldelad ett värde som motsvarar en bitposition, inom nämnda transmissions- buffert, som nämnda läsande enhet läser frän, varvid nämnda första överföringsfrekvens eller bithastighet kan skilja sig från nämnda andra överföringsfrekvens eller bithastighet var- för en kontrollerande och justerande anordning, omfattande en proportionell del, en integrerande del och en justerande del, kontrollerar bitavståndet mellan nämnda skrivrelaterade pekare och nämnda läsrelaterade pekare samt, vid behov, justerar bit- avståndet mellan nämnda skrivande enhet och nämnda läsande enhet, där nämnda proportionella del jämför en skillnad mellan det till den skrivrelaterade pekaren tilldelade värdet och det till den läsrelaterade pekaren tilldelade värdet med ett första gränsvärde, där nämnda integrerande del, via en sum- merande enhet, summerar avvikelsen mellan nämnda skillnad och ett förväntat värde, där en erhållen summa är jämförbar med ett andra gränsvärde, varvid resultatet av någon av nämnda jämförelser är anordnat att kunna initiera en justering av nämnda avstånd genom nämnda justerande del, varvid nämnda pro- k ä n - n e t e c k n a t därav, att nämnda integrerande del omfattar portionella del verkar med en första klockfrekvens, en nedsamplande enhet, att nämnda integrerande del verkar med 10 15 20 25 30 35 505 380 _ 23 _ en andra klockfrekvens och att nämnda andra klockfrekvens är tilldelad ett lägre värde än nämnda första klockfrekvens.

2. System enligt patentkravet 1 k ä n n e t e c k n a t därav, att nämnda första klockfrekvens utgöres av en system- bestämd klockfrekvens, att nämnda nedsamplande enhet är jus- terbar och att nämnda andra klockfrekvens därigenom är varier- bar.

3. System enligt patentkravet 1 eller 2 k ä n n e t e c k - n a t därav, att nämnda andra klockfrekvens är i storleks- ordningen 500 till 1500, företrädesvis omkring 1000, gånger lägre än nämnda första klockfrekvens.

4. System enligt patentkravet 1 k ä n n e t e c k n a t därav, att nämnda proportionella del omfattar en första sub- traherande enhet, vilken är anpassad att detektera en skillnad mellan det till den skrivrelaterade pekaren tilldelade värdet och det till den läsrelaterade pekaren tilldelade värdet, och en första jämförande enhet, vilken är anpassad att jämföra den erhållna skillnaden med ett första gränsvärde.

5. System enligt patentkravet 1 eller 4 k ä n n e t e c k - n a t därav, att nämnda integrerande del omfattar en andra subtraherande enhet, vilken är anpassad att detektera en skillnad mellan det till den skrivrelaterade pekaren till- delade värdet och det till den läsrelaterade pekaren till- delade värdet, en tredje subtraherande enhet, vilken är an- passad att detektera en avvikelse mellan den, av den andra subtraherande enheten, detekterade skillnaden och en förväntad skillnad, en summerande enhet, vilken är anpassad att summerar ett antal konsekutiva, av nämnda tredje subtraherande enhet detekterade, avvikelser, en andra jämförande enhet, vilken är avsedd att jämföra den erhållna summan med ett andra gräns- värde och en nollställande enhet, vilken är anpassad att, vid en justering, initierad av nämnda andra jämförande enhet, nollställa nämnda summerande enhet. 10 15 20 25 30 35 505 380 _29-

6. System enligt patentkravet 4 eller 5 k ä n n e t e c k - n a t därav, att nämnda första subtraherande enhet, hörande till nämnda proportionella del, och nämnda andra subtraherande enhet, hörande till nämnda integrerande del, utgöres av en gemensam subtraherande enhet.

7. System enligt patentkravet l, k ä n n e t e c k n a t därav, att nämnda inkommande bitström härrör från ett första överföringsprotokoll och att nämnda utgående bitström omformas enligt ett andra överföringsprotokoll.

8. System enligt patentkravet 7, k ä n n e t e c k n a t därav, att nämnda första överföringsprotokoll utgöres av ett PDH-protokoll.

9. System enligt patentkravet 7, k ä n n e t e c k n a t därav, att nämnda andra överföringsprotokoll utgöres av ett SDH-protokoll.

10. System enligt patentkravet 1 k ä n n e t e c k n a t därav, att nämnda andra överföringsfrekvens eller bithastighet är systembestämd och att den uppgår till mellan 2 MHz och 3 MHz, företrädesvis 2,304 MHz.

11. ll. System enligt patentkravet 1 k ä n n e t e c k n a t därav, att nämnda första klockfrekvens är i storleksordningen 2 MHz till 3 MHz, företrädesvis omkring 2,304 MHz.

12. System enligt patentkravet l k ä n n e t e c k n a t därav, att nämnda justerande del är anpassad att, beroende av resultatet av någon av nämnda jämförelser, utföra nämnda justering genom fyllning.

13. System enligt patentkravet 12, k ä n n e t e c k n a t därav, att nämnda utgående bitström är formad till standardi- serade dataramar, att nämnda fyllning består i att åtminstone två bitar inom varje utgående dataram utgör justeringsbitar, 10 15 20 505 att: 380 _ 30 _ båda justeringsbitarna lämnas utan information om en justering initieras pà grund av att en jämförelse visar att nämnda första överföringsfrekvens eller bithastighet är lägre än nämnda andra överföringsfrekvens eller bit- hastighet, bada justeringsbitarna tilldelas information om en jus- tering initieras pá grund av att en jämförelse visar att nämnda första överföringsfrekvens eller bithastighet är högre än nämnda andra överföringsfrekvens eller bit- hastighet, eller en justeringsbit lämnas utan information och en juste- ringsbit tilldelas information om en justering inte initieras och att varje justeringsbit tilldelats en kontrollbit, vilken är anpassad att indikera om tillhörande justeringsbit är fylld eller ej.