SE505380C2

SE505380C2 - System at a transmission buffer

Info

Publication number: SE505380C2
Application number: SE9503908A
Authority: SE
Inventors: Nils Henrik Nyberg
Original assignee: Ericsson Telefon Ab L M
Priority date: 1995-11-06
Filing date: 1995-11-06
Publication date: 1997-08-18
Also published as: JPH11514811A; WO1997017777A1; AU7592396A; SE9503908L; CA2236745A1; EP0862821A1; SE9503908D0; AU705584B2

Abstract

The present invention relates to a system for checking and adjusting a transmission buffer (1), wherein a bit stream (11) incoming to the transmission buffer (1) has a first transmission frequency (f1) or bit rate, and wherein a bit stream (12) outgoing fromthe transmission buffer (1) has a second transmission frequency (f2) or bit rate. A write-related pointer (15) is given a value which corresponds to a bit position into which a writing unit (13) writes from the incoming bit stream (11) into the transmission buffer (1), and a read-related pointer (16) is given a value which corresponds to a bit position from which a reading unit (14) reads from the transmission buffer (1) into the outgoing bit stream (12). A checking and adjusting means includes a proportional part (2), and integrating part (3) and an adjusting part (5) and functions to check and adjust the bit distance between the writing unit (13) and the reading unit (14). The proportional part (2) operates at a first clock frequency and the integrating part (3) operates at a second clock frequency, wherein the second clock frequency is allocated a lower value than the first clock frequency.

Description

15 20 25 30 35 505 380 _ 2 _ pekaren och att, vid behov, justera bitavståndet mellan den skrivande och den läsande enheten. 15 20 25 30 35 505 380 _ 2 _ the pointer and, if necessary, adjust the bit distance between the writing and reading units.

Den proportionella delen jämför en skillnad mellan det till den skrivrelaterade pekaren tilldelade värdet och det till den läsrelaterade pekaren tilldelade värdet med ett första gräns- värde och den integrerande delen summerar avvikelsen mellan nämnda skillnad och ett förväntat värde där den erhållna summan är jämförbar med ett andra gränsvärde.The proportional part compares a difference between the value assigned to the write-related pointer and the value assigned to the reading-related pointer with a first limit value and the integrating part sums the deviation between said difference and an expected value where the obtained sum is comparable with a second limit.

Resultatet av någon av dessa jämförelser är anordnat att kunna initiera en justering av avståndet mellan den skrivande och den läsande enheten genom den justerande delen.The result of any of these comparisons is arranged to be able to initiate an adjustment of the distance between the writing and the reading unit through the adjusting part.

Den proportionella delen respektive den integrerande delen verkar med en specifik klockfrekvens.The proportional part and the integrating part, respectively, operate with a specific clock frequency.

TEKNIKENS TIDIGARE STÅNDPUNKT Det är sedan länge känt att använda en transmissionsbuffert vid övergången från ett första transmissionssystem, med en viss typ av överföringsprotokoll, till ett andra transmis- sionssystem, med en annan typ av överföringsprotokoll.PRIOR ART It has long been known to use a transmission buffer in the transition from a first transmission system, with a certain type of transmission protocol, to a second transmission system, with a different type of transmission protocol.

Inom olika transmissionssystem specificeras olika frekvens- toleranser i de transporterande bitströmmarna och inom de olika transmissionssystemen finns även mekanismer för att han- tera dessa frekvenstoleranser. Detta medför att bithastigheten inom det första transmissionssystemet kan skilja sig från bit- hastigheten inom det andra transmissionssystemet.Within different transmission systems, different frequency tolerances are specified in the transporting bit streams and within the different transmission systems there are also mechanisms for handling these frequency tolerances. This means that the bit rate within the first transmission system may differ from the bit rate within the second transmission system.

Det är även tidigare känt att även om en utsändning av infor- mation sker med en väl definierad och stabil bithastighet så kan det, vid en transmission över långa sträckor, hända att, på grund av olika sorters distorsion, bithastigheten varierar något vid mottagandet av signalen. 10 15 20 25 30 35 5505 380 _ 3 _ Det faktum att två olika transmissionssystem kan verka med olika överföringshastigheter och att den första överförings- hastigheten eller bithastigheten kan variera något i tiden gör att nämnda transmissionsbuffert är nödvändig för att möjlig- göra en väl definierad och stabil bithastighet i det andra transmissionssystemet.It is also previously known that even if a transmission of information takes place at a well-defined and stable bit rate, in the case of a transmission over long distances, it may happen that, due to different kinds of distortion, the bit rate varies somewhat when the signal is received. . 10 15 20 25 30 35 5505 380 _ 3 _ The fact that two different transmission systems can operate at different transmission speeds and that the first transmission speed or the bit rate can vary slightly in time means that said transmission buffer is necessary to enable a well-defined and stable bit rate in the second transmission system.

Informationen från det första transmissionssystemet skrivs in i en transmissionsbuffert genom en skrivande enhet och läses ut från samma buffert genom en läsande enhet för bildandet av standardiserade dataramar inom det andra transmissionssys- temet.The information from the first transmission system is written into a transmission buffer by a writing unit and read out from the same buffer by a reading unit for the formation of standardized data frames within the second transmission system.

Det är tidigare känt att använda två pekare, en som represen- terar var i bufferten information skrivs in och en som repre- senterar varifrån information läses, och att detektera avstån- det mellan dessa för att därigenom kunna justera den läsande och/eller den skrivande enhetens hastighet så att inte den läsande enheten skall kunna komma ikapp den skrivande enheten, eller vice versa, för att därigenom förhindra att information förstörs genom att, exempelvis, den skrivande enheten skriver över ännu ej utläst information (read and write pointer overlap).It is previously known to use two pointers, one representing where information is entered in the buffer and one representing where information is read from, and detecting the distance between them in order to thereby adjust the reading and / or the writing. the speed of the device so that the reading device will not be able to catch up with the writing device, or vice versa, in order to thereby prevent information from being destroyed by, for example, the writing device overwriting unread information (read and write pointer overlap).

Det är även önskvärt att kunna förhindra att högfrekventa störningar i bithastigheten, jitter, respektive mer lågfrek- venta störningar i bithastigheten, drift, som finns inom det första transmissionssystemet förs över till det andra trans- missionssystemet.It is also desirable to be able to prevent high-frequency disturbances in the bit rate, jitter, and more low-frequency disturbances in the bit rate, operation, which are present within the first transmission system from being transferred to the second transmission system.

Med benämningen "jitter“ avses avvikelser hos bitpositionerna från sina nominella lägen i tid med variationer över 10 Hz och med "drift" avses avvikelser hos bitpositionerna från sina nominella lägen i tid med variationer under 10 Hz.The term "jitter" refers to deviations of the bit positions from their nominal positions in time with variations above 10 Hz and by "operation" is meant deviations of the bit positions from their nominal positions in time with variations below 10 Hz.

Det är i dessa sammanhang tidigare känt att använda en juste- ringsmetod som vi här kallar "fyllning" (eng. "stuffing") 10 15 20 25 30 35 505 380 _ 4 _ vilket betyder att de dataramar som är använda inom det andra transmissionssystemet är tilldelade så kallade justeringsbitar vilka kan fyllas eller lämnas tomma beroende på om den första bithastigheten är högre eller lägre än den bithastighet som kan förväntas från det första transmissionssystemet.In these contexts it is previously known to use an adjustment method which we here call "stuffing" 10 15 20 25 30 35 505 380 _ 4 _ which means that the data frames used within the second transmission system are assigned so-called adjustment bits which can be filled or left blank depending on whether the first bit rate is higher or lower than the bit rate that can be expected from the first transmission system.

En sådan avvikelse hos den första bithastigheten från förvän- tad bithastighet medför att den ena pekaren kommer närmare den andra och i vissa fall kan även överlappning av pekarna ske, vilket skulle medföra förstörd information.Such a deviation of the first bit rate from the expected bit rate means that one pointer gets closer to the other and in some cases there may even be an overlap of the pointers, which would result in destroyed information.

Fyllning är i dessa sammanhang den vanligast förekommande metoden att erbjuda en justering av den skrivande och den läs- ande enhetens bitavstånd från varandra, för att därmed undvika problemet med överlappande pekare, och för att kompensera för jitter respektive drift.Filling is in these contexts the most common method of offering an adjustment of the bit distance of the writing and reading unit from each other, in order to avoid the problem of overlapping pointers, and to compensate for jitter and operation, respectively.

Det är tidigare känt att i dessa avseenden använda så kallad proportionell justering, vilket innebär att bitavstàndet inom transmissionsbufferten mellan den skrivrelaterade pekaren och den läsrelaterade pekaren kontinuerligt är utvärderbart och om avståndet är mindre än ett förutbestämt gränsvärde är fyllning användbart för att justera avståndet mellan den skrivande och den läsande enheten.It is previously known to use so-called proportional adjustment in these respects, which means that the bit distance within the transmission buffer between the write-related pointer and the read-related pointer is continuously evaluable and if the distance is less than a predetermined limit value, filling is useful to adjust the distance between the writing and the reading device.

Denna justeringsmetod kan ge en något ojämn fyllning, vilket i sin tur kan medföra jitter inom det andra transmissionssystem- et. Det är därför önskvärt att fyllningen är så jämnt fördelad i tiden som möjligt för att förhindra jitter inom det andra transmissionssystemet.This adjustment method can give a slightly uneven filling, which in turn can result in jitter within the other transmission system. It is therefore desirable that the filling be as evenly distributed over time as possible to prevent jitter within the second transmission system.

Det är även tidigare känt att använda så kallad integrerande justering vilket betyder att bitavståndet inom transmissions- bufferten mellan den skrivrelaterade pekaren och den läsrela- terade pekaren kontinuerligt är medelvärdesbildat över en för- utbestämd tidsperiod, T, varefter detta medelvärdesbildade avstånd används för att integrera fram ett värde som kan jäm- 10 15 20 25 30 35 505 380 _ 5 _ föras med ett förväntat avstånd. Med denna metod kan trender som uppkommer på grund av drift detekteras och en fyllning kan utföras innan det är nödvändigt att göra så på grund av en gränsöverskridning enligt den proportionella justeringen.It is also previously known to use so-called integrative adjustment, which means that the bit distance within the transmission buffer between the write-related pointer and the read-related pointer is continuously averaged over a predetermined time period, T, after which this averaged distance is used to integrate forward a value that can be compared with an expected distance. With this method, trends that arise due to operation can be detected and a filling can be performed before it is necessary to do so due to a limit being exceeded according to the proportional adjustment.

Denna justering ger en jämnare fyllning varigenom jitter inom det andra transmissionssystemet kan undvikas.This adjustment provides a smoother filling whereby jitter within the second transmission system can be avoided.

Det är även tidigare känt att använda både proportionell och integrerande justering parallellt.It is also previously known to use both proportional and integrative adjustment in parallel.

Exempel på tidigare kända system som nyttjar denna typ av kon- troll och justering av en transmissionsbuffert ges genom pub- likationerna US-A-5 263 056, US-A-5 337 315, US-A-5 132 970, US-A-5 331 671 och WO-Al-94 00935.Examples of prior art systems utilizing this type of control and adjustment of a transmission buffer are given by publications US-A-5,263,056, US-A-5,337,315, US-A-5,132,970, US-A -5 331 671 and WO-A1-94 00935.

Vid en medelvärdesbildning av bitavstàndet mellan de tvà pekarna samt en integrering/summering av flera medelvärden krävs en stor mängd logiska kretsar, vilka i sin tur kräver utrymme, felkontroll och eventuell felkorrigering samt hög effekt med därav nödvändig kylning.An average value formation of the bit distance between the two pointers and an integration / summation of several average values requires a large number of logic circuits, which in turn require space, error control and possible error correction as well as high power with the necessary cooling.

Olika transmissionssystem med olika typer av överföringsproto- koll är tidigare kända.Different transmission systems with different types of transmission protocols are previously known.

Ett sådant överföringsprotokoll, karakteriserat av höga krav avseende bitpositionernas tidspositioner (jitter och drift), tillåter en överföring av stora datamängder i hög hastighet utan behov av multiplexering respektive demultiplexering vid sändning respektive mottagning och benämns SDH (Synchronous Digital Hierarchy).Such a transmission protocol, characterized by high requirements regarding the bit positions' time positions (jitter and operation), allows a transmission of large amounts of data at high speed without the need for multiplexing or demultiplexing during transmission and reception, respectively, and is called SDH (Synchronous Digital Hierarchy).

Ett äldre överföringsprotokoll, där det finns ett behov av multiplexering respektive demultiplexering vid sändning res- pektive mottagning, kan acceptera större avvikelser hos bit- positionernas tidspositioner (jitter och drift) och detta benämns PDH (Plesiosynchronous Digital Hierarchy). 10 15 20 25 30 35 505 580 _ 5 _ Vid en övergång från en PDH-domän till en SDH-domän är det därför av stor vikt att drift och jitter, som kan finnas inom PDH-domänen, inte förs över till SDH-domänen varför det är tidigare känt att använda ovan beskrivna transmissionsbuffert och fyllningsmetod vid just sådana övergångar.An older transmission protocol, where there is a need for multiplexing and demultiplexing when transmitting or receiving, can accept larger deviations in the bit positions' time positions (jitter and operation) and this is called PDH (Plesiosynchronous Digital Hierarchy). 10 15 20 25 30 35 505 580 _ 5 _ In a transition from a PDH domain to an SDH domain, it is therefore of great importance that operation and jitter, which may be present within the PDH domain, are not transferred to the SDH domain. why it is previously known to use the transmission buffer and filling method described above for just such transitions.

Det är även känt att använda fyllning vid en nod inom en domän, detta för att kunna hantera frekvensavvikelser mellan olika nod-klockor inom transmissionssystemet. nEnoGönzLsi: FÖR FÖRELIGGANDE UPPFINNING Tzmuswr Pnonnsn Under beaktande av teknikens tidigare ståndpunkt, såsom den beskrivits ovan, torde det få anses vara ett tekniskt problem att, med ett system avsett att kontrollera och justera en transmissionsbuffert, där en till transmissionsbufferten in- kommande bitström uppvisar en första överföringsfrekvens eller bithastighet och där en från transmissionsbufferten utgående bitström uppvisar en andra överföringsfrekvens eller bithast- ighet, varvid informationen tilldelad var och en av de till den inkommande bitströmmen hörande bitarna är skrivbar in i transmissionsbufferten via en skrivande enhet och informa- tionen tilldelad var och en av de i transmissionsbufferten inskrivna bitarna är läsbar via en läsande enhet för att till- delas den utgående bitströmmen, där en skrivrelaterad pekare är tilldelad ett värde som motsvarar en bitposition, inom transmissionsbufferten, som den skrivande enheten skriver in i och en läsrelaterad pekare är tilldelad ett värde som motsva- rar en bitposition, inom transmissionsbufferten, som den läsande enheten läser från, varvid den första överföringsfrek- vensen eller bithastigheten kan skilja sig från den andra överföringsfrekvensen eller bithastigheten, varvid en kontrol- lerande och justerande anordning, omfattande en proportionell del, en integrerande del och en justerande del, kontrollerar och justerar bitavståndet mellan den skrivrelaterade pekaren 10 15 20 25 30 35 5505 sso _ 7 _ och den läsrelaterade pekaren, där den proportionella delen jämför en skillnad mellan det till den skrivrelaterade pekare tilldelade värdet och det till den läsrelaterade pekaren till- delade värdet med ett första gränsvärde, där den integrerande delen, via en summerande enhet, summerar avvikelsen mellan nämnda skillnad och ett förväntat värde och där den erhållna summan är jämförbar med ett andra gränsvärde varvid resultatet av någon av utförda jämförelser är anordnat att initiera en justering av avståndet genom den justerande delen, kunna inse hur en integrerande del skall kunna erbjudas genom en förhål- landevis enkel, effektsnål men fortfarande mycket effektiv kretslösning.It is also known to use padding at a node within a domain, this in order to be able to handle frequency deviations between different node clocks within the transmission system. INVENTION: FOR THE PRESENT INVENTION Tzmuswr Pnonnsn In view of the prior art, as described above, it should be considered a technical problem to, with a system intended to control and adjust a transmission buffer, where a bitstream incoming to the transmission buffer first transmission frequency or bit rate and wherein a bitstream output from the transmission buffer has a second transmission frequency or bit rate, the information assigned to each of the bits associated with the incoming bitstream being writable into the transmission buffer via a writing unit and the information assigned to each one of the bits written in the transmission buffer is readable via a read unit to be assigned the output bit stream, where a write-related pointer is assigned a value corresponding to a bit position, within the transmission buffer into which the writing unit writes and a read-related pointer is to divided by a value corresponding to a bit position, within the transmission buffer, from which the reading unit reads, the first transmission frequency or bit rate being different from the second transmission frequency or bit rate, wherein a controlling and adjusting device, comprising a proportional part, an integral part and an adjusting part, controls and adjusts the bit distance between the write-related pointer 10 15 20 25 30 35 5505 sso _ 7 _ and the read-related pointer, where the proportional part compares a difference between the value assigned to the write-related pointer and the value assigned to the reading-related pointer with a first limit value, where the integrating part, via a summing unit, sums the deviation between said difference and an expected value and where the obtained sum is comparable with a second limit value whereby the result of any of comparisons are arranged to initiate an adjustment of the distance through the adjusting part, be able to realize how an integral part can be offered through a relatively simple, power-efficient but still very efficient circuit solution.

Det är vidare ett tekniskt problem att kunna inse den omstän- digheten att en integrerande justering kan erhållas genom en lägre klockfrekvens än vad som är nödvändigt för en proportio- nell justering och att därutöver kunna inse vilka möjligheter denna omständighet kan erbjuda.It is also a technical problem to be able to realize the fact that an integrative adjustment can be obtained through a lower clock frequency than is necessary for a proportional adjustment and to also be able to realize what possibilities this circumstance can offer.

Det måste då även få anses vara ett tekniskt problem att kunna inse hur den dämpande verkan av jitter och drift hos den in- kommande bitströmmen skall kunna ökas i relation till redan känd teknik på ett enkelt och kostnadseffektivt sätt.It must then also be considered a technical problem to be able to realize how the damping effect of jitter and operation of the incoming bitstream can be increased in relation to already known technology in a simple and cost-effective manner.

Det är ett ytterligare tekniskt problem att kunna inse vilka möjligheter som skapas genom att låta den proportionella delen verka med en första klockfrekvens och att låta den integreran- de delen verkar med en andra klockfrekvens där den andra klockfrekvensen är tilldelad ett betydligt lägre värde än den första klockfrekvensen.It is a further technical problem to be able to realize what possibilities are created by allowing the proportional part to operate with a first clock frequency and to let the integrating part operate with a second clock frequency where the second clock frequency is assigned a significantly lower value than the first the clock frequency.

Det är då ett tekniskt problem att kunna inse vilka förutsät- tningar som krävs för att den integrerande delen skall kunna verka med en lägre klockfrekvens än den proportionella delen.It is then a technical problem to be able to realize what conditions are required for the integrating part to be able to operate with a lower clock frequency than the proportional part.

Det är även ett tekniskt problem att kunna inse de fördelar som är förknippade med att den första klockfrekvensen utgöres 10 15 20 25 30 35 505 380 _ 5 _ av en systembestämd klockfrekvens och vilka möjligheter som erbjuds genom att låta den andra klockfrekvensen få vara varierbar.It is also a technical problem to be able to realize the advantages associated with the fact that the first clock frequency is constituted by a system-determined clock frequency and the possibilities offered by allowing the second clock frequency to be variable.

Det måste då få anses vara ett tekniskt problem att kunna inse hur möjligheten skall kunna erbjudas för att låta den andra klockfrekvensen få vara varierbar.It must then be considered a technical problem to be able to realize how the opportunity can be offered to allow the second clock frequency to be variable.

Det måste få anses vara ytterligare ett tekniskt problem att kunna inse vilket värde den andra klockfrekvensen skall till- delas i relation till den första klockfrekvensen för att däri- genom erhålla en önskad teknisk effekt.It must be considered an additional technical problem to be able to realize which value the second clock frequency is to be assigned in relation to the first clock frequency in order to thereby obtain a desired technical effect.

Det är ett tekniskt problem att kunna inse de förutsättningar som krävs för att den proportionella delen skall kunna erbjuda en tillfredsställande justering av den läsande och/eller den skrivande enheten i relation till drift och jitter samt skil- lnader i bithastigheter mellan den första och den andra bit- hastigheten.It is a technical problem to be able to realize the conditions required for the proportional part to be able to offer a satisfactory adjustment of the reading and / or writing unit in relation to operation and jitter as well as differences in bit rates between the first and the second. bit rate.

Det är ett ytterligare tekniskt problem att kunna inse de för- utsättningar som krävs för att den integrerande delen skall kunna erbjuda en tillfredsställande justering av den läsande och/eller den skrivande enheten i relation till drift och jit- ter samt skillnader i bithastigheten mellan den första och den andra bithastigheten.It is a further technical problem to be able to realize the conditions required for the integrating part to be able to offer a satisfactory adjustment of the reading and / or writing unit in relation to operation and jitter and differences in the bit rate between the first and the second bit rate.

Det måste då få anses vara ett ytterligare tekniskt problem att kunna inse fördelarna med, och förutsättningarna för, att vissa vitala komponenter inom den proportionella delen och den integrerande delen skall kunna vara gemensamma för de två delarna.It must then be considered as an additional technical problem to be able to realize the advantages of, and the conditions for, that certain vital components within the proportional part and the integral part can be common to the two parts.

Det är ett tekniskt problem att kunna inse betydelsen av att den inkommande bitströmmen och den utgående bitströmmen kan härröra från skilda överföringsprotokoll. 10 15 20 25 30 35 ' 505 380 _ 9 _ Det måste då få anses vara ett tekniskt problem att kunna inse betydelsen av, och fördelen med, att det ena överföringsproto- kollet kan utgöras av ett PDH-protokoll och att det andra överföringsprotokollet kan utgöras av ett SDH-protokoll.It is a technical problem to be able to realize the significance of the fact that the incoming bitstream and the outgoing bitstream can originate from different transmission protocols. It must then be considered a technical problem to be able to realize the importance of, and the advantage of, that one transmission protocol can consist of a PDH protocol and that the other transmission protocol can consists of an SDH protocol.

Det är ett tekniskt problem att kunna inse fördelarna med att den andra överföringsfrekvensen eller bithastigheten är sys- tembestämd och beroende av SDH-protokollet.It is a technical problem to be able to realize the advantages of the second transmission frequency or bit rate being system-determined and dependent on the SDH protocol.

Det måste då få anses vara ett tekniskt problem att kunna inse vilka fördelar som erbjuds genom att en första klockfrekvens är tilldelad samma frekvens som den systembestämda andra över- föringsfrekvensen eller bithastigheten.It must then be considered a technical problem to be able to realize the advantages offered by a first clock frequency being assigned the same frequency as the system-determined second transmission frequency or bit rate.

Det är ett tekniskt problem att kunna inse vilka fördelar som erbjuds genom att justeringen av avståndet mellan den läsande enheten och den skrivande enheten kan utföras genom så kallad fyllning.It is a technical problem to be able to realize the advantages offered by the fact that the adjustment of the distance between the reading unit and the writing unit can be carried out by so-called filling.

Det måste då få anses vara ytterligare ett tekniskt problem att kunna inse vilka förutsättningar som krävs för att kunna erbjuda nödvändiga fyllningsmöjligheter.It must then be considered an additional technical problem to be able to realize the conditions required to be able to offer the necessary filling possibilities.

Lösuiucnn För att kunna lösa ett eller flera av de ovan angivna tekniska problemen anvisar nu föreliggande uppfinning ett system avsett att kontrollera och justera en transmissionsbuffert där en till transmissionsbufferten inkommande bitström uppvisar en första överföringsfrekvens eller bithastighet och där en från transmissionsbufferten utgående bitström uppvisar en andra överföringsfrekvens eller bithastighet.Solving In order to solve one or more of the above technical problems, the present invention now provides a system for controlling and adjusting a transmission buffer where a bitstream incoming to the transmission buffer has a first transmission frequency or bit rate and where a bitstream exiting the transmission buffer has a second transmission frequency. or bit rate.

Enligt känd teknik är den information som är tilldelad var och en av de till den inkommande bitströmmen hörande bitarna skrivbar in i transmissionsbufferten via en skrivande enhet och den information som är tilldelad var och en av de i trans- 10 15 20 25 30 35 _ 10 _ missionsbufferten inskrivna bitarna är läsbar, via en läsande enhet, för att tilldelas den utgående bitströmmen.According to the prior art, the information assigned to each of the bits associated with the incoming bit stream is writable into the transmission buffer via a writing unit and the information assigned to each of the bits in the transmission. the mission buffer written bits are readable, via a reading unit, to be assigned to the outgoing bit stream.

Vidare är en skrivrelaterad pekare tilldelad ett värde som motsvarar en bitposition, inom transmissionsbufferten, som den skrivande enheten skriver in i, och en läsrelaterad pekare är tilldelad ett värde som motsvarar en bitposition, inom trans- missionsbufferten, som den läsande enheten läser från.Further, a write-related pointer is assigned a value corresponding to a bit position, within the transmission buffer, into which the writing unit writes, and a read-related pointer is assigned a value corresponding to a bit position, within the transmission buffer, from which the reading unit reads.

Den första överföringsfrekvensen eller bithastigheten kan skilja sig från den andra överföringsfrekvensen eller bithas- tigheten och en kontrollerande och justerande anordning, om- fattande en proportionell del, en integrerande del och en ju- sterande del, kontrollerar och justerar bit avståndet mellan den skrivande enheten och den läsande enheten för att därige- nom undvika överlappning av enheterna och för att förhindra en fortplantning av jitter och drift från den första överförings- frekvensen till den andra överföringsfrekvensen.The first transmission frequency or bit rate may differ from the second transmission frequency or bit rate and a controlling and adjusting device, comprising a proportional part, an integrating part and an adjusting part, controls and adjusts the bit distance between the writing unit and the reading unit in order to thereby avoid duplication of the units and to prevent a propagation of jitter and operation from the first transmission frequency to the second transmission frequency.

Enligt känd teknik är den proportionella delen anpassad att jämföra en skillnad mellan det till den skrivrelaterade pekare tilldelade värdet och det till den läsrelaterade pekaren till- delade värdet med ett första gränsvärde och den integrerande delen summerar avvikelsen mellan skillnaden och ett förväntat värde via en summerande enhet och jämför den erhållna summan med ett andra gränsvärde, varvid resultatet av någon av dessa jämförelser är anordnat att kunna initiera en justering av bitavstàndet mellan den läsande och den skrivande enheten genom den justerande delen.According to the prior art, the proportional part is adapted to compare a difference between the value assigned to the write-related pointer and the value assigned to the reading-related pointer with a first limit value and the integrating part sums the deviation between the difference and an expected value via a summing unit. and comparing the sum obtained with a second limit value, the result of any of these comparisons being arranged to be able to initiate an adjustment of the bit distance between the reading and the writing unit through the adjusting part.

Specifikt anvisar föreliggande uppfinning att den integrerande delen omfattar en nedsamplande enhet, varigenom den integre- rande delen kan verka med en klockfrekvens som är lägre än den klockfrekvens som systemet i övrigt verkar med.Specifically, the present invention provides that the integrating part comprises a downsampling unit, whereby the integrating part can operate with a clock frequency which is lower than the clock frequency at which the system otherwise operates.

Detta medför att den proportionella delen verkar med en första klockfrekvens, att den integrerande delen verka med en andra 10 15 20 25 30 35 Äsos sen _ 11 _ klockfrekvens och att den andra klockfrekvensen är tilldelad ett lägre värde än den första klockfrekvensen.This means that the proportional part operates with a first clock frequency, that the integrating part operates with a second clock frequency and that the second clock frequency is assigned a lower value than the first clock frequency.

Vidare anvisas att den nedsamplande enheten kan vara juster- bar, vilket medför att den andra klockfrekvensen är varierbar.It is further indicated that the sampling unit can be adjustable, which means that the second clock frequency is variable.

Det är föreslaget att den andra klockfrekvensen är i storleks- ordningen 500 till 1500, företrädesvis omkring 1000, gånger lägre än första klockfrekvensen.It is proposed that the second clock frequency be in the order of 500 to 1500, preferably about 1000, times lower than the first clock frequency.

Med en första klockfrekvens i området 2 till 3 MHz, vilket är ett normalt område för klockfrekvenser enligt känd teknik, ger en 1000 gånger lägre andra klockfrekvens en god dämpning av frekvensavvikelser som ligger i storleksordningen under 1 till 1,5 kHz enligt Nyquist-kriteriet, vilket är det område där mycket av jittret men framför allt driften ligger.With a first clock frequency in the range 2 to 3 MHz, which is a normal range for clock frequencies according to the prior art, a 1000 times lower second clock frequency provides a good attenuation of frequency deviations in the order of 1 to 1.5 kHz according to the Nyquist criterion. which is the area where much of the jitter but above all the operation is located.

Den proportionella delen kan byggas upp kring en första sub- traherande enhet, vilken är anpassad att detektera en skillnad mellan det till den skrivrelaterade pekaren tilldelade värdet och det till den läsrelaterade pekaren tilldelade värdet, och en första jämförande enhet, vilken är anpassad att jämföra den erhållna skillnaden med ett första gränsvärde.The proportional part can be built around a first subtracting unit, which is adapted to detect a difference between the value assigned to the write-related pointer and the value assigned to the reading-related pointer, and a first comparative unit, which is adapted to compare the obtained the difference with a first limit value.

Vidare kan den integrerande delen byggas upp kring en andra subtraherande enhet, vilken är anpassad att detektera en skil- lnad mellan det till den skrivrelaterade pekaren tilldelade värdet och det till den läsrelaterade pekaren tilldelade vär- det, en tredje subtraherande enhet, vilken är anpassad att detektera en avvikelse mellan den, av den andra subtraherande enheten detekterade skillnaden och en förväntad skillnad, en summerande enhet, vilken är anpassad att summerar ett antal konsekutiva, av den tredje subtraherande enheten detekterade, avvikelser, en andra jämförande enhet, vilken är avsedd att jämföra den erhållna summan med ett andra gränsvärde och en nollställande enhet, vilken är anpassad att, vid en justering, initierad av den andra jämförande enheten, nollställa den 10 15 20 25 30 35 505 380 _12- summerande enheten.Furthermore, the integrating part can be built around a second subtracting unit, which is adapted to detect a difference between the value assigned to the write-related pointer and the value assigned to the reading-related pointer, a third subtracting unit, which is adapted to detect a discrepancy between the difference detected by the second subtracting unit and an expected difference, a summing unit, which is adapted to sum a number of consecutive, deviations detected by the third subtracting unit, a second comparative unit, which is intended to compare the sum obtained with a second limit value and a zeroing unit, which is adapted to, at an adjustment, initiated by the second comparative unit, zero the 10 15 20 25 30 35 505 380 _12 summing unit.

Med syftet att förenkla och effektivisera kan det även tänkas att den första subtraherande enheten, hörande till den propor- tionella delen, och den andra subtraherande enheten, hörande till den integrerande delen, utgöres av en gemensam subtra- herande enhet.With the aim of simplifying and streamlining, it is also conceivable that the first subtracting unit, belonging to the proportional part, and the second subtracting unit, belonging to the integrating part, consist of a common subtracting unit.

Systemet kan användas där den inkommande bitströmmen härrör från ett första överföringsprotokoll och den utgående bit- strömmen kommer att tilldelas ett andra överföringsprotokoll.The system can be used where the incoming bitstream is derived from a first transmission protocol and the outgoing bitstream will be assigned a second transmission protocol.

Uppfinningen anvisar även att det första överföringsproto- kollet kan utgöras av ett PDH-protokoll och att det andra överföringsprotokollet kan utgöras av ett SDH-protokoll.The invention also indicates that the first transmission protocol may be a PDH protocol and that the second transmission protocol may be an SDH protocol.

Vid ett SDH-protokoll är det vanligt att den systembestämda överföringsfrekvensen eller bithastigheten uppgår till 2,304 MHz.In the case of an SDH protocol, it is common for the system-determined transmission frequency or bit rate to be 2.304 MHz.

Uppfinningen anvisar att den första klockfrekvens, för enkel- hets skull, sammanfaller med den systembestämda överförings- frekvensen och att därför även den är i storleksordningen 2,304 MHz.The invention indicates that the first clock frequency, for the sake of simplicity, coincides with the system-determined transmission frequency and that therefore it is also in the order of 2.304 MHz.

Den justerande delen är anpassad att, beroende av resultatet av någon av jämförelserna i den proportionella respektive den integrerande delen, utföra justeringen av avståndet mellan den skrivande och den läsande enheten genom fyllning.The adjusting part is adapted to, depending on the result of one of the comparisons in the proportional and the integrating part, perform the adjustment of the distance between the writing and the reading unit by filling.

Den utgående bitströmmen är formad till standardiserade data- ramar, enligt använt protokoll, och fyllningen består i att åtminstone två bitar inom varje utgående dataram utgör juste- ringsbitar: - där båda justeringsbitarna lämnas utan information om en justering är initierad på grund av att en jämförelse 10 15 20 25 30 35 5505 :so _13- visar att den första överföringsfrekvensen eller bit- hastigheten är lägre än den andra överföringsfrekvensen eller bithastigheten, - där båda justeringsbitarna tilldelas information om en justering är initierad på grund av att en jämförelse visar att första överföringsfrekvensen eller bithastig- heten är högre än andra överföringsfrekvensen eller bit- hastigheten eller - där en justeringstbit lämnas utan information och en justeringsbit tilldelas information om en justering inte är initierad.The output bit stream is formed into standardized data frames, according to the protocol used, and the filling consists of at least two bits within each output data frame constituting adjustment bits: - where both adjustment bits are left without information if an adjustment is initiated due to a comparison 10 15 20 25 30 35 5505: so _13- shows that the first transmission frequency or bit rate is lower than the second transmission frequency or bit rate, - where both adjustment bits are assigned information if an adjustment is initiated because a comparison shows that the first transmission frequency or the bit rate is higher than the other transmission frequency or bit rate or - where an adjustment bit is left without information and an adjustment bit is assigned information if an adjustment is not initiated.

Varje justeringsbit är tilldelad en kontrollbit, vilken är anpassad att indikera om tillhörande justeringsbit är fylld eller ej.Each adjustment bit is assigned a control bit, which is adapted to indicate whether the associated adjustment bit is filled or not.

FÖRDELAR De fördelar som främst kan få anses vara kännetecknande för ett system, i enlighet med föreliggande uppfinning, är att härigenom har möjligheterna skapats att kunna erbjuda en kon- troll och en justering av skrivning till och läsning frán en digital transmissionsbuffert, där en initierad justering klarar av att dämpa ut avvikelser hos bitpositionernas tids- positioner i relation till förväntade avvikelser och där jus- teringen klarar av att kompensera för de skillnader i överfö- ringsfrekvens eller bithastighet som kan föreligga vid över- gången frán ett överföringsprotokoll till ett annat, och spe- cifikt vid övergången från en PDH-domän till en SDH-domän, i en utsträckning som krävs för informationsöverföringen inom en SDH-domän. Föreliggande uppfinning kan erbjuda detta med ett färre antal komponenter och med en effektivare dämpning av förekommande jitter och drift än vad som är möjligt enligt tidigare känd teknik. 10 15 20 25 30 35 505 380 Det som främst kan få anses vara kännetecknande för ett system, i enlighet med föreliggande uppfinning, anges i det efterföljande patentkravets 1 kännetecknande del.ADVANTAGES The advantages that can mainly be considered as characteristic of a system, in accordance with the present invention, are that in this way the possibilities have been created to be able to offer a control and an adjustment of writing to and reading from a digital transmission buffer, where an initiated adjustment capable of attenuating deviations of the bit positions' time positions in relation to expected deviations and where the adjustment is able to compensate for the differences in transmission frequency or bit rate that may exist at the transition from one transmission protocol to another, and spe - specifically at the transition from a PDH domain to an SDH domain, to the extent required for the transfer of information within an SDH domain. The present invention can provide this with a smaller number of components and with a more efficient attenuation of existing jitter and operation than is possible according to prior art. What may primarily be considered as characteristic of a system, in accordance with the present invention, is stated in the characterizing part of the appended claim 1.

KORT FIGURBESKRIVNING Ett system, uppvisande de med föreliggande uppfinning förknip- pade egenheterna, skall i exemplifierande syfte nu närmare beskrivas med hänvisning till bifogad ritning, där; figur 1 figur 2 figur 3 figur 4 figur 5 figur 6 figur 7 visar schematiskt och mycket förenklat hur infor- mationsflödet kan passera från en domän till en annan, visar i blockschemaform en transmissionsbuffert med tillhörande kontrollerande och justerande system, visar funktionen hos en cirkulär transmissions- buffert, visar gränsfrekvenser och därtill relaterad dämpande effekt för delar i systemet som är tilldelade olika klockfrekvenser, visar genom två diagram, diagram A och diagram B, hur en integrerande del arbetar, visar en föreslagen utföringsform av en nedsamp- lande enhet, visar en alternativ utföringsform av delar av ett kontrollerande och justerande system, 10 15 20 25 30 35 505 380 _15.. figur 8 visar den principiella uppbyggnaden av en dataram och figur 9 visar en alternativ utföringsform med ett antal parallella transmissionsbuffertar. nnsmuvurnc övsn nu Fönzsnaczn U-rröniucsronn Föreliggande uppfinning hänför sig till ett system som är av- sett att verka som buffert mellan två olika typer av överför- ingsprotokoll eller i en nod mellan två överföringsprotokoll av samma typ.BRIEF DESCRIPTION OF THE DRAWINGS A system, having the peculiarities associated with the present invention, will now be described in more detail, by way of example, with reference to the accompanying drawing, in which; figure 1 figure 2 figure 3 figure 4 figure 5 figure 6 figure 7 shows schematically and very simply how the information flow can pass from one domain to another, shows in block diagram form a transmission buffer with associated controlling and adjusting systems, shows the function of a circular transmission buffer, shows cut-off frequencies and related damping effect for parts of the system that are assigned different clock frequencies, shows through two diagrams, diagram A and diagram B, how an integrating part works, shows a proposed embodiment of a downsampling unit, shows a alternative embodiment of parts of a controlling and adjusting system, figure 8 shows the basic structure of a data frame and figure 9 shows an alternative embodiment with a number of parallel transmission buffers. The present invention relates to a system intended to act as a buffer between two different types of transfer protocols or in a node between two transfer protocols of the same type.

I det senare fallet finns det ett behov att dämpa uppkommet jitter och drift så att detta ej fortplantas och förs vidare genom systemet samt att kompensera för olika klockfrekvenser hos olika nod-klockor. Här är kraven på prestanda inte lika höga som i det första fallet men icke desto mindre kan före- liggande uppfinning komma till användning även här eftersom den erbjuder såväl en högpresterande som en kostnadseffektiv lösning.In the latter case, there is a need to attenuate the generated jitter and operation so that this is not propagated and passed on through the system and to compensate for different clock frequencies of different node clocks. Here, the requirements for performance are not as high as in the first case, but nevertheless the present invention can be used here as well because it offers both a high-performance and a cost-effective solution.

I det första fallet är kraven högre eftersom det här kan före- ligga en avsevärd skillnad mellan överföringsfrekvenserna eller bithastigheterna inom de två olika överföringsprotokol- len. Det kan till och med vara så att det ena protokollet är ett PDH-protokoll medan det andra protokollet ett SDH-proto- koll. I det fallet ställs ytterst höga krav på den mellan de två protokollen verkande bufferten för att de höga krav på tidsprecision som finns inom SDH-protokollet skall kunna till- fredsställas.In the first case, the requirements are higher because there may be a significant difference between the transmission frequencies or the bit rates within the two different transmission protocols. It may even be the case that one protocol is a PDH protocol while the other protocol is an SDH protocol. In that case, extremely high demands are placed on the buffer acting between the two protocols in order for the high demands on time precision that exist within the SDH protocol to be satisfied.

I figur 1 visas, ytterst förenklat, hur information utgår från en avsändare Al, vilken befinner sig inom en första domän A, exempelvis en PDH-domän, där en första överföringsfrekvens Af eller bithastighet verkar. 10 15 20 25 30 35 505 380 _ 16 _ Mottagaren A'l befinner sig inom en andra domän A', exempelvis en SDH-domän, inom vilken en andra överföringsfrekvens A', eller bithastighet verkar. För att ta hand om de omformningar av datapaket eller dataramar, som krävs vid övergången från den ena domänen till den andra, finns ett omformande arran- gemang B, vilket verkar som ett gränssnitt mellan de två domä- nerna A, A'. Detta arrangemang B har mycket förenklat en buf- fert Bl, en mottagande enhet B2, en avkodande enhet B3, en kodande enhet B4 och en sändande enhet B5.Figure 1 shows, extremely simply, how information originates from a sender A1, which is located within a first domain A, for example a PDH domain, where a first transmission frequency Aff or bit rate operates. The receiver A'l is located within a second domain A ', for example an SDH domain, within which a second transmission frequency A', or bit rate operates. In order to take care of the transformations of data packets or data frames, which are required in the transition from one domain to the other, there is a transformative arrangement B, which acts as an interface between the two domains A, A '. This arrangement B has greatly simplified a buffer B1, a receiving unit B2, a decoding unit B3, a coding unit B4 and a transmitting unit B5.

Den mottagande enheten B2 tar emot digital information, vilken ankommer i form av standardiserade dataramar och med den första överföringsfrekvensen Af eller bithastigheten, enligt det protokoll som användes inom den första domänen A. Varje ram innehåller specifik information som är relaterad till ramens format inom aktuellt protokoll samt adress och informa- tion till mottagaren. Den avkodande enheten B3 väljer ut väsentliga databitar som nödvändigtvis behöver sändas vidare för att informationen skall kunna nå mottagaren A'l och ram- specifika databitar skalas bort.The receiving unit B2 receives digital information, which arrives in the form of standardized data frames and with the first transmission frequency Af or the bit rate, according to the protocol used in the first domain A. Each frame contains specific information related to the frame format within the current protocol. and address and information to the recipient. The decoding unit B3 selects essential data bits that necessarily need to be transmitted in order for the information to reach the receiver A1 and frame-specific data bits are scaled away.

De väsentliga bitarna skrivs in i bufferten Bl varefter de läses ut ur bufferten och vidare till den kodande enheten B4.The essential bits are written into the buffer B1, after which they are read out of the buffer and on to the coding unit B4.

Här kodas informationen om för att forma standardiserade dataramar enligt det protokoll som används inom den andra domänen A'.Here, the information is encoded to form standardized data frames according to the protocol used within the second domain A '.

Dataramarna skickas sedan, via den sändande enheten B5, vidare in i den andra domänen A' och med den andra överföringsfrek- vensen A'f eller bithastigheten för att slutligen nå fram till mottagaren A'l.The data frames are then sent, via the transmitting unit B5, further into the second domain A 'and with the second transmission frequency A'f or the bit rate to finally reach the receiver A'1.

Det är för en fackman uppenbart att informationsflödet även kan gå åt andra hållet men i förenklande syfte beskrivs endast flödet i en riktning.It is obvious to a person skilled in the art that the flow of information can also go in the other direction, but for the sake of simplicity only the flow is described in one direction.

Denna teknik är i allt tidigare känd och då föreliggande upp- 10 15 20 25 30 35 Äsos san _17.. finning specifikt hänför sig till funktionen hos bufferten Bl kommer övriga enheter inom det omformande arrangemanget B inte att behandlas vidare här. På samma sätt är den specifika upp- byggnaden av dataramar eller dataceller enligt olika protokoll tidigare känd varför inte heller denna kommer att beröras vidare här.This technique is known in the prior art and since the present invention specifically relates to the function of the buffer B1, other units within the reshaping arrangement B will not be discussed further here. In the same way, the specific structure of data frames or data cells according to various protocols is previously known, which is why this will not be touched on further here either.

Med hänvisning till figur 2 visas således ett system avsett att kunna kontrollera och justera åtminstone en buffert Bl enligt figur 1. Bufferten Bl omfattar bland annat en trans- missionsbuffert 1 där en till transmissionsbufferten inkom- mande bitström 11 uppvisar en första överföringsfrekvens fl eller bithastighet och där en från transmissionsbufferten 1 utgående bitström 12 uppvisar en andra överföringsfrekvens fz eller bithastighet.Referring to Figure 2, there is thus shown a system intended to be able to control and adjust at least one buffer B1 according to Figure 1. The buffer B1 comprises, inter alia, a transmission buffer 1 where a bit stream 11 entering the transmission buffer has a first transmission frequency f1 or bit rate and where a bit stream 12 emanating from the transmission buffer 1 has a second transmission frequency fz or bit rate.

Den information som är tilldelad var och en av de till den inkommande bitströmmen 11 hörande bitarna är skrivbar in i transmissionsbufferten 1 via en skrivande enhet 13 och den information som är tilldelad var och en av de i transmissions- bufferten 1 inskrivna bitarna är läsbar via en läsande enhet 14 för att tilldelas den utgående bitströmmen 12.The information assigned to each of the bits belonging to the incoming bit stream 11 is writable into the transmission buffer 1 via a writing unit 13, and the information assigned to each of the bits written into the transmission buffer 1 is readable via a reading unit 14 for assigning the outgoing bit stream 12.

I figur 3 visas att transmissionsbufferten 1 kan utgöras av en cirkulär FIFO (First In - First Out) buffert vilken, i den här beskrivna utföringsformen, är tilldelad 48 bitar numrerade fràn 0 till 47. En skrivrelaterad pekare 15 är hela tiden tilldelad ett värde som motsvarar den bitposition som den skrivande enheten 13 skriver in i och en läsrelaterad pekare 16 är hela tiden tilldelad ett värde som motsvarar den bit- position som den läsande enheten 14 läser från.Figure 3 shows that the transmission buffer 1 can be constituted by a circular FIFO (First In - First Out) buffer which, in the embodiment described here, is assigned 48 bits numbered from 0 to 47. A write-related pointer 15 is always assigned a value which corresponds to the bit position that the writing unit 13 enters and a read-related pointer 16 is always assigned a value corresponding to the bit position from which the reading unit 14 reads.

Eftersom den första överföringsfrekvensen fl eller bithastig- heten tillfälligtvis kan skilja sig fràn den andra överfö- ringsfrekvensen fz eller bithastigheten, på grund av jitter och drift, men även kontinuerligt, på grund av den praktiska funk- tionen inom det omformande arrangemanget B, omfattar bufferten 10 15 20 25 30 35 _ 13 _ Bl även en kontrollerande och justerande anordning som kont- rollerar bitavstàndet mellan de två enheterna 13, 14 och som kan initiera en justering av detta avstånd varigenom den läsande enheten 14 inte kan kommer för nära eller riskera att gå om den skrivande enheten 13, eller vice versa.Since the first transmission frequency f1 or the bit rate may temporarily differ from the second transmission frequency fz or the bit rate, due to jitter and operation, but also continuously, due to the practical function of the converting arrangement B, the buffer comprises 10 15 20 25 30 35 _ 13 _ Bl also a controlling and adjusting device which controls the bit distance between the two units 13, 14 and which can initiate an adjustment of this distance whereby the reading unit 14 can not get too close or risk go about the writing unit 13, or vice versa.

Denna kontrollerande och justerande anordning omfattar en proportionell del 2, en integrerande del 3 och en justerande del 4 och har således till uppgift att kontrollera bitavstàn- det mellan den skrivrelaterade pekaren 15 och den läsrelate- rade pekaren 16 för att därvid kunna justera bitavstándet mellan den skrivande och den läsande enheten 13, 14.This controlling and adjusting device comprises a proportional part 2, an integrating part 3 and an adjusting part 4 and thus has the task of controlling the bit distance between the write-related pointer 15 and the reading-related pointer 16 in order to be able to adjust the bit distance between the writing and reading unit 13, 14.

I figur 2 visas att den proportionella delen 2 omfattar en första subtraherande enhet 21, vilken är anpassad att detek- tera en skillnad mellan det till den skrivrelaterade pekaren 15 tilldelade värdet och det till den läsrelaterade pekaren 16 tilldelade värdet, och en första jämförande enhet 22, vilken är anpassad att jämföra den erhållna skillnaden med ett första gränsvärde "a".Figure 2 shows that the proportional part 2 comprises a first subtracting unit 21, which is adapted to detect a difference between the value assigned to the write-related pointer 15 and the value assigned to the reading-related pointer 16, and a first comparative unit 22. , which is adapted to compare the difference obtained with a first limit value "a".

Om denna jämförelse visar att bitavstándet mellan de två 16 är för litet initierar den jämförande enheten 4 en justering av avståndet mellan enheterna 13 och 14. pekarna 15, I figur 2 visas även att den integrerande delen 3 omfattar en andra subtraherande enhet 31, vilken är anpassad att detektera en skillnad mellan det till den skrivrelaterade pekaren 15 tilldelade värdet och det till den läsrelaterade pekaren 16 tilldelade värdet, en tredje subtraherande enhet 32, vilken är anpassad att detektera en avvikelse mellan den, av den andra subtraherande enheten 31 detekterade skillnaden och en för- väntad skillnad "b", en summerande enhet 33, vilken är anpas- sad att summerar ett antal konsekutiva avvikelser, en andra jämförande enhet 34, vilken är avsedd att jämföra den erhållna summan med ett andra gränsvärde "c" samt en nollställande en- het 35, vilken är anpassad att, vid en justering, initierad av 10 15 20 25 30 35 *505 580 _ 19 _ den andra jämförande enheten 34, nollställa den summerande en- heten 33.If this comparison shows that the bit distance between the two 16s is too small, the comparating unit 4 initiates an adjustment of the distance between the units 13 and 14. the pointers 15, Figure 2 also shows that the integrating part 3 comprises a second subtracting unit 31, which is adapted to detect a difference between the value assigned to the write-related pointer 15 and the value assigned to the read-related pointer 16, a third subtracting unit 32, which is adapted to detect a discrepancy between the difference detected by the second subtracting unit 31 and a expected difference "b", a summing unit 33, which is adapted to sum a number of consecutive deviations, a second comparative unit 34, which is intended to compare the sum obtained with a second limit value "c" and a resetting one unit 35, which is adapted to, in an adjustment initiated by the second comparative unit 34, reset the sum other units 33.

Den integrerande delen 3 omfattar även en nedsamplande enhet 36 varigenom den integrerande delen kan verka med en klock- frekvens som är lägre än den klockfrekvens som systemet i övrigt verkar med.The integrating part 3 also comprises a sampling unit 36 whereby the integrating part can operate with a clock frequency which is lower than the clock frequency with which the system otherwise operates.

Detta medför att den proportionella delen 2 verkar med en första klockfrekvens, att den integrerande delen 3 verkar med en andra klockfrekvens och att den andra klockfrekvensen är tilldelad ett lägre värde än den första klockfrekvensen.This means that the proportional part 2 operates with a first clock frequency, that the integrating part 3 operates with a second clock frequency and that the second clock frequency is assigned a lower value than the first clock frequency.

Denna lösning erbjuder en relativt enkel kretskonstruktion (kombinatorik och adderare) av den integrerande delen 3 där ingen effektkrävande medelvärdesbildande krets, som arbetar med höga frekvenser, är nödvändig.This solution offers a relatively simple circuit construction (combinatorics and adder) of the integrating part 3 where no power-requiring averaging circuit operating at high frequencies is necessary.

I figur 4 visas att, enligt Nyquist-kriteriet, en lägre gräns- frekvens hos den integrerande delen medför en högre dämpande effekt inom det aktiva frekvensområdet eftersom klockfrek- vensen i det här fallet kan jämföras med en samplingsfrekvens.Figure 4 shows that, according to the Nyquist criterion, a lower cut-off frequency of the integral part results in a higher attenuating effect within the active frequency range since the clock frequency in this case can be compared with a sampling frequency.

Enligt Nyquist-kriteriet motsvaras gränsfrekvensen för det aktiva området av cirka halva samplingsfrekvensen (klock- frekvensen), vilket ger den integrerande delen 3 en gräns- frekvens fl som är betydligt lägre än den proportionella delens 2 gränsfrekvens f,. Visserligen minskas det aktiva frekvens- områden betydligt med en lägre samplingsfrekvens (klockfrek- vens) men då syftet med dämpningen hos den integrerande delen i första hand ligger i att dämpa lågfrekventa störningar utgör detta ingen begränsning i funktionen.According to the Nyquist criterion, the cut-off frequency for the active region corresponds to about half the sampling frequency (the clock frequency), which gives the integrating part 3 a cut-off frequency f1 which is considerably lower than the cut-off frequency f1 of the proportional part 2. Admittedly, the active frequency ranges are significantly reduced with a lower sampling frequency (clock frequency), but since the purpose of the attenuation of the integral part is primarily to attenuate low-frequency interference, this does not constitute a limitation in the function.

Det är däremot lämpligt att làta den proportionella delen verka med samma klockfrekvens som den använda systemfrekvensen för att därigenom fortfarande kunna kompensera för snabba variationer i skillnaden mellan de två överföringsfrekvenserna 10 15 20 25 30 35 505 380 _ 20 _ fl, fz eller bithastigheterna.On the other hand, it is suitable to operate the proportional part at the same clock frequency as the system frequency used in order to thereby still be able to compensate for rapid variations in the difference between the two transmission frequencies 10 15 20 25 30 35 505 380 _ 20 _ fl, fz or the bit rates.

Den skrivande enheten 13 skriver kontinuerligt med hastigheten för till bufferten inkommande databitar ll. Den läsande enhe- ten 14 läser kontinuerligt med den hastighet som krävs för att bilda dataramar inom den andra domänen A'. Det finns dock, inom uppbyggnaden av dataramarna inom den andra domänen, ut- rymme för att till viss del justera, öka eller minska, hastig- heten hos den läsande enheten 14.The writing unit 13 writes continuously at the speed of data bits 11 entering the buffer. The reading unit 14 reads continuously at the speed required to form data frames within the second domain A '. However, within the structure of the data frames within the second domain, there is room to adjust, increase or decrease, to some extent, the speed of the reading unit 14.

Med ytterligare hänvisning till figur 3 visas att det första gränsvärdet "a“, som den proportionella delen 2 verkar mot, består av två marginaler, en överfyllnadsmarginal "al" och en underfyllnadsmarginal "a2", vilka skall indikera när det föreligger en risk för en överfylld eller en tömd buffert.With further reference to Figure 3, it is shown that the first limit value "a", against which the proportional part 2 acts, consists of two margins, an overfill margin "a1" and an underfill margin "a2", which should indicate when there is a risk of a overflowing or an emptied buffer.

Detta första gränsvärde "a" är här valt till : sex bitar, jämnt fördelade omkring värdet för den läsrelaterade pekaren 16.This first limit value "a" is here selected to: six bits, evenly distributed around the value of the read-related pointer 16.

Om den läsande enheten 14 kommer inom sex bitar från den skri- vande enheten 13 finns det en risk för att bufferten 1 kan tömmas, vilket betyder att en viss minskning av läshastigheten är nödvändig, och om den skrivande enheten 13 kommer inom sex bitar från den läsande enheten 14 finns det en risk för att bufferten kan bli överfull, vilket betyder att en viss ökning av läshastigheten är nödvändig.If the reading unit 14 comes within six bits of the writing unit 13, there is a risk that the buffer 1 can be emptied, which means that a certain reduction of the reading speed is necessary, and if the writing unit 13 comes within six bits from the reading unit 14 there is a risk that the buffer may become overfilled, which means that a certain increase in the reading speed is necessary.

I figur 3 visas även det så kallade bufferdjupet Ba, vilket motsvaras av antalet bitar av bufferten som är skrivna men ännu ej lästa, med andra ord avståndet mellan den skrivande och den läsande enheten.Figure 3 also shows the so-called buffer depth Ba, which corresponds to the number of bits of the buffer that have been written but not yet read, in other words the distance between the writing and the reading unit.

Figur 5 avser att ytterligare illustrera funktionen hos den integrerande delen och att visa vad det andra gränsvärdet "c", som den integrerande delen verkar mot, motsvaras av. 10 15 20 25 30 35 ' 505 380 _21- I figur 5 visas två diagram, A och B. Diagram A avser att visa hur bufferdjupet varierar med tiden. Pà tidsaxeln visas endast bufferdjupet då den integrerande kretsen tar emot ett värde, det vill säga att om den andra klockfrekvensen är 1000 gånger lägre än den första klockfrekvensen visar diagram A endast bufferdjupet vid var tusende bit, varför bufferdjupet kan variera kraftigt mellan två konsekutiva tidpunkter. Det skall dock nämnas att variationerna i figur 5 endast är simulerade för att illustrera principen hos den integrerande delen 3.Figure 5 is intended to further illustrate the function of the integral part and to show what the second limit value "c", against which the integral part acts, corresponds to. 10 15 20 25 30 35 '505 380 _21- Figure 5 shows two diagrams, A and B. Diagram A is intended to show how the buffer depth varies with time. The time axis only shows the buffer depth when the integrating circuit receives a value, ie if the second clock frequency is 1000 times lower than the first clock frequency, diagram A shows only the buffer depth at every thousandth bit, so the buffer depth can vary greatly between two consecutive times. It should be mentioned, however, that the variations in Figure 5 are only simulated to illustrate the principle of the integral part 3.

Diagram A visar variationer i bufferdjupet utan någon juste- ring av läshastigheten med fyllda staplar medan motsvarande variationer med en justering är visade med ofyllda staplar.Diagram A shows variations in the buffer depth without any adjustment of the reading speed with filled bars, while corresponding variations with an adjustment are shown with unfilled bars.

Pà samma sätt visar diagram B värdet i den summerande enheten 33 med fyllda staplar där varken justering eller nollning av den summerande enheten sker medan ofyllda staplar visar värdet i den summerande enheten då en justering med tillhörande noll- ning av den summerande enheten blir utförd vid ett valt trös- kelvärde. Tidpunkterna i diagram B motsvaras av samma tidpunk- ter i diagram A.In the same way, diagram B shows the value in the summing unit 33 with filled bars where neither adjustment nor zeroing of the summing unit takes place, while unfilled bars show the value in the summing unit when an adjustment with associated zeroing of the summing unit is performed at a selected threshold value. The times in diagram B correspond to the same times in diagram A.

Den summerande enheten 33 lagrar avvikelsen hos det detekte- rade bufferdjupet Ba, vilket är det värde som kommer från den tredje subtraherande enheten 32, från ett önskat bufferdjup. I diagram A är det önskade bufferdjupet valt till 24 bitar, vilket är det normala fallet i den praktiska tillämpningen med en FIFO-buffert vilken omfattar 48 bitar.The summing unit 33 stores the deviation of the detected buffer depth Ba, which is the value coming from the third subtracting unit 32, from a desired buffer depth. In Diagram A, the desired buffer depth is selected to 24 bits, which is the normal case in the practical application with a FIFO buffer which comprises 48 bits.

Eftersom den summerande enheten 33 summerar konsekutiva av- vikelser, med tecken, kommer diagram B, för varje tidsperiod, att, med tecken, visa den sammanlagda ytan under kurvan för bufferdjupet enligt diagram A, från den senaste nollstäl- lningen av den summerande enheten 33 till aktuell tidpunkt.Since the summing unit 33 sums consecutive deviations, with signs, diagram B, for each time period, will, with signs, show the total area under the curve for the buffer depth according to diagram A, from the last reset of the summing unit 33 to the current time.

Med utgångspunkt från att den summerande enheten var noll- ställd vid tidpunkt nr. 0 motsvarar således det momentana värdet för den summerande enheten vid tidpunkt nr. 10, enligt 10 15 20 25 30 35 505 380 _ 22 _ diagram B, ytan under kurvan mellan tidpunkt nr. 0 och tid- punkt nr. 10 enligt diagram A.Based on the fact that the summing unit was reset at time no. 0 thus corresponds to the instantaneous value of the summing unit at time no. 10, according to 10 15 20 25 30 35 505 380 _ 22 _ diagram B, the area under the curve between time no. 0 and time no. 10 according to diagram A.

Det andra gränsvärdet "c" bestäms av ett största eller minsta tröskelvärde "c1", "c2", vilket i illustrerande syfte visas i diagram B som 1 65 bitar.The second limit value "c" is determined by a maximum or minimum threshold value "c1", "c2", which for illustrative purposes is shown in diagram B as 1 65 bits.

I diagram B visas att vid tidpunkt nr. 13 når summan det högre tröskelvärdet "c1", varvid en justering av avståndet mellan den läsande och den skrivande enheten initieras, vilket visas i tidpunkt nr. 14 i diagram A, och den summerande enheten 33 nollställs genom den nollställande enheten 35, vilket visas i tidpunkt nr. 14 i diagram B. Ytterligare justeringar sker vid tidpunkterna 25, 26; 31, 32 och 48, 49.Diagram B shows that at time no. 13, the sum reaches the higher threshold value "c1", whereby an adjustment of the distance between the reading and the writing unit is initiated, which is shown in time no. 14 in diagram A, and the summing unit 33 is reset by the resetting unit 35, which is shown in time no. 14 in Diagram B. Further adjustments are made at times 25, 26; 31, 32 and 48, 49.

Diagrammen visar att vid långsamma variationer initierar den integrerande delen en justering innan bufferdjupet när gräns- värdet "a", vilket i diagram A motsvaras av bufferdjupet 6, "az" i figur 3, respektive 42 bitar, "al" i figur 3. Vid snabba variationer kan bufferdjupet dock nå dessa gränser varvid en eller flera justeringar blir initierade av den proportionella delen.The diagrams show that in slow variations the integral part initiates an adjustment before the buffer depth when the limit value "a", which in diagram A corresponds to the buffer depth 6, "az" in figure 3, and 42 bits, "a1" in figure 3, respectively. rapid variations, however, the buffer depth can reach these limits, whereby one or more adjustments are initiated by the proportional part.

I figur 6 visas att den nedsamplande enheten 36 kan omfatta en frekvensdelare 36a som delar ner den använda systemfrekvensen och exempelvis två och-grindar 36b, 36b' vilka endast släpper igenom ett värde från de två pekarna 15, 16 med samma frekvens som den neddelade frekvensen fm. De enheter som verkar inom den integrerande delen kommer då att arbeta med klockfrekven- sen fnd.Figure 6 shows that the downsampling unit 36 may comprise a frequency divider 36a which divides the system frequency used and for example two and gates 36b, 36b 'which only pass through a value from the two pointers 15, 16 with the same frequency as the divided frequency. fm. The units that operate within the integral part will then work with the clock frequency fnd.

Den nedsamplande enheten kan även vara justerbar genom att välja en justerbar frekvensdelare 36a där neddelningsfaktorn kan väljas godtyckligt. Detta medför att den andra klock- frekvensen kan vara varierbar och ställas in på ett önskat värde. 10 15 20 25 30 35 -505 380 _ 23 _ En lämplig neddelningsfaktor av systemfrekvensen är att dela ner den så att den andra klockfrekvensen är tilldelad ett värde som är i storleksordningen 500 till 1500, företrädesvis omkring 1000, gånger lägre än den första klockfrekvensen.The downsampling unit can also be adjustable by selecting an adjustable frequency divider 36a where the division factor can be arbitrarily selected. This means that the second clock frequency can be variable and set to a desired value. A suitable dividing factor of the system frequency is to divide it so that the second clock frequency is assigned a value which is in the order of 500 to 1500, preferably about 1000, times lower than the first clock frequency.

Denna neddelning gör att de komponenter som används inom den integrerande delen 3 kan utgöras av enklare och mindre effekt- krävande komponenter än vad som är fallet om den integrerande delen 3 verka med samma klockfrekvens som de övriga delarna.This subdivision means that the components used within the integrating part 3 can consist of simpler and less power-demanding components than is the case if the integrating part 3 operates at the same clock frequency as the other parts.

För att med känd teknik åstadkomma ett resultat som är jämför- bart med det resultat som kan förväntas med en lösning enligt föreliggande uppfinning krävs en kontinuerlig medelvärdesbild- ning inom den integrerande delen över tiden T (1/använd klock- frekvensen) i realtid vilket medför ett behov av för dessa syften mycket komplex logik. Genom en nedsamplad integrerande del, enligt föreliggande uppfinning, reduceras därför mängden komplex logik, och därmed även effektförbrukningen, avsevärt.In order to achieve with a prior art a result which is comparable to the result which can be expected with a solution according to the present invention, a continuous averaging within the integral part over time T (1 / used clock frequency) is required in real time, which results in a need for very complex logic for these purposes. Therefore, by means of a sampled integral part, according to the present invention, the amount of complex logic, and thus also the power consumption, is considerably reduced.

Det kan nämnas att teoretiskt är effektbesparingen propor- tionell mot neddelningsfaktorn i kvadrat, vilket medför att med en neddelningsfaktor på 1000 kan en effektbesparing i storleksordningen 1 000 000 gånger förväntas.It can be mentioned that theoretically the power saving is proportional to the division factor squared, which means that with a division factor of 1000, a power saving in the order of 1,000,000 times can be expected.

Denna effektbesparing erhålls i huvudsak genom att logiken i den integrerande delen enligt föreliggande uppfinning klockas med en lägre hastighet, den neddelade frekvensen, än den logik som behöver användas enligt känd teknik för en medelvärdes- bildning och som klockas med systemklockan, vilket normalt är den andra överföringsfrekvensen.This power saving is obtained mainly by clocking the logic in the integral part according to the present invention at a lower speed, the divided frequency, than the logic which needs to be used according to the prior art for averaging and which is clocked with the system clock, which is normally the second the transmission frequency.

För att ytterligare spara på ingående komponenter visas i figur 7 en utföringsform där den första subtraherande enheten 21, hörande till den proportionella delen 2, och den andra subtraherande enheten 31, hörande till den integrerande delen 3, utgöres av en gemensam subtraherande enhet 17. På detta sätt kan, förutom att en subtraherande enhet sparas in, de två 10 15 20 25 30 35 505 380 _ 24 _ och-grindarna 36b, 36b' inom den nedsamplande enheten 36 er- sättas av en och-grind 36b".To further save on input components, Figure 7 shows an embodiment in which the first subtracting unit 21, belonging to the proportional part 2, and the second subtracting unit 31, belonging to the integrating part 3, are constituted by a common subtracting unit 17. In this way, in addition to saving a subtracting unit, the two gate gates 36b, 36b 'within the downsampling unit 36 may be replaced by a gate 36b ".

I den här beskrivna utföringsformen härrör den inkommande bit- strömmen från ett första överföringsprotokoll och den utgående bitströmmen förs till ett andra överföringsprotokoll där det första överföringsprotokollet utgöres av ett PDH-protokoll och det andra överföringsprotokollet utgöres av ett SDH-protokoll.In the embodiment described here, the incoming bit stream originates from a first transmission protocol and the outgoing bit stream is passed to a second transmission protocol where the first transmission protocol consists of a PDH protocol and the second transmission protocol consists of an SDH protocol.

En vanlig överföringsfrekvens för bitströmmarna till och från en transmissionsbuffert enligt denna utföringsform är 2,304 MHz, (Pulse Code Modulated) med informationsbärande bitar (payload) vilket motsvara av ett standardiserat PCM-protokoll och protokollspecifika bitar (overhead).A common transmission frequency for the bit streams to and from a transmission buffer according to this embodiment is 2.304 MHz, (Pulse Code Modulated) with information-bearing bits (payload), which corresponds to a standardized PCM protocol and protocol-specific bits (overhead).

Den andra överföringsfrekvensen fz eller bithastigheten är där- med systembestämd till 2,304 MHz.The second transmission frequency fz or the bit rate is thus system-determined to 2.304 MHz.

Därför är det även enkelt att tilldela den första klockfrek- vensen ett värde av 2,304 MHz, eftersom denna frekvens utgör systemfrekvens fs och redan finns tillgänglig i systemet.Therefore, it is also easy to assign the first clock frequency a value of 2.304 MHz, since this frequency is the system frequency fs and is already available in the system.

Enligt den här föreslagna utföringsformen är den justerande delen anpassad att, beroende på resultatet från någon av de två jämförande enheterna 22, 34, utföra en justering genom så kallad fyllning.According to the embodiment proposed here, the adjusting part is adapted to, depending on the result from one of the two comparating units 22, 34, perform an adjustment by so-called filling.

Som en del av den struktur som används för att forma dataramar inom ett SDH-protokoll finns det utrymme för så kallade juste- ringsbitar med tillhörande kontrollbitar. I figur 8 visas exempelvis uppbyggnaden hos en dataram inom ett SDH-protokoll som är benämnd TU-12 (Tributary Unit 12).As part of the structure used to form data frames within an SDH protocol, there is room for so-called adjustment bits with associated control bits. Figure 8 shows, for example, the structure of a data frame within an SDH protocol called TU-12 (Tributary Unit 12).

I ramstrukturen för TU-12 finns det två bitar som utgör så kallade justeringsbitar, Sl och S2.In the frame structure for TU-12, there are two bits that constitute so-called adjustment bits, S1 and S2.

Justeringen går till genom att vid bildandet av en dataram: 10 15 20 25 30 35 ~5o5 sso _ 25 _ - båda justeringsbitarna S1, S2 lämnas utan information om en justering är initierad på grund av att en jämfö- rande enhet 22, 34 visar att den första överförings- frekvensen fl eller bithastigheten är lägre än den andra överföringsfrekvensen fz eller bithastigheten, - båda justeringsbitarna S1, S2 tilldelas information om en justering är initierad på grund av att en jämförande enhet 22, 34 visar att den första överföringsfrekvensen fl eller bithastigheten är högre än den andra överför- ingsfrekvensen fz eller bithastigheten, eller - en justeringsbit S1 tilldelas information och en juste- ringstbit S2 lämnas utan information om en justering inte är initierad.The adjustment is made by leaving two adjustment bits S1, S2 without information if an adjustment is initiated when a comparing unit 22, 34 shows when forming a data frame: 10 15 20 25 30 35 ~ 5o5 sso _ 25 _ - both adjustment bits S1, S2 that the first transmission frequency f1 or the bit rate is lower than the second transmission frequency fz or the bit rate, - both adjustment bits S1, S2 are assigned information if an adjustment is initiated because a comparative unit 22, 34 shows that the first transmission frequency f1 or the bit rate is higher than the second transmission frequency fz or the bit rate, or - an adjustment bit S1 is assigned information and an adjustment bit S2 is left without information if an adjustment is not initiated.

Till varje justeringsbit S1, S2 hör en kontrollbit Cl, C2, vilken är anpassad att indikera om tillhörande justeringstbit är fylld eller ej.Each adjustment bit S1, S2 includes a control bit C1, C2, which is adapted to indicate whether the associated adjustment bit is filled or not.

I figur 8 visas även ett antal andra bitar vilka används för att bygga upp dataramen enligt aktuellt protokoll. Förelig- gande uppfinning är dock ej beroende av dessa varför deras funktion inte förklaras närmare här.Figure 8 also shows a number of other bits which are used to build up the data frame according to the current protocol. However, the present invention is not dependent on them, which is why their function is not explained in more detail here.

Vid en justering beordrar den justerande enheten 4, via ledare 41, den läsande enheten 14 att läsa ytterligare en bit utöver normal läshastighet, eller att stanna upp och låta bli att läsa en bit, beroende på vilken typ av justering som är ini- tierad. Samtidigt får den kodande enheten B4 nödvändig infor- mation, via ledare 42, för att fylla justeringsbitarna S1, S2 och tilldela kontrollbitarna Cl, C2 korrekta värden enligt den utförda justeringen och enligt det aktuella protokollet.During an adjustment, the adjusting unit 4, via conductor 41, orders the reading unit 14 to read a further bit in addition to the normal reading speed, or to stop and refrain from reading a bit, depending on the type of adjustment that is initiated. At the same time, the coding unit B4 receives the necessary information, via conductor 42, to fill the adjustment bits S1, S2 and assign the correct bits C1, C2 correct values according to the performed adjustment and according to the current protocol.

Den andra klockfrekvensen är vald så att en jämförelse inom den integrerande delen 3 blir utförd en gång per bildad data- ram inom den andra domänen A'. Kontroll av bufferdjupet och en 10 15 20 25 505 380 _26_ utvärdering av nödvändig justering sker i samband med läsnin- gen till bitarna Sl och S2.The second clock frequency is selected so that a comparison within the integrating part 3 is performed once per formed data frame within the second domain A '. Checking of the buffer depth and a 10 15 20 25 505 380 _26_ evaluation of the necessary adjustment takes place in connection with the reading of the bits S1 and S2.

Pà detta sätt kan läshastigheten för den läsande enheten 14 justeras genom att vid vissa tillfällen läsa en extra bit, och därmed öka läshastigheten, och vid andra tillfällen läsa en bit mindre, och därmed minska läshastigheten, allt enligt föreliggande behov.In this way, the reading speed of the reading unit 14 can be adjusted by reading an extra bit at certain times, and thus increasing the reading speed, and at other times reading a bit less, and thus reducing the reading speed, all according to the present need.

Det finns applikationer, exempelvis inom så kallad “byte- locked mapping", där informationen hanteras i bytes, grupper om ett antal, n, bitar, där n vanligtvis är åtta, och där parallell databehandling användes. Ett system enligt före- liggande uppfinning kan även användas i en sàdan tillämpning, vilket visas i figur 9.There are applications, for example in so-called "byte-locked mapping", where the information is handled in bytes, groups of a number, n, bits, where n is usually eight, and where parallel data processing is used. A system according to the present invention can also be used in such an application, as shown in Figure 9.

Där n stycken transmissionsbuffertar 11, 1, ... ln verkar parallellt, och där ingående skrivande enheter och läsande enheter även verkar parallellt, är det tillräckligt att kontrollera endast en av de ingående, parallellt verkande, transmissionsbuffertarna 11 även om en av kontrollen initierad justeringen måste utföras parallellt pà samtliga parallellt verkande transmissionsbuffertar ll, 12 ... ln.Where n pieces of transmission buffers 11, 1, ... ln operate in parallel, and where input writing units and reading units also operate in parallel, it is sufficient to check only one of the input, parallel acting transmission buffers 11 even if an adjustment initiated by the control must be performed in parallel on all parallel-acting transmission buffers ll, 12 ... ln.

Uppfinningen är givetvis inte begränsad till den ovan såsom exempel angivna utföringsformen utan kan genomgå modifikatio- ner inom ramen för uppfinningstanken illustrerad i efter- följande patentkrav.The invention is of course not limited to the embodiment given above as an example, but may undergo modifications within the scope of the inventive concept illustrated in the following claims.

Claims

10 15 20 25 30 35 'i 505 380 _ 27 _ PÅTENTKRAV

A system for controlling and adjusting at least one transmission buffer, wherein a bitstream incoming to said transmission buffer has a first transmission frequency or bit rate, and wherein a bitstream emanating from said transmission buffer has a second transmission frequency or bit rate, the information assigned to each of them the incoming bitstream belonging bits are writable into said transmission buffer via a writing unit and the information assigned to each of the bits written in said transmission buffer is readable via a reading unit to be assigned to said output bitstream, where a write-related pointer is assigned a value corresponding to a bit position, within said transmission buffer, into which said writing unit enters and a read-related pointer is assigned a value corresponding to a bit position, within said transmission buffer, from which said reading unit reads, said first transfer fre frequency or bit rate may differ from said second transmission frequency or bit rate, for which a controlling and adjusting device, comprising a proportional part, an integral part and an adjusting part, controls the bit distance between said write-related pointer and said read-related pointer and, if necessary, adjusts the bit distance between said writing unit and said reading unit, wherein said proportional part compares a difference between the value assigned to the write-related pointer and the value assigned to the reading-related pointer with a first limit value, where said integrating part, via a summing unit, sums the deviation between said difference and an expected value, where a sum obtained is comparable with a second limit value, the result of any of said comparisons being arranged to be able to initiate an adjustment of said distance by said adjusting part, said pro- ä n - not drawn from it, that mentioned integrating part comprises portioned part operating at a first clock frequency, a downsampling unit, that said integrating part operates at a second clock frequency and that said second clock frequency is assigned a lower value than said first clock frequency.

2. A system according to claim 1, characterized in that said first clock frequency consists of a system-determined clock frequency, that said sampling unit is adjustable and that said second clock frequency is thereby variable.

3. A system according to claim 1 or 2, characterized in that said second clock frequency is in the order of 500 to 1500, preferably about 1000, times lower than said first clock frequency.

A system according to claim 1, characterized in that said proportional part comprises a first subtracting unit, which is adapted to detect a difference between the value assigned to the write-related pointer and the value assigned to the read-related pointer, and a first comparative unit, which is adapted to compare the difference obtained with a first limit value.

5. A system according to claim 1 or 4, characterized in that said integrating part comprises a second subtracting unit, which is adapted to detect a difference between the value assigned to the write-related pointer and the value assigned to the reading-related pointer. divided value, a third subtracting unit, which is adapted to detect a deviation between the difference detected by the second subtracting unit and an expected difference, a summing unit, which is adapted to sum a number of consecutive, of said third subtracting unit unit detected, deviations, a second comparative unit, which is intended to compare the obtained sum with a second limit value and a zeroing unit, which is adapted to, in an adjustment initiated by said second comparative unit, zero said summing unit. 10 15 20 25 30 35 505 380 _29-

A system according to claim 4 or 5, characterized in that said first subtracting unit, belonging to said proportional part, and said second subtracting unit, belonging to said integrating part, constitute a common subtracting unit.

7. A system according to claim 1, characterized in that said incoming bitstream is derived from a first transmission protocol and that said outgoing bitstream is converted according to a second transmission protocol.

8. A system according to claim 7, characterized in that said first transmission protocol is a PDH protocol.

9. A system according to claim 7, characterized in that said second transmission protocol is an SDH protocol.

10. A system according to claim 1, characterized in that said second transmission frequency or bit rate is system-determined and that it amounts to between 2 MHz and 3 MHz, preferably 2.304 MHz.

11. ll. A system according to claim 1, characterized in that said first clock frequency is in the order of 2 MHz to 3 MHz, preferably about 2.304 MHz.

12. A system according to claim 1, characterized in that said adjusting part is adapted to, depending on the result of any of said comparisons, perform said adjustment by filling.

13. A system according to claim 12, characterized in that said output bitstream is formed into standardized data frames, that said padding consists in that at least two bits within each output data frame constitute adjustment bits, that: 380 _ 30 _ both adjustment bits are left without information if an adjustment is initiated because a comparison shows that said first transmission frequency or bit rate is lower than said second transmission frequency or bit rate, both adjustment bits are assigned information if an adjustment is initiated because a comparison shows that said first transmission frequency or bit rate is higher than said second transmission frequency or bit rate, or an adjustment bit is left without information and an adjustment bit is assigned information if an adjustment is not initiated and each adjustment bit is assigned a control bit, which is adapted to indicate if associated adjustment bit is filled or not.