SE452836B - Linjesynkroniserande krets for en bildpresentationsanordning - Google Patents
Linjesynkroniserande krets for en bildpresentationsanordningInfo
- Publication number
- SE452836B SE452836B SE8204555A SE8204555A SE452836B SE 452836 B SE452836 B SE 452836B SE 8204555 A SE8204555 A SE 8204555A SE 8204555 A SE8204555 A SE 8204555A SE 452836 B SE452836 B SE 452836B
- Authority
- SE
- Sweden
- Prior art keywords
- circuit
- frequency
- line
- oscillator
- phase
- Prior art date
Links
- 230000002194 synthesizing effect Effects 0.000 claims description 4
- 230000001360 synchronised effect Effects 0.000 claims description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000010363 phase shift Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/12—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronizing For Television (AREA)
Description
452 836 _ 2 En tumregel är att den maximala fasförskjutningen som fortfarande kan tillåtas motsvarar väsentligen en tiondel av bildelementet. För den europeiska televisionsstandarden för vilken videobandbredden är i storleksordningen 5 MHz, så att ett bildelement motsvarar en varaktighet på väsentligen 100 ns, innebär detta att det maximala fasfelet, uttryckt i tidsenheter, är 10 ns. Det kommer att visa sig att en existerande linjefasstyrslinga åstadkommer ett otillåtet fel om fascimilstandarden enligt C.C.I.T.T. (Comitê Consultatif International Têlêgraphique et Têlêphonique) betraktas, i vilken 1728 bildelement per aktiv linje och 7.7 linjer per mm höjd rekommenderas, vilket för det europeiska A4- formatet på 210 x 297 mm resulterar i 2287 aktiva linjer. Om nu en hög fältfre- kvens, exempelvis 92Hz väljs med ett radsprång på 2:1, visar det sig att linje- frekvensen i ett sådant system är väsentligen 130 kHz, vilket motsvarar en lin- jeperiod på väsentligen 7.5 /us. Om 1.8 /us subtraheras därifrån för åter- gångsperioden så har en aktiv linje en varaktighet på väsentligen 7 5.7 /us, dvs 3.3. ns per bildelement, så att maximumfelet kan ha en varaktig- het på väsentligen 0.3 ns. Det är uppenbart att en existerande linjefasstyr- slinga inte är tillräckligt noggrann för detta och att fasförskjutningarna kom- mer att vara synliga. Bilden kommer följaktligen att förvrängas vid presenta- tion. Åndamålet med uppfinningen är att åstadkomma en linjesynkroniserande krets av ovannämnt slag, varvid en existerande integrerad krets används medan det ovannämnda fasgittret i huvudsak inte uppträder och därför kännetecknas den linjesynkroniserande kretsen enligt uppfinningen av att oscillatorn , frekvens- delarkretsen och fasjämförarsteget, åtminstone delvis ingår i en integrerad krets i fonn av en frekvenssyntetiserande krets, varvid referensfrekvensdelar- kretsen som är innefattad i den integrerade kretsen programmeras att arbeta med en konstant divisor.
Uppfinningen baseras på kännedom om det faktum att en sådan integrerad krets innefattar element som är lämpad för användning i en linjefasstyrslinga, varvid dessa elements egenskaper och särskilt den höga precisionen hos jäm- förarsteget är av sådant slag att oönskad frekvensmodulation och följaktligen fasmodulation hos oscillatorn inte uppträder, inte ens vid höga linjefrekven- ser. Följaktligen är det inte längre nödvändigt att dimensionera en fullstän- digt ny integrerad krets, vilket skulle vara mycket kostsamt.
Uppfinningen kommer nu att beskrivas medelst exempel med hänvisning till den bifogade figuren, vilken visar ett kopplingsschema för en linjesynkronise- rande krets enligt uppfinningen.
Figuren visar det inre kopplingsschemat för en frekvenssyntetiserande 452 836 krets 1 av förut känd typ, nämligen den integrerade kretsen HEF 4750 (Philips), vilken utförligt beskrivs i publikationen: “Electronic Components and Applica- tions", vol. 2, nr. 2, sid. 91-105, i sin helhet publicerad under februari 1980, och vilken normalt i kombination med en delarkrets, exempelvis av typen HEF 4751, och nâgra ytterligare element bildar en del av ett frekvenssyntetise- rande system som även är beskrivet i nämnda publikation. Kretsen 1 innefattar en referensoscillator med ett buffertsteg 2, två referensfrekvensdelarkretsar 3 och 4, vilka var och en är försedda med programmeringslogik 5 resp. 6, en tid- âterinställningskrets 7, en fasmodulator 8, två fasdetektorer 9 och 10 och ett kopplingssteg 11.
Oscillatorn 2 är en stabiliserad referensoscillator för frekvenssyntetise- ringssystemet, vilken oscillator stabiliseras med en externt ansluten kristall.
I kopplingsschemat enligt figuren utgörs oscillatorn 2 av en spänningsstyrd oscillator. Kristallen ersätts därför företrädesvis av en LC-krets 12 över vil- ken tvâ kapacitansdioder 13 och 14 är parallellt anordnade. En styrspänning kan tillföras förbindningspunkten mellan didoderna 13 och 14. Nominellt, dvs utan styrspänning, är oscillatorns 2 avstämningsfrekvens väsentligen 1.3 MHz.
Dscillatorns 2 frekvens kan delas med 1, 2, 10 eller 100 medelst en refe- rensdelarkrets 3, medan referensdelarkretsen 4 kan dela den erhållna frekvensen med en divisor som är programmerbar från 1 till 124. För att åstadkomma steget enligt uppfinningen är programmeringsingângen på logiken 5, betecknad D0 i nämnda publikation, ansluten till jord, medan programmeringsingången D1 på lo- giken 5 är ansluten till den positiva klämman på en 5V matningskälla, vilken förser hela kretsen med energi och vars negativa klämma är ansluten till jord.
Pâ detta sätt inställs kretsens 3 divisor pâ 10. Eftersom alla programmerings- ingångar på logiken 6 är anslutna till jord, inställs kretsens 4 divisor på 1.
Under dessa omständigheter alstrar kretsen 7 en pulsfonnad signal med en repe- titionsfrekvens på 130 KHz, vilken är linjefrekvensen som är yald för bildpre- sentationssystemet, av vilket den föreliggande linjesynkroniserande kretsen utgör en del. Denna signal som internt synkroniseras med oscillatorns 2 signal matas till en drivtransistor 15, vilken utgör en del av en linjeavlänknings- krets. Både drivsteget och utgångssteget hos avlänkningskretsen utgörs av förut kända konstruktioner och beskrivs därför närmare här. ' Under den mycket korta âtergângsperioden, dvs under väsentligen 1.8 /US, finns en återgângspuls med hög amplitud i avlänkningskretsen. Denna puls ges en lämpad form och polaritet medelst en begränsarkrets som innefattar en zenerdiod 16 och av ett inverterarsteg 17. Den erhållna referenspulsen matas till en in- 452 836 4 gång på fasdetektorn 9, nännare bestämt till avkänningsingången. Fasmodulatorns 8 ingång, vilken nonnalt är ansluten till frekvenssyntetiserarsystemets delar- krets är ansluten till nämnda ingång på fasdetektorn, medan modulationsingângen på modulatorn är ansluten till den positiva matningsspänningen. Som resultat härav är modulatorn 8 icke verksam. Fasdetektorns 9 andra ingång mottar den linjesynkroniserande signalen.
Detektorn 9 är huvudfasdetektorn. Den arbetar enligt en sample- och håll- princip. Ett motstånd 18 och tre kondensatorer 19, 20 och 21 är anslutna till denna fasdetektor på föreskrivet sätt. Fasdetektorn 10, vars ingångar är an- slutna till detektorn: 9 ingångar ombesörjer snabb insvängning hos den fasstyr- da slingan, varefter detektorn 10 urkopplas medelst kopplingssteg 11, medan detektorn 9 låser slingan i det synkroniserade tillståndet med hög förstärkning och låg brusnivâ. Med ett motstånd 22 och med ett motstånd 23 kopplas detek- torn 9 resp. detektorn 10 till den inverterande ingången på en differentialför- stärkare 24, vars icke inverterande ingång är ansluten till en positiv likspän- ning. Ett RC-serienät 25, 26 innefattas mellan den inverterande ingången och förstärkarens 24 utgång. Elementen 22 till 26 bildar tillsammans ett aktivt slingfilter för att utjämna styrspänningen som alstras av de tvâ fasdetektorer- na, varvid denna styrspänning är ett mått på fasavvikelsen mellan de tillförda signalerna, nämligen den linjesynkroniserande signalen och den lokalt alstrade referenssignalen. Om under insvängningen frekvenserna inte är lika är den spän- ning som tillförs filtret en växelströmsspänning. Om på grund av slingans ver- kan frekvenserna har blivit lika, blir spänningen en likspänning. Via ett RCnät 27, 28 som har till uppgift att blockera högfrekventa brussignaler som skulle kunna alstra fasmodulation förs styrspänningen utjämnad av filtret till kapaci- tansdioder 13 och 14 för omställning av frekvensen och/eller fasen hos oscilla- torn 2. Gränsfrekvensen för nätet 27, 28 måste vara tillräckligt hög för att förhindra instabilitet i slingan. Ett värde på approximativt 50 kHz har valts för gränsfrekvensen.
Eftersom kretsen 1 inför inre fördröjningar, kvarstår en mindre fasskill- nad mellan signalerna som jämförs av fasdetektorerna 9 och 10. Det existerar nämligen ett intervall på approximativt 300 ns mellan motsvarande pulskanter för dessa signaler. Detta kan kompenseras genom att föra den linjesynkronise- rande signalen som härrör från ett synkroniserande separerande steg via ett fördröjningselement 29. I praktiken utgörs elementet 29 av ett flertal inver- terarsteg. Slutligen ansluts inte den integrerade kretsens urfasindikerande utgângssignal. 5 452 ass För den utföringsfonn av kretsen som visas i figuren kunde den rådande fasförskjutningen knappt uppmätas, dvs den var definitivt kortare, uttryckt i tidsenheter, än 1 ns. Det är uppenbart att även kretsen är iämpad för använd- ning vid andra frekvenser än 130 kHz. Det är då tilïräckïigt att avstänma kret- sen 12 till en annan frekvens eHer att programmera delarkretsarna 3 och/eiler 4 för en annan divisor. Det är även uppenbart att osciliatorn 2 kan utgöras av en kristaiïoscilïator.
Claims (4)
1. Linjesynkroniserande krets för en bildpresentationsanordning, innefattande en spänningsstyrd oscillator för alstring av en signal vars frekvens är högre än linjefrekvensen, en frekvensdelarkrets ansluten till oscillatorn för att genom delning härleda en linjefrekvenssignal, ett fasjämförarsteg för att al- stra en styrspänning i beroende av fasavvikelsen mellan mottagna linjesynkroni- serade pulser och en lokalt alstrad referens-linjefrekvenssignal och ett sling- filter för utjämning av styrspänningen och för att föra den utjämnade spän- ningen till oscillatorn för att styra dess frekvens och/eller fas, k ä n n e- t e c k n a d av att oscillatorn, frekvensdelarkretsen och fasjämförarsteget åtminstone delvis ingår i en integrerad krets i form av en frekvenssyntetise- rande krets, varvid referensfrekvensdelarkretsen som ingår i den integrerade kretsen programmeras att arbeta med en konstant divisor.
2. Synkroniserande krets enligt patentkravet 1, k ä n n e t e c k n a d av att utgångssignalen från tidsåterinställníngskretsen, som ingår i den integre- rade kretsen utgörs av utgångssignalen från den linjesynkroniserande kretsen som tillförs en linjeavlänkningskrets.
3. Synkroniserande krets enligt patentkravet 1 eller 2, k ä n n e t e c k- n a d av att oscillatorn utgörs av en spänningsstyrd LC-oscillator vilken styrs av den utjämnade styrspänningen. '
4. Synkroniserande krets enligt något av de föregående patentkraven, k ä n- n e t e c k n a d av att ett fördröjningselement är inkluderat i förbindningen som matar mottagna linjesynkroniserande pulser till fasjämförarsteget. _.. ___.. ___.. ._ ß...
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
NL8103705A NL8103705A (nl) | 1981-08-06 | 1981-08-06 | Lijnsynchroniseerschakeling voor een beelweergeefinrichting. |
Publications (3)
Publication Number | Publication Date |
---|---|
SE8204555D0 SE8204555D0 (sv) | 1982-08-03 |
SE8204555L SE8204555L (sv) | 1983-02-07 |
SE452836B true SE452836B (sv) | 1987-12-14 |
Family
ID=19837900
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SE8204555A SE452836B (sv) | 1981-08-06 | 1982-08-03 | Linjesynkroniserande krets for en bildpresentationsanordning |
Country Status (9)
Country | Link |
---|---|
US (1) | US4567522A (sv) |
JP (1) | JPS5827470A (sv) |
AU (1) | AU556364B2 (sv) |
CA (1) | CA1194217A (sv) |
DE (1) | DE3229017C2 (sv) |
FR (1) | FR2511212A1 (sv) |
GB (1) | GB2104743B (sv) |
NL (1) | NL8103705A (sv) |
SE (1) | SE452836B (sv) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6277770A (ja) * | 1985-10-01 | 1987-04-09 | Seiko Instr & Electronics Ltd | ビデオ信号のサンプリングクロツク発生回路 |
US4672448A (en) * | 1985-10-31 | 1987-06-09 | Motorola, Inc. | Phase adjustment circuit for scanning video display |
US4694326A (en) * | 1986-03-28 | 1987-09-15 | Rca Corporation | Digital phase locked loop stabilization circuitry including a secondary digital phase locked loop which may be locked at an indeterminate frequency |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL171403C (nl) * | 1972-06-15 | 1983-03-16 | Philips Nv | Schakeling voor het opwekken van een stuursignaal voor de rasterafbuiging in een televisie-ontvanger, alsmede televisie-ontvanger daarvan voorzien. |
JPS5930333B2 (ja) * | 1976-09-03 | 1984-07-26 | ソニー株式会社 | 周波数制御回路 |
US4231064A (en) * | 1978-05-18 | 1980-10-28 | Victor Company Of Japan Ltd. | Vertical synchronization circuit for a cathode-ray tube |
AU522723B2 (en) * | 1978-10-05 | 1982-06-24 | Rca Corp. | Dual phase-control loop horizontal afc circuit |
US4292654A (en) * | 1979-12-20 | 1981-09-29 | Rca Corporation | Deflection system and switched-mode power supply using a common ramp generator |
DE3025356A1 (de) * | 1980-07-04 | 1982-01-21 | Deutsche Itt Industries Gmbh, 7800 Freiburg | Schaltungsanordnung zur digitalen phasendifferenz-messung, deren verwendung in einer synchronisierschaltung und entsprechende synchronisierschaltung |
JPS5741078A (en) * | 1980-08-22 | 1982-03-06 | Seiko Epson Corp | Synchronizing circuit of matrix television |
US4389676A (en) * | 1980-12-15 | 1983-06-21 | Rca Corporation | Television receiver high voltage protection circuit |
US4396948A (en) * | 1981-02-11 | 1983-08-02 | Rca Corporation | Dual mode horizontal deflection circuit |
-
1981
- 1981-08-06 NL NL8103705A patent/NL8103705A/nl not_active Application Discontinuation
-
1982
- 1982-08-02 GB GB08222265A patent/GB2104743B/en not_active Expired
- 1982-08-03 SE SE8204555A patent/SE452836B/sv not_active IP Right Cessation
- 1982-08-03 JP JP57134813A patent/JPS5827470A/ja active Pending
- 1982-08-04 AU AU86744/82A patent/AU556364B2/en not_active Ceased
- 1982-08-04 DE DE3229017A patent/DE3229017C2/de not_active Expired
- 1982-08-04 FR FR8213625A patent/FR2511212A1/fr active Granted
- 1982-08-05 CA CA000408810A patent/CA1194217A/en not_active Expired
-
1985
- 1985-01-16 US US06/691,780 patent/US4567522A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPS5827470A (ja) | 1983-02-18 |
FR2511212B1 (sv) | 1984-07-27 |
US4567522A (en) | 1986-01-28 |
NL8103705A (nl) | 1983-03-01 |
AU8674482A (en) | 1983-04-14 |
AU556364B2 (en) | 1986-10-30 |
CA1194217A (en) | 1985-09-24 |
DE3229017C2 (de) | 1986-03-27 |
GB2104743B (en) | 1984-11-21 |
SE8204555L (sv) | 1983-02-07 |
DE3229017A1 (de) | 1983-02-24 |
SE8204555D0 (sv) | 1982-08-03 |
GB2104743A (en) | 1983-03-09 |
FR2511212A1 (fr) | 1983-02-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE60114965T2 (de) | Phasenregelschleife und Verzögerungsregelschleife | |
US5889436A (en) | Phase locked loop fractional pulse swallowing frequency synthesizer | |
US6788154B2 (en) | Phase-locked loop with composite feedback signal formed from phase-shifted variants of output signal | |
US4970475A (en) | Linearized three state phase detector | |
JP2004318894A (ja) | 電磁干渉を殆ど生じないシステムクロックを発生するクロック発生器 | |
TWI472163B (zh) | 用於時脈延遲調整的鎖相迴路以及方法 | |
US5825226A (en) | Delay equalization apparatus and method | |
JPH07264055A (ja) | 周波数ロックドループ | |
SE452836B (sv) | Linjesynkroniserande krets for en bildpresentationsanordning | |
US6166606A (en) | Phase and frequency locked clock generator | |
EP0195011A1 (en) | Frequency controlled oscillator | |
US5142366A (en) | Video-sync locked horizontal size regulation in projection light valve system | |
US20170155395A1 (en) | Local phase detection in realigned oscillator | |
JPH07143000A (ja) | 制御可能な発振器用の回路を使用する同期クロック生成方法 | |
EP0859470A1 (en) | Synchronizing signal processing unit | |
US4389621A (en) | Phase locked loop stabilized against temperature and voltage variations | |
US2565896A (en) | Synchronizing circuits | |
JPS6161308B2 (sv) | ||
JP2556404B2 (ja) | 周波数−電圧変換回路 | |
US5349613A (en) | Digital phase locked loop, and digital oscillator arranged to be used in the digital phase locked loop | |
US6298106B1 (en) | Frequency synthesiser | |
US2537696A (en) | Stabilized frequency divider circuit | |
US9553593B1 (en) | Delay locked loop and associated control method | |
JPH11308096A (ja) | 位相ロックループ回路 | |
JPH07120944B2 (ja) | Pll回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
NUG | Patent has lapsed |
Ref document number: 8204555-0 Effective date: 19940310 Format of ref document f/p: F |