SE448135B

SE448135B - DEVICE FOR MONITORING THRISTORS IN A HIGH VOLTAGE VALVE

Info

Publication number: SE448135B
Application number: SE8201082A
Authority: SE
Inventors: J N Durov; N A Fomin; R A Lytaev; A I Yanvarev; T I Ivannikova
Original assignee: V Elektrotech I V I Lenina
Priority date: 1981-06-23
Filing date: 1982-02-22
Publication date: 1987-01-19
Also published as: DE3202025A1; FR2508245A1; CH662682A5; FR2508245B1; GB2101429B; JPS57211934A; SU1023922A1; CA1191204A; SE8201082L; DE3202025C2; GB2101429A; IT1140444B; IT8125948A0

Description

15 20 25 30 35 448 135 2 i styrorgan förflyttbara avkänningsorgan. Styrorganen uppbär elektriska kontakter, vilka är kopplade till tyristorernas anoder resp-_ katoder.*7Åvkänningsorganens utgângsanslute ningsklämmor är anslutna till en indikeringsanordning för av funktionsduglighet. När indikering tyristorernas tyristorernas gtintakthet _kontrolleras, rör sig avkän- ningsorganen i styrorganen_ och, kopplas _till anoderna och katoderna i de tyristorer, som kontrolleras. Tyristorernas funktionsduglighet bedömes i beroende av indikeringsanordf ningens'utslag. 15 20 25 30 35 448 135 2 sensing means movable in control means. The control means carry electrical contacts which are connected to the anodes or cathodes of the thyristors. * The output terminals of the sensing means are connected to an indicating device for operability. When the signal input of the thyristors is controlled, the sensing means in the control means move and are connected to the anodes and cathodes in the thyristors being controlled. The operability of the thyristors is assessed depending on the result of the display device.

För att tyristorernas I funktionsduglighet _ skall kunna data angående tyristorernas tillstånd nnder ventilens arbetsför- kontrolleras 'måste aventilen, bortkopplas, varvid lopp 'saknas. fünder atidsintervallet mellan rutinmässiga kontrollera kan femellertid' antalet* funktionsodugliga tyristorer överstiga antalet överskottstyristorer, vilket i sin tur leder till att ventilen blir funktionsoduglig. Med denna kända anordning kan man icke övervaka tyristorernas_ tillstånd under ventilens arbetsförlopp.V En anordning för kontinuerlig övervakning av tyristorer är känd, vilken rinnehåller ett första motstând,A som är parallellkopplat med alla_tvristorer i en ventil, och ett andra motstånd, *som är: parallellkopplat imed _en av tyristorerna, vilken kallas referenstyristor. Motstânden är seriekopplade med likriktarelement, vilkas anslutningskläm- mor är kopplade-till ett elektriskt mätorgan och/eller en' elektronisk förstärkare. -När ett genomslag' uppträder' i tyristorer, förflyttas amätorganets visare, varvid dess utslag är proportionellt mot antalet tyristorer genomslagl Den elektroniska förstärkaren är avsedd att avge en signal till en signal- och skyddskrets.In order for the thyristors to be able to function, the data of the thyristors under the operation of the valve must be checked, and the valve must be disconnected, leaving a gap. funder the time interval between routine checks, however, the 'number * of inoperable thyristors may exceed the number of excess thyristors, which in turn leads to the valve becoming inoperable. With this known device it is not possible to monitor the state of the thyristors during the operation of the valve. A device for continuous monitoring of thyristors is known, which maintains a first resistor, A, which is connected in parallel with all the two thyristors in a valve, and a second resistor, which is: connected in parallel with one of the thyristors, which is called reference thyristors. The resistors are connected in series with rectifier elements, the connection terminals of which are connected to an electrical measuring device and / or an electronic amplifier. -When a breakdown 'occurs' in thyristors, the indicator of the measuring means is moved, its pitch being proportional to the number of thyristors breakdown. The electronic amplifier is intended to emit a signal to a signal and protection circuit.

Denna kända anordning har låg funktionssäkerhet oeh ger låg bestämningsnoggrannhet "för.. antalet funktionsodugliga med* 10 15 20 25 30 350 4“4 8 135 3 tyristorer spå 'grund av olikformig spänningsdelning över tyristorerna _i ventilen» plfall ett -genomslag uppträder im blir i helt funktionsoduglig. Anordningen ger icke information angående referenstyristorn, dessutom anordningen den av tyristorerna, som blivit funktionsoduglig. iEn anordning för kontroll av tyristorer i en högspännings- känd, dels av spänningen över tyristorerna, varvid antalet ventil är vilken innehåller givare för avkänning spänningsgivare motsvarar antalet tyristorer, vilka spän- ningsgivare medelst ljusledare är kopplade till ingångar på en enhet fför~ omvandling av ljussignaler till elektriska, signaler, vars utgång är elektriskt kopplad till en ingång på en buffertminnesenhet, vars inverteringsutgång i sin tur -är elektriskt kopplad till en indikeringsanordning för indi-_ kering av antalet funktionsodugliga tyristorer samt till en enhet för genomslagsskydd av högspänningsventilen, och dels en väljare, som är elektriskt kopplat till enheten för omvandling av ljussignaler till elektriska signaler, varvid väljarens adressingång är kopplad till en styrenhet och dess utgång är kopplad till en indikeringsanordning för indi- kering av antalet funktionsodugliga tyristorer.This known device has low operational reliability and gives low determination accuracy "for .. the number of malfunctions with * 10 15 20 25 30 350 4" 4 8 135 3 thyristors predicted "due to non-uniform voltage division across the thyristors in the valve" in case a breakthrough occurs im becomes in The device does not provide information regarding the reference thyristor, in addition the device is one of the thyristors which has become inoperable. A device for controlling thyristors in a high voltage sensor, partly by the voltage across the thyristors, the number of valves containing sensors for sensing voltage sensors corresponds to the number thyristors, which voltage sensors are connected by means of light conductors to inputs of a unit for converting light signals into electrical signals, the output of which is electrically connected to an input of a buffer memory unit, the inverting output of which in turn is electrically connected to an indicator indication of the number of inoperable thyr and a selector which is electrically connected to the unit for converting light signals into electrical signals, the selector address input being connected to a control unit and its output being connected to an indicating device for indicating the number of inoperable thyristors.

Buffertminnesenhetens tutgângar och nollställningsingâng är kopplade till väljaren resp. till styrenhetens motsvarande utgång. . för formning av pulser för styrning av indikeringsanordnin- rgarna, varvid pulsformningsenheten är kopplad till ingångar- na på indikeringsanordningen för indikering av antalet [funktionsodugliga tyristorer och på indikeringsanordningen för indikering av antalet funktionsodugliga tyristorer.The buffer memory unit's outputs and reset input are connected to the selector resp. to the corresponding output of the control unit. . for forming pulses for controlling the indicating devices, the pulse forming unit being connected to the inputs on the indicating device for indicating the number of [malfunctioning thyristors and on the indicating device for indicating the number of malfunctioning thyristors.

Pulserna Afrân givarna för avkänning av spänningen över tyristorerna överföres över ljuskanaler till element i min- nesenheteni och lagras, varvid utsignalerna från min- nesenheten medelst väljaren överföres i form av smala pulser - till indikeringsanordningarna.The pulses The transducers for sensing the voltage across the thyristors are transmitted over light channels to elements in the memory unit and are stored, whereby the output signals from the memory unit are transmitted by means of the selector in the form of narrow pulses - to the display devices.

Denna kända anordning innehåller dessutom en enhet 10 15 20 25 30 35 443 is13ss år Den successiva signalöverföringen sker utan kontroll och utan bekräftelse av att resultatet är korrekt. De felfunk- tioner i anordningen,.som leder till.farliga driftsförhâl- landen för elkraftsystemet, detekteras icke i god tid. Den- na kända anordning har låg störningsbeständighet, oavsett om den är avsedd att användas vid en understation i ett lik- a strömsöverföringssystem, där störsignalnivân år mycket hög.This known device also contains a unit 10 15 20 25 30 35 443 is13ss year The successive signal transmission takes place without control and without confirmation that the result is correct. The malfunctions in the device that lead to dangerous operating conditions for the electric power system are not detected in good time. This known device has low interference resistance, regardless of whether it is intended to be used at a substation in a similar current transmission system, where the interference signal level is very high.

En felfunktion hos en anordning, som är avsedd att behand- la data i form-av¿en*följd_av smala pulser, leder till attt resultatet blir felaktigt: Dessutom ger anordningen felak- tig information och indikerar exempelvis_att alla tyristo- rer har genomslag, när spänningen över ventilerna under far- liga driftförhâllanden kortvarigt blir lika med noll.A malfunction of a device, which is intended to process data in the form of * sequences_ of narrow pulses, leads to the result being incorrect: In addition, the device gives incorrect information and indicates, for example, that all thyristors have an impact, when the voltage across the valves under dangerous operating conditions briefly becomes zero.

Det huvuasakiiga-syfﬁet med föreliggande uppfinning'är att åstadkomma en anordning förpövervakning av tyristorer i en högspänningsventil, vid vilken anordning man genom jämförel- se av de koder för antal av funktionsodugliga tyristorer,l som erhållits genom fleralüpprepade efterfràgningar, kan f öka tiliförlitligneten vid bestämning av antalet funkti0ns+ odugliga tyristorer,la Detta syfte uppnås med en anordning, som erhållit de i pa- tentkravet 1 angivna kännetecknen. Ytterligare egenskaper phos uppfinningen anges i övriga patentkrav.' Anordningen för övervakning av en högspänningsventils tyris- -,torer innehåller dels givare för avkänning av spänningen över tyristorerna. Givarna är medelst ljnsledare kopplade till ingångar på en enhet för omvandling av ljussignaler till elektriska signaler. Givarnas antal motsvarar antalet tyris- torer i ventilen. Omvandlingsventilens utgång är elektriskt_ ' kopplad till en ingång på en buffertminnesenhet; vars inver-p teringsutgång är kopplad till ett organ för indikering av an- talet funktionsodngliga tyristorer samt till en enhet för genomslagsskydd av högspänningsventilen. En väljare är elekt- riskt kopplad till omvandlingsenheten. Väljarens adressin- 'gång är kopplad till en styrenhet ooh dess utgång är kopplad ß 10 15 20 25 30 35 448 135 till ett organ för indikering av antalet funktionsodugliga tyristorer. Väljarens ingång är enligt uppfinningen kopp- lad till utgången på enheten för omvandling av ljussignaler till elektriska signaler och dess utgång är kopplad till buffertminnesenhetens ingång. « Anordningen innehåller dessutom dels en ELLER-grindenhet, vars ingång är kopplad till buffertminnesenhetens motsvaran- de utgång och vars utgång är kopplad till dataingången på organet för indikering av antalet funktionsodugliga tyris- torer, dels en adderare, vars ingång är kopplad till utgån- gen pà enheten av ELLER-grindar, dels en minnesenhet, vars ingångar är kopplade till adderarens utgång resp. till styr- enhetens utgångar och vars utgång är kopplad till ELLER- grindenhetens andra ingång, och dels en jämförelseenhet, vars ingångar är kopplade till adderarens andra utgång respQ till minnesenhetens läsadresutgång och vars utgång är kopp- lad till organet för indikering av antalet funktionsodugli- ga tyristorer samt till enheten för ventilens genomslags- skydd. i Det är lämpligt, att anordningen innehåller en enhet för kont- roll av de data, som registreras (läses in), vilken enhets ingångar är kopplade till utgången på organet för indike- ring av antalet funktionsodugliga tyristorer resp. till ut- gången på enheten för genomslagsskydd av ventilen, medan da- takontrollenhetens utgång är kopplad till styrenhetens styr- ingång och till styringången på enheten för genomslagsskydd av ventilen.The main object of the present invention is to provide a device for pre-monitoring thyristors in a high voltage valve, in which device by comparing the codes for number of inoperable thyristors obtained by multiple repeated requests, it is possible to increase the supply of the number of functions + incompetent thyristors, la This object is achieved with a device which has obtained the characteristics specified in patent claim 1. Additional features of the invention are set forth in the other claims. The device for monitoring the thyristors of a high-voltage valve partly contains sensors for sensing the voltage across the thyristors. The sensors are connected by means of lightning conductors to the inputs of a unit for converting light signals into electrical signals. The number of sensors corresponds to the number of thyristors in the valve. The output of the conversion valve is electrically connected to an input of a buffer memory unit; whose inverting output is connected to a means for indicating the number of non-functional thyristors and to a unit for breakdown protection of the high-voltage valve. A selector is electrically connected to the conversion unit. The address input of the selector is connected to a control unit and its output is connected to a means for indicating the number of inoperable thyristors. According to the invention, the input of the selector is connected to the output of the unit for converting light signals into electrical signals and its output is connected to the input of the buffer memory unit. «The device also contains an OR gate unit, the input of which is connected to the corresponding output of the buffer memory unit and the output of which is connected to the data input of the means for indicating the number of inactive thyristors, and an adder whose input is connected to the output. on the unit of OR gates, partly a memory unit, the inputs of which are connected to the output of the adder resp. to the outputs of the control unit and whose output is connected to the second input of the OR gate unit, and a comparison unit, the inputs of which are connected to the second output of the adder and to the read address output of the memory unit and whose output is connected to the means for indicating the number of disabled thyristors and to the unit for the valve's breakdown protection. It is suitable that the device contains a unit for controlling the data which is registered (read in), which unit inputs are connected to the output of the means for indicating the number of inoperable thyristors resp. to the output of the unit for breakdown protection of the valve, while the output of the data control unit is connected to the control input of the control unit and to the control input of the unit for breakdown protection of the valve.

Det är vidare lämpligt, att anordningen är försedd med yt- lterligare en jämförelseenhet, vars ingång är kopplad till ad- derarens utgång och vars utgång är kopplad till adderarens nollställningsingång.It is furthermore suitable that the device is provided with an additional comparison unit, the input of which is connected to the output of the adder and the output of which is connected to the zero input of the adder.

Det är lämpligt, att adderaren innehåller en kombinationsad- derare med N steg, vilka vart och ett innehåller ett antal 10 15 20 25 30 55 44s*íss ß enkeladderare, vilkas n* jingångar: utgör kombinationsad- derarens ensiffriga*_ingångar, att* S-utgångar på enkelad- derarna i det första steget är *kopplade till-ingångarna på enkeladderarna i *samma steg, att en eendaS-utgång på enkel- adderaren i varje* steg utgör kombinatioinsadderarens* utgång, att* en slå-utgång *på varjïe efterföljande steg när kopplad till ingångarna på enkeladderarna i det nästföljande steget, att* slutsteget innehåller engenda enkeladderare, vars P- och S- utgångar * utgör_ akombinationsadderarens _ utgångar, att addera- e ren dessutom.innehållerjen kodomvandlare, vars ingångar är kopplade till.*kombinationsadderarens resp._ utgångar, och ett i som vilkas antal minneselement, innefattar vippkretsar, e* motsvarar* " antalet steg* och vilkas J- och. K-ingångar är kopplade till ' 'kodomvandlarens likfasiga utgångar, medan vippkretsarnas* C-ingångar, är sammankopplade adderarens* *styringång och g deras *Q-utgång- utgör adderarens utgång* och är koppladïtill ingången* på enkeladderaren i det steg, som motsvarar ,vs_iffranl hos resp.- vippkrets, och att adderaren vidare* innehåller* en räknare och* en ELLER-grind, * varvid räknarens ena räkneingång är kopplad i till kodom- vandlarens*överföringsutgång* och dess* andra räkneingång är förbunden med* vippkretsarnas C-ingångar, medan räknarens* utgångar utgör e adderarens, utgångar, varvid ELLER-grindens ingångar är* kopplade till styrenheten och tillden ytter- * liggare *jämförelseenhetens utgång och dess utgång är kopplad still vippkretsarnas *och räknarens nollställningsingångar.It is suitable that the adder contains a combination adder with N steps, each of which contains a number of 10 15 20 25 30 55 44s * íss ß single adders, the n * inputs of which are the single-digit * inputs of the combination adder, that * S outputs on the single adders in the first stage are * connected to the inputs on the single adders in * the same step, that a single output on the single adder in each * stage constitutes the * output * of the combination adder, that * a beat output * on each subsequent steps when connected to the inputs of the single adders in the next step, that * the final stage contains only single adders, whose P and S outputs * constitute_ the outputs of the combination adder, that the adder also contains a converter, the inputs of which are connected. * the respective outputs of the combination adder, and one in which the number of memory elements comprises flip-flops, e * corresponds * to the number of steps * and whose J and K inputs are connected to the uniform outputs of the code converter, while the flip-flops * C inputs, are interconnected of the adder * * control input and g their * Q-output- constitute the output of the adder * and are connected to the input * of the single adder in the step corresponding to, vs_iffranl of the respective flip-flop, and that the adder further * contains * a counter and * an OR gate, * where one of the counter's counting inputs is connected to the * converter *'s transmission output * and its * other counting input is connected to * the C inputs of the flip-flops, while the outputs of the counter * constitute the outputs of the adder. , wherein the inputs of the OR gate are * connected to the control unit and to the output of the * additional * comparison unit and its output is connected to the reset inputs of the flip-flops * and the counter.

Det är 'dessutom lämpligt, att minnesenheten innefattar i serie en inläsningsväljare, ett minnesorgan' och en läsväljare, varsïdatautgångar isär* kopplade _till de *andra * ingång-arna på grindarna i ßLLERêgrindenheten.It is furthermore suitable that the memory unit comprises in series a read selector, a memory means' and a read selector, each of which data outputs are connected * to the * other * inputs on the gates in the ßLLERê gate unit.

Det är vidare lämpligt, * att *ajämförelseenheten *innehåller i serie. en jämförelsekrets och en enhet av_*OCH-grindar, *vilkas första "ingångar är kopplade till respf adressutgång på läsväljaren i minnesenheten, _ ingång är kopplad till kombinationsadderarens utgång-_ och* * utgör p* medan* . jämförelsesekretsens* 10- 15 20 ,25 30 35 448 135 Det är vidare lämpligt, att organet för indikering av anta-: let funktionsodugliga-tyristorer innehåller dels en grupp OCH-grindar, vilkas första ingångar är kopplade till ELLER-i grindenhetens resp. utgångar, dels ett register, vars utgångar är kopplade till OCH-grindarnas utgångar, dels ett ljusindikeringsorgan, vars ingångar -är kopplade till registrets resp. utgångar, dels en nollställningspulsforma- re, vars ingång är kopplad till OCH-grindarnas andrai ingångar och vars utgång är kopplad- till registrets nollställningsingång, dels en jämförelsekrets, vars första-* ingångar är kopplade till väljarens adressutgångar och vars -utgång är kopplad till OCH-grindarnas andra ingångar, ochr dels en adressförinställningsgívare för de tyristorer, som kontrolleras, vilken givares utgångar är kopplade till jämförelsekretsens andra ingångar. _Genom att väljaren i anordningen enligt uppfinningen är kop- pad till utgången på enheten för omvandling av ljussignaler-" till elektriska signaler samt till buffertminnesenheten kan man minska antalet minneselement, vilka till skillnad från s.k. kombinationskretsar har lägre störningsbeständighet.It is furthermore suitable that * the * comparison unit * contains in series. a comparison circuit and a unit of _ * AND gates, * whose first "inputs are connected to the respective address output of the read selector in the memory unit, _ input is connected to the output of the combination adder- _ and * * constitutes p * while *. It is furthermore suitable that the means for indicating the number of malfunctioning thyristors contain a group AND gates, the first inputs of which are connected to OR in the respective outputs of the gate unit, and a register, the register of which outputs are connected to the outputs of the AND gates, partly a light indicating means, the inputs of which are connected to the respective outputs of the register, partly a reset pulse shaper, the input of which is connected to the other inputs of the AND gates and the output of which is connected to the zero input on the one hand a comparison circuit, the first inputs of which are connected to the address outputs of the selector and the output of which is connected to the other inputs of the AND gates, and on the other hand an address presetting for the thyristors being controlled, which outputs of the sensor are connected to the other inputs of the comparator circuit. Because the selector in the device according to the invention is connected to the output of the unit for converting light signals to electrical signals and to the buffer memory unit, the number of memory elements can be reduced, which, in contrast to so-called combination circuits, have lower interference resistance.

Minskningen av antalet minneselement i kretsarna för avropning av tyristorer bidrar till att öka anordningens störbeständighet och funktionssäkerhet. Genom att anord- ningen enligt uppfinningen är försedd med ELLER-grindar kan man klara sig utan ytterligare en ny adderare, varför anord- ningen får högre- funktionssäkerhet. " Att anordningen innehåller en adderare blir det möjligt att räkna antalet funktionsodugliga tyristorer, varvid räkningen sker med ledning av data, som representeras av en s.k. icke-posi-- tionskod, medan resultatet avges i en binärdecimalkod. varför antalet funktionsodugliga tyristorer ikan räknas medelst,kända, funktionssäkra. inom datortekniken användbara element, *vilket även bidrar till_ anordningens högre funktionssäkerhet. Eftersom anordningen enligt uppfinningen innefattar en minnesenhet kan man upprepade gånger avropa 10 15 20 25 30 55 448 135 -a tyristorerna i ventilen och statiskt behandla tyristorav- ropsresultaten exempelvis förverkligal .röstnings- eller voteringsprinoiprenp ”vilket 'i hög grad ökar anordningens funktionssäkerhet bl-a. kontrolltillfötlitlighetg Genom att anordningen enligt uppfinningen innehåller en jämförelseen- het kan_ man iförkasta (eliminera) resultat; som» erhållits till följd av anordningensn felfunktion, exempelvis en felak- tig funktion av' givarna för avkänning av spänningen över i i :in tillförlitligare kontroll. Tack vare att anordningen är försedd med en enhet tyristorerna, vilket fäven bidrar för kontroll av de dataÜ,_som läses in, kan man följa den, korrekta datainläsningen i minnesregistren i forganet för indikering av antalet funktionsodugliga tyristorer samt i enheten för genomslagsskydd av högspänningsventilen. Dess- utom förhindrar denna 'spenhet att genomslagsskyddsenheten pâverkas felaktigt vid 'eventuell felfunktion hos anordnin- gen, .varigenom denna får högre fubnktionssäkerhet. Eftersom anordningen enligt uppfinningen innehåller ytterligare en jämförelseenhet kanman nollställa givarna (anordningen) vid eventuell gruppvis felaktig funktion hos givarna.The reduction in the number of memory elements in the thyristor call-off circuits contributes to increasing the device's interference resistance and operational reliability. Because the device according to the invention is provided with OR gates, it is possible to do without another new adder, so that the device has higher-function safety. "That the device contains an adder makes it possible to count the number of inoperable thyristors, the counting being done on the basis of data represented by a so-called non-position code, while the result is given in a binary decimal code. Therefore the number of inoperable thyristors ikan is counted by, Since the device according to the invention comprises a memory unit, one can repeatedly call up the thyristors in the valve and statically process the thyristor drain results, for example, in the case of computer technology, which can also contribute to the higher functional reliability of the device. real .voting or voting prinoiprenp "which greatly increases the operational reliability of the device, including control reliability. Because the device according to the invention contains a comparison unit, one can reject (eliminate) results; which are obtained as a result of the device's malfunction, for example a fault. tig function of 'give rna for sensing the voltage over in i: in more reliable control. Thanks to the fact that the device is equipped with a unit for the thyristors, which also helps to control the data, which is read in, it is possible to follow the correct data reading in the memory registers in the forego for indicating the number of inoperable thyristors and in the breakdown protection unit of the high voltage valve. In addition, this "voltage" prevents the impact protection unit from being incorrectly affected in the event of a malfunction of the device, as a result of which it has higher functional safety. Since the device according to the invention contains an additional comparison unit, the sensors (the device) can be reset in the event of a group malfunction of the sensors.

Uppfinningen beskrivjes: närmare nedan under hänvisning till bifogade ritning, ' där, figQ l visar ett blockschema över anordningen enligt' uppfinningen för övervakning av tyristo- rer i en högspänningsventil, fig. 2 visar ett blockschema över en adderarefi anordningen enligt uppfinningen, fig. 3 visar ett rkopplingrsschema över en jämförelseenhet i anord- ningen ochöfig. 4 visar ett blockschema över anordningens organ ”för indikering av antalet funktionsodugliga tyristorer", Anordningén för kontroll: av tyristorer i" en högspännings- ventil innefattar givare il (fig. l) för avkänning av spän- ningen över tyristorerna,_ vilka givare medelst ljusledare Zl i är kopplade till ingångar 3 på en enhet 4 för omvandling av ljussignaler till elektriska signaler. Varje givare l är 10' 15 20 25 30 55 448.135 avsedd att omvandla spänningen över en tyristor 5 till en dljussignal. Antalet givare 1 bestämmes av antalet tyristorer 5 i högspänningsventilen, varvid givarna J. är elektriskt kopplade till var sin tyristors 5 anod och katod.The invention is described in more detail below with reference to the accompanying drawing, in which, Fig. 1 shows a block diagram of the device according to the invention for monitoring thyristors in a high voltage valve, Fig. 2 shows a block diagram of an adder device according to the invention, Fig. 3 shows a wiring diagram of a comparison unit in the device and also. 4 shows a block diagram of the means of the device "for indicating the number of inoperable thyristors". The device for checking: of thyristors in "a high voltage valve comprises sensors il (fig. 1) for sensing the voltage across the thyristors, which sensors by means of light guides Z1 i are connected to inputs 3 of a unit 4 for converting light signals into electrical signals. Each sensor 1 is 10 '448,135 intended to convert the voltage across a thyristor 5 into a light signal. The number of sensors 1 is determined by the number of thyristors 5 in the high voltage valve, the sensors J. being electrically connected to the anode and cathode of each thyristor 5.

Omvandlingsenhetens 4 flerkanalsutgâng är kopplad till en ingång 6 på en väljare 7, vars adressingång 8 år kopplad till_en styrenhets 9_utgâng. Antalet kanaler i enheten 4 bestämmes av antalet.till enheten 4 kopplade givare 1 för avkänning av 'spänningen_ över tyrístorerna. Väljarens 7 adressutgång är kopplad till en adressingång 10 på ett organ ll för indikering av antalet funktionsodugliga tyristorer, medan organets 7 datautgàng är kopplad till en buffertmin- nesenhets 13 ingång 12.The multi-channel output of the conversion unit 4 is connected to an input 6 of a selector 7, the address input of which is connected to the output of a control unit 9. The number of channels in the unit 4 is determined by the number of sensors 1 connected to the unit 4 for sensing the 'voltage_ across the thyristors. The address output of the selector 7 is connected to an address input 10 of a means 11 for indicating the number of inoperable thyristors, while the data output of the means 7 is connected to the input 12 of a buffer memory unit 13.

För att möjliggöra kontrQll av en högspänníngsventil med 256 tyristorer innehåller väljaren 7 tolv adresskenor.To enable control of a high voltage valve with 256 thyristors, the selector 7 contains twelve address rails.

Anordningen enligt uppfinningen innehåller vidare dels en ELLER-grindarna» 14, vars ingång als' är kopplad :in buffert- minnesenhetens 13 utgång, och en adderare 16, vars ingång 17 14» utgång, kopplad till indikeringsorganets ll dataingång 18, dels en I 21 är kopplade :in är kopplad till grindenhetens som även är minnesenhetd 19, vars, ingångar 20, adderarens 16 utgång resp, styrenhetens 9 utgång 22 och vars utgång 23 är kopplad till grindenhetens 14 andra ingång 24, 27 är min- och dels en jämförelseenhet 25, vars ingångar 26, till 16 nesenhetens 19 adressläsningsutgáng 28 och vars utgång är kopplade 'adderarens andra utgång* resp. kopplad till en ingång 29 på ett organ 30 för indikering av __. ..._- antalet funktionsodugliga tyristorer och till en ingång 31 ' på en enhet 32 för genomslagsskydd av högspänningsventilen.The device according to the invention further comprises on the one hand an OR gates 14, the input of which is connected to the output of the buffer memory unit 13, and an adder 16, the input 17 of which is connected to the data input 18 of the indicating means 11, and an I 21 are connected: in is connected to the gate unit 19 which is also a memory unit 19, whose inputs 20, the output 22 of the adder 16 and the output 22 of the control unit 9 and whose output 23 are connected to the second input 24, 27 of the gate unit 14 are min and partly a comparison unit 25. , whose inputs 26, to the address reading output 28 of the nose unit 19 and whose output are connected to the second output * and connected to an input 29 of a means 30 for indicating __. ..._- the number of inoperable thyristors and to an input 31 'on a unit 32 for breakdown protection of the high voltage valve.

För att kunna bestämma tillförlitligheten av överförda data angående antalet funktionsodugliga tyristorer är anordningen försedd med en enhet 33 för kontroll av de data, som läses 10 15 20 25 30 435 _44s 1354 10 in, vilken enhets 33-ingångar 34, 35 är kopplade till indi- keringsorganets 30 utgång resp. genomslagsskyddsenhetens 32 utgång, medan enhetens 33 utgång är kopnlad till styrenhe- "9 ïstyringång'~36 I tens och: genomslagsskyddsenhetens 32 styringâng.In order to be able to determine the reliability of transmitted data regarding the number of inoperable thyristors, the device is provided with a unit 33 for controlling the data being read in, which unit 33 inputs 34, 35 are connected to indi the output of the reversing means 30 resp. the output of the breakdown protection unit 32, while the output of the unit 33 is connected to the control input of the control unit 9 and the control input of the breakdown protection unit 32.

För att förhindra att anordningen pâverkas felaktigt, när kortslutning uppträder i högspänningsventilkretsen eller när spänningen över ventilen sjunker till ett värde, vid vilket signalerna icke matas från givarna 1, är anordningen enligt uppfinningen försedd med ytterligare en jämförelseenhet 37, vars ingång 38 är kopplad till adderarens 16 utgång och vars utgång är kopplad till adderarens 16 inställningsingâng 39.In order to prevent the device from being actuated incorrectly when a short circuit occurs in the high voltage valve circuit or when the voltage across the valve drops to a value at which the signals are not supplied from the sensors 1, the device according to the invention is provided with a further comparison unit 37. 16 output and the output of which is connected to the setting input 39 of the adder 16.

Minnesenhetens 19 nollställningsingâng 40 är kopplad till en utgång 41 på styrenheten 9, vars utgångar 42, 43,144, 45, 46 är kopplade till buffertminnesenhetens l3 . I nollställningsingång 47, adderarens 16 styringång'48, min- nesenhetens 19 styringång 549, genomslagsskvddsenhetens 32 nollställningsingång SÖ och till en nollställningsingâng_5l på organet 30.6" I ' * Adderaren 16 i den här beskrivna utföringsformen av anord- ningeni enligt gugpfinningen innehåller ii serie en kom- “ 652,4 I Z _ett minneselement 54, vars utgång är kopplad till kombinations- binationsadderare en kodomvandlare 53" och adderaxens 52 flersiffriga ingång 55, varvid kombinations- adderaren 52 (fig.'2) innehåller N steg, där Ntär lika med fyra. ' ' ' fi Det första steget Nl innehåller fyra s¿k. enkeladderare 56, 57, 58, 59, av vilka tre är de huvudsakliga enkeladderarna, medan adderaren'59*är en ytterligare sådan, medan.det andra steget N2_innehåller.två enkeladderare 60 och 61 med tre ingångar, av vilka 60 är den huvudsakliga adderaren och 61 den ytterligare 4 adderaren, medan' det tredje 'steget 10 15 20 25 30 ss e till enkeladderarens 448 135 ll Nà_innehåller en enda, huvudsaklig enkeladderare 62 med tre ingångar, under det att det fjärde steget N4 innehåller en adderare 63 med två ingångar. Åtta ingångar på enkelad- 57, ingång 17, medan en av enkeladderarens 58 ingångar utgör den derarna 56, 58 fungerar som kombinationsadderarens 52 flersiffriga ingångens 55 ingång för en första siffra.The reset input 40 of the memory unit 19 is connected to an output 41 of the control unit 9, the outputs 42, 43, 144, 45, 46 of which are connected to the buffer memory unit 13 of the buffer memory unit 13. In the reset input 47, the control input 48 of the adder 16, the control input 549 of the memory unit 19, the zero input input SÖ of the breakdown protection unit 32 and to a reset input_51 of the member 30.6 " 652.4 IZ - a memory element 54, the output of which is connected to a combination combination adder a code converter 53 "and the multi-digit input 55 of the adder axis 52, the combination adder 52 (Fig. '2) containing N steps, where N is equal to four. '' 'fi The first step Nl contains four searches. single adders 56, 57, 58, 59, three of which are the main single adders, while the adder '59 * is a further one, while the second stage N2 contains two single adders 60 and 61 with three inputs, of which 60 is the main adder. and 61 the additional 4 adder, while the 'third' stage 10 of the single adder 448 135 l1 Na1 contains a single, main single adder 62 with three inputs, while the fourth stage N4 contains an adder 63 with two inputs . Eight inputs on single adder 57, input 17, while one of the inputs of the single adder 58 constitute the ones 56, 58 function as the input 55 of the combination adder 52 for the first digit of the first digit.

Adderarnas 56, 57, 58 S-utgångar är kopplade till enkelad- _derarens 59 resp. ingångar och deras P-utgångar är kopplade 60 resp. ingångar. En av enkelad- derarens 61 ingångar utgör den flersiffriga ingångens 55 ingång för en andra siffra, medan enkeladderarens 6l båda andra ingångar är kopplade till enkeladderarens 59 P-utgång resp. enkeladderarens 62 S-utgång. En av enkeladderarens 62 ingångar utgör den flersiffriga ingångens S5 ingång för en tredje siffra, medan enkeladderarens 62 båda andra ingångar är' kopplade till enkeladderarnas 60 resp. 61 P-utgångar. . 63 _ ingångens 55 .ingång _för en. fjärde siffra. och dess andra Enkeladderarens ena ingång utgör den flersiffriga ingång är kopplad till enkeladderarens 62 P-utgång.The S outputs of the adders 56, 57, 58 are connected to the single adder 59 and 59, respectively. inputs and their P-outputs are connected 60 resp. inputs. One of the inputs of the single adder 61 constitutes the input of the multi-digit input 55 for a second digit, while the two other inputs of the single adder 61 are connected to the P output of the single adder 59, respectively. the single S 62 output of the single adder. One of the inputs of the single adder 62 constitutes the input of the multi-digit input S5 for a third digit, while the two other inputs of the single adder 62 are connected to the single adders 60 and 60, respectively. 61 P-outputs. . 63 _ input 55 .input _for one. fourth digit. and its other single charger input is the multi-digit input connected to the single P output of the single charger 62.

Kodomvandlaren _53 är. uppbyggd som en i och för sig känd linjär avkodarkrets och avsedd att omvandla en binärkod för ett tal till en binärdecimal kod, vilken omvandling ytter- 'liggare omfattar utskiljning av en decimalöverföringssignal, om ett momentanvärde av summan av antalet mindre signifi- kanta siffror är lika med eller större än tio. Exempelvis talet 12 skrives i binärkod såsom llO0, vilket med andra ord innebär att vid .omvandlarens 53 utgång alstrass en 70010-signal och en överföringssignal.The code converter _53 is. constructed as a linear decoder circuit known per se and intended to convert a binary code of a number into a binary decimal code, which conversion further comprises separating a decimal transmission signal, if an instantaneous value of the sum of the number of less significant digits is equal with or greater than ten. For example, the number 12 is written in binary code such as 110, which in other words means that at the output of the converter 53 a 70010 signal and a transmission signal are generated.

Enkeladderarnasi59, 61, 62, 63 S-utgångar och adderarens 63 P-utgång är kopplad till resp. ingångar på kodomvandlaren 53, vars utgång är kopplad till minneselementet 54, medan kodomvandlarens 53 likfasiga utgångar för mindre signifi- kanta siffror är kopplade till JK-ingångar på vippor 64, 65, 66, R-återställningsingång, vilka utgör adderarens l6 ingång 48. 67, vilka har en gemensam C-styringång och en gemensam 10 15 20 25 30 55 44361557 112 Kodomvandlarens 53 utgång 68, vid vilken överföringssignaleni bildas, är kopplad till en räkneingång 69 på en räknare 70 i minneselementet, 54. Räknarens 70 .andra räkneingång 71 är 64-67 räknarens 70 R-nollställningsingâng är sammankopplad med JK- med förbunden JK-vippornas C-styringång, medan vippornas 64-67 R-nollställningsingång och kopplad till en utgång på en ELLER-grind,72. vars ena ingång utgör addera-I rens 16 ingång 39 och vars andra ingång utgör den tvâsiff- riga ingangens 48 ingång för en andra siffra.The single charger nes59, 61, 62, 63 S outputs and the adder's 63 P output are connected to resp. inputs on the code converter 53, the output of which is connected to the memory element 54, while the uniform outputs of the code converter 53 for less significant digits are connected to JK inputs on flip-flops 64, 65, 66, R reset input, which constitute the adder 16 input 48. 67 , which have a common C-control input and a common output 68 of the code converter 53, at which the transmission signal is formed, are connected to a counting input 69 on a counter 70 in the memory element, 54. The second counting input 71 of the counter 70 is the 64-67 counter input of the 64-67 counter is connected to JK- with the C control input of the connected JK flip-flops, while the 64-67 R-zero input of the flip-flops and connected to an output of an OR gate, 72. one input of which is the input 39 of the adder 16 and the other input of which is the input of the two-digit input 48 for a second digit.

Vippornas 64-67 Q-utgångar är kogplade till den flersiffriga U ingângens S5 ingångar för första, andra, tredje resp. fjärde ingångar i kombinationsadderaren 52. V utgångar ochi räknarens 707 Q-utgångar utgör adderarens 16 utgång., Z 7 i 7 'K Minnesenheten 19 (fig. l) iinnefattar en inläsningsväljare 73, vars flersiffriga ingång utgör enhetens 20 ingång. Anta- let I databe- handlingskoden i adderaren l6. Det är mest rationellt, att siffror vid denna 'ingången bestämmes av denna kod är binär-decimal, eftersom tvâ decimalsymboler fullständigt bildar ett âttasiffrigt maskinord (datamaskin- Kord), dvs. en bitgruPP, som utgör en grundval för konstrue- ríng av de flesta nutida mikroprooessorsystem.The Q-outputs of the flip-flops 64-67 are convex to the inputs of the multi-digit U input S5 for the first, second, third and fourth inputs in the combination adder 52. V outputs and the Q outputs of the counter 707 constitute the output of the adder 16. Z 7 i 7 'K The memory unit 19 (Fig. 1) comprises a read-in selector 73, the multi-digit input of which is the input of the unit 20. The number in the data processing code in the adder l6. It is most rational for numbers at this input to be determined by this code to be binary-decimal, since two decimal symbols completely form an eight-digit machine word (computer-cord), i.e. a bit group, which forms the basis for the design of most modern microprocessor systems.

Minnesenheten 19 innehåller dessutom ett minnesorgan 74 ochi en läsväljare 75, vilka är seriekopplade med väljaren 73.The memory unit 19 further comprises a memory means 74 and a read selector 75, which are connected in series with the selector 73.

Antalet flersiffriga ingångar på minnesorganet 74 bestämmesï av antalet register i minnesorganet 74 och bör väljas med ledning av det i tillräcklig grad s.k. förmedlade (till ett tämligen stort medeltal bringade) resultat, vid vilket anti- lens felaktigai funktion _icke inverkar _på den korrekta bestämningen av ventilens funktionsduglighet. "I den här beskrivna utföringsformen av anordningen enligt uppfinningen är antalet i fig. l ieke visade register i minnesorganet 74 JK-vippornas 64-67 Q-D m 10 448 155 13 .lika med åtta. lnläsningsväljarens 73 styringång utgör min-W nesenhetens 19 stgyringång 2l. *Vid denna utföringsform äre organen 73, 74 och 75 uppbyggda* som ieoch för sig kända kretsar (jämför exempelvis Branko Soucek : "Microprocessors and Microcomputers", USA, Kl976, p. 38).The number of multi-digit inputs on the memory means 74 is determined by the number of registers in the memory means 74 and should be selected on the basis of the sufficiently so-called mediated (brought to a fairly large average) results, at which the malfunction of the anti-ball does not affect the correct determination of the operability of the valve. In the embodiment of the device according to the invention described here, the number of registers shown in Fig. 1 in the memory means 74 of the JK flip-flops 64-67 QD m 10 448 155 13 is similar to the control input of the eight reading selector 73. In this embodiment, the means 73, 74 and 75 are constructed * as well-known circuits (compare, for example, Branko Soucek: "Microprocessors and Microcomputers", USA, Kl976, p. 38).

Jämförelseenheten 25 (fig. 3) innehåller en jämförelsekretsi 76 i serie med en enhet 77 av OCH-grindar, vilkas första ingångar utgör enhetens 25. till väljarens 75 adressutgångar 28 kopplade ingång _27. Jämförelsekretsen 76 innehåller en . binär-decimalavkodare 79, vars flersiffriga ingång 80 utgör enhetens 25 ingång 26 och är kopplad till kombinationsad- a derarens 52 utgång och vars mot talen 5, 6, 7, 8 svarande 15 20 25 utgångar, vid vilka en jämförelsesignal bildas, är kopplade till resp. ingångar 817 på en1ELLER-grind82 med flera ingångar. ELLER-grindens 82 utgång är kopplad till OCH- grindarnas andra ingångar 83. V Organet ll (fig. 4) för indikering av antalet funktions- odugliga tyristorer inehåller en grupp OCH-grindar 84, vilkas första ingångar är kopplade till grindenhetens 14,9 utgångar och_ vilkas utgångar är 'kopplade till asynkron- 'ingångar 85 hos ett register 86, vars utgångar är kopplade till ingångar 87 "på ett ljusindikeringsorgan 88, som i denna utföringsform utgöres av en sats lysdioder. Registrets 86 nollställningsingång 89 är kopplad till en nollställnings-É a_ pulsformare 90, vars ingång 91 är kopplad till en utgång 92 30 35 på en jämförelsekrets 93. Utgången 92 är dessutom kopplad till grindarnas 84 andra ingångar 94, medan jämförelsekret- sens 93 första' ingångaià är kopplade till väljarens- 77: adressutgångar och dess andra ingångar 95 är kopplade till utgångar _på en iadressförinställningsgivare 96 för de kontrollerade tyristorerna i högspänningsventilen.The comparison unit 25 (Fig. 3) contains a comparison circuit 76 in series with a unit 77 of AND gates, the first inputs of which constitute the input _27 of the unit 25 to the address outputs 28 of the selector 75. The comparison circuit 76 contains one. binary-decimal decoder 79, whose multi-digit input 80 constitutes the input 26 of the unit 25 and is connected to the output of the combination adder 52 and whose outputs corresponding to the numbers 5, 6, 7, 8, at which a comparison signal is formed, are connected to resp. inputs 817 on a1 OR gate82 with several inputs. The output of the OR gate 82 is connected to the second inputs 83 of the AND gates. The means II (Fig. 4) for indicating the number of inoperable thyristors contains a group AND gates 84, the first inputs of which are connected to the outputs of the gate unit 14.9. and the outputs of which are "connected to asynchronous" inputs 85 of a register 86, the outputs of which are connected to inputs 87 "of a light indicating means 88, which in this embodiment are constituted by a set of LEDs. The reset input 89 of the register 86 is connected to a reset input. A pulse shaper 90, the input 91 of which is connected to an output 92 of a comparator circuit 93. The output 92 is further connected to the second inputs 94 of the gates 84, while the first 'inputs' of the comparator circuit 93 are connected to the selector 77 address addresses and its second inputs 95 are connected to outputs on an address presetting sensor 96 for the controlled thyristors in the high voltage valve.

För .att data angående de funktionsodugliga tyristorerna skall kunna överföras över en kommunikationskanal till en 10 15 20 " till frekvensdelarnas: l0li resp. 25 30 35 aa44sf135 f ,ppi4 dator är organet ll försett med ytﬁerligare, i fig. 4 ickei visade* enneïer, ,vilka icke utgöri uppfinningsföremål och därför icke beskrivas i fortsättningen.In order that data relating to the malfunctioning thyristors can be transmitted over a communication channel to a 10 15 20 "to the computer of the frequency parts: l0li and 25 30 35 aa44sf135 f, ppi4, the means ll is provided with additional surfaces, not shown in Fig. 4, , which do not constitute objects of invention and are therefore not described in the following.

Styrenheten 9 (fig. 1) innehåller en taktpulsbildare 97, med en pulsgenerator 98-och fyra frekvensdelare 99, 100, 101, 102 i form av binärräknare med räknemoduler 10, lO¿ 4 resp. 9, vilka är seriekopplade med binär-deeimalavkodare.i Generatorns 98 utgång är kopplad till en ICKE-grinds 104* ingång 103, 'ett fördröjningselements 7106 ingång 105 och' frekvensdelarenš 0997 ingång. “Frekvensdelarens _99 enka- nalsutgâng är kopplad tillndelarens 100 ingång, en ICKE- grinds._l08 Kingång. 107 'och 0CH4grindars- lll; 112 _första ingångar 109 resp. 110. Grindens lll andra ingång ll3,ärf kopplad till grindens 104 utgång, medan grindens 112 andra ingång 7114 är ikopplad' tills fördröjningselementeçs 106 utgâng.d _ V 'K ' ' I Frekvensdelarnas 100-och 101 enkanaligaiuﬂgângar är kopplade 102. ingångar. Frekvens- delarens l00 flerkanaliga utgång 115 är kopplad till första ingångar 116' på en- gruppi OCH-grindar 117; vilkas andra ingångar 118 är kopplade-till grindens 108 uëgàng. Grindar- nas lll, 112 utgångar 119 resp. 120; en flerkanalsutgâng 121 2 1ø1{ 102 flerkanalsutgàngar 1122 Iresp. 1231 är kopplade till resp- på gruppen OCHvgrindar samt frekvensdelarnas ingångar på den adressorderbildare 124, vsom utgöres av _en sats OCH-grindar, "vilka ¿är ~avsedda atti kombinera adress- signalerﬁl.The control unit 9 (Fig. 1) contains a clock pulse generator 97, with a pulse generator 98 and four frequency dividers 99, 100, 101, 102 in the form of binary counters with counting modules 10, 10, 4 and 4, respectively. 9, which are connected in series with binary part decoders. The output of the generator 98 is connected to the input 103 of a non-gate 104, the input 105 of a delay element 7106 and the input of the frequency divider 0997. “The frequency divider _99 single-channel output is connected to the input of the frequency divider 100, a NON gate._08 King input. 107 'and OCH4 gate lll; 112 _first entrances 109 resp. 110. The second input ll3 of the gate 111 is connected to the output of the gate 104, while the second input 7114 of the gate 112 is connected 'until the output 106 of the delay elements 106 is connected to the inputs of the frequency parts 100 and 101 single channel 102 inputs. The frequency divider 115 of the frequency divider 100 is connected to first inputs 116 'of a group AND gates 117; whose other inputs 118 are connected to the gate 108. The gates lll, 112 exits 119 resp. 120; a multi-channel output 121 2 1ø1 {102 multi-channel outputs 1122 Iresp. 1231 are connected to the respective group AND gates as well as the inputs of the frequency parts to the address order generator 124, which consists of a set AND gates, "which are intended to combine address signals.

Varje kanal hos flerkanalsutgàngen 121 på gruppen grindar 117 är avsedd för överföring av taktpulser, vilka har en' adrešsbeteckning al, aá'... ag, ao. Analogt är varje kanal hos frekvensdelarnas 101,' 102 .flerkanaliga utgångar 122 resp. 123 avsedd för överföring av yaktpulserg betecknade sâson bl, b2, b3} bg resp. ell c2, c3 ... c9, co. " 7 my, uu 10 '15 wa 25 30 35 448 135 15 Anordningen enligt uppfinningen fungerar på följande sättf När spänning uppträder *över högspänningsventilen, avger givarna l (fig. 1) ljuspulser, vilka över ljusledarna 2 överföres till enheten 4 där ljuspulserna på nytt omvandlas* ”till elektriska pulser. Om alla tyristorerna 5 är funktions- dugliga (intakta), är antalet pulser vid enhetens 4 utgång lika med antalet tyristorer 5 i ventilen. Ifall tyristorn 5 har genomslag, saknas pulserna vid givarens l utgång. Från enhetens 4 utgång matas elektriska pálser till väljarens 7 ingång 6, varvid antalet av dessa pulser bestämmmes av anta- let funktionsdugliga tyristorer 5. En adressignal i form av en kombination av tvâ pulser al, a2, a3 ... a8 och bl, b2, b3, b4 matas från styrenheten 9 genom de tolv skenorna till_ väljarens 7 adressingång 8. Denna adressignal verkar så, att 7 en grupp tyristorer 5 kopplas till buffertminnesenheten 13.Each channel of the multi-channel output 121 on the group of gates 117 is intended for the transmission of clock pulses, which have an 'address designation a1, aá' ... ag, ao. Analogously, each channel of the multi-channel outputs 122 and 102 of the frequency dividers 101, 102, respectively. 123 intended for the transmission of yacht pulserg designated sâson bl, b2, b3} bg resp. ell c2, c3 ... c9, co. When the voltage occurs * across the high voltage valve, the sensors 1 (Fig. 1) emit light pulses, which over the light conductors 2 are transmitted to the unit 4 where the light pulses on if all thyristors 5 are functional (intact), the number of pulses at the output of the unit 4 is equal to the number of thyristors 5 in the valve. If the thyristor 5 has a breakdown, the pulses at the output of the sensor 1 are missing. 4 output electrical pulses are supplied to the input 6 of the selector 7, the number of these pulses being determined by the number of functional thyristors 5. An address signal in the form of a combination of two pulses a1, a2, a3 ... a8 and b1, b2, b3 , b4 is fed from the control unit 9 through the twelve rails to the address input 8 of the selector 7. This address signal acts in such a way that a group of thyristors 5 is connected to the buffer memory unit 13.

I denna utföringsform är antalet tyristorer 5 i gruppen lika med åtta. Samma kombination av pulser a och b matas till singången 10 på organet ll.In this embodiment, the number of thyristors 5 in the group is equal to eight. The same combination of pulses a and b is fed to the input 1 of the means 11.

Buffertminnesenhetens 13 ingång 12 matas med en sats 1- och O-signaler, varvid l-signalerna motsvarar tyristorer 5 med genomslag i ventilen) Dessa kortvariga l-signaler läses in i_g registret i. buffertminnesenheten 13, från. vars utgång de genom grindenheten 14 samtidigt matas till eadderarens 16 ingång l7 och till dataingången 18 på organet ll.The input 12 of the buffer memory unit 13 is supplied with a set of 1 and 0 signals, the 1 signals corresponding to thyristors 5 with a breakthrough in the valve. These short-term 1 signals are read into the register in the buffer memory unit 13, from. the output of which is fed through the gate unit 14 simultaneously to the input 17 of the adder 16 and to the data input 18 of the means 11.

De data, som inkommer i form av en sats 1- och 0-signaler. kodas i kombinationsadderaren 52, varvid data, som represenf terar antalet l-signaler i binärkod, från adderarens 52 utgång överföres till kodomvandlarens 53 ingång. Omvandla- rens 53 verkningssätt beskrives i fortsättningen. Utsigna- lerna från kodomvandlaren 53 matas till minneselementet 54.The data received in the form of a set of 1 and 0 signals. is encoded in the combiner adder 52, data representing the number of 1 signals in binary code being transmitted from the output of the adder 52 to the input of the code converter 53. The mode of action of the converter 53 is described below. The outputs from the converter 53 are fed to the memory element 54.

Därefter matas en signal för nollställning av buffertminnet från styrenheten 9 till enhetens 13 ingång 47, varefter. adressignalen över väljarens 7 ingång 8 ändras och en cykel 5 10 15 20 25 30 55 448-135 16- för inläsning _av data från den andra grupnen utyristorer påbörjas, varvid_ summan av -avropsresultaten från de båda grupperna tyristorer 5 läses i binär-decimalkod in i min-a neselementet 54.' Sedan galla ;tyristorgrupperna i_ ventilen avropats (antalet tyristorgrupper i denna utföringsform är 32), överföras en styrsignal från styrenhetens 9 utgång 22%, till minnesenhetens l9_ingång 21, efter.vilken styrsignal talet -iiábinär-decimalkod från minneselementeti 54 ”läses w 74. 'Därefter -matas ”end signal ”för nollställning, av min- neselementet 54 från styrenhetens 9 utgång 43 till addera- rens 16 ingång 48.Then a signal for resetting the buffer memory is fed from the control unit 9 to the input 47 of the unit 13, after which. the address signal over the input 8 of the selector 7 is changed and a cycle 5 for reading data from the second group of thyristors is started, the sum of the call-off results from the two groups of thyristors 5 being read in binary decimal code i min-a neselementet 54. ' After the bile thyristor groups in the valve have been called (the number of thyristor groups in this embodiment is 32), a control signal is transmitted from the output 22% of the control unit 9, to the input input 21 of the memory unit 19, after which control signal number -iiábinar-decimal code from the memory element 54 'is read 74'. Then the "end signal" for resetting is supplied by the memory element 54 from the output 43 of the control unit 9 to the input 48 of the adder 16.

Efter avslutad datainläsning i minnesorganets 74 första. register efterfrågas pâ: nytt alla ,tyristorgrupperna i ventilen, varvid antalet funktionsodugliga tyristorer räknas medelst minneselementet 54 och läses in i minnesorganets 74 andra register, varefter organets 74 tredje qch efterföljan- de register fylles, I denna utföringsform innefattar min- nesorganet 74 åtta register. .After completing data reading in the first of the memory means 74. registers are requested again: all, the thyristor groups in the valve, the number of malfunctioning thyristors being counted by means of the memory element 54 and read into the second register of the memory means 74, after which the third and subsequent registers of the means 74 are filled. In this embodiment the memory means 74 comprises eight registers. .

I minnesorganet 74 inlästa data läses ut medelst successiva pulser, som inkommer från_ styrenhetens 595 flerkanalsutgång 44, samtidigt som dessa pulser från minnesenhetens 19 utgång 28 matas till jämförelseenhetens 25 adressingâng 27.Data read into the memory means 74 is read out by successive pulses received from the multi-channel output 44 of the control unit 595, at the same time as these pulses from the output 28 of the memory unit 19 are fed to the address input 27 of the comparison unit 25.

En första puls, som över den första skenan överförts till minnesenhetens l9'styringâng 49, kopplar de första siffrorna i minnesorganets 74 register till flerkanalsutgângen 23.A first pulse, which is transmitted over the first rail to the control input 49 of the memory unit 19, connects the first digits in the register of the memory means 74 to the multi-channel output 23.

En sats av åtta 1- eller etta 0-signaler matas till grind- enhetens 14 ingång 24 och överföres vidare från enhetens 14 utgång_till adderarens 16 ingång 17. l_händelse av en kort- variggﬂfelaktiga funktion av givarnaf 1 består den ,av åtta signaler bestående satsen av 0- och l-signaler, varvid från adderarens 16, andra' utgång en signal överföres tilll medelst väljaren 73 inii registret i enhetens 19 minnesorgan m »n 10 '15 20 25 }0 35 443 135 17 jämförelseenhetens 25 ingång 26, vilken signal i binärkod representerar antalet l-signaler vid minnesenhetens 19 utgång 23. Om detta antal l-signaler utgör majoriteten, dvs." fem av åtta, överför jämförelseenheten 25 över den skena, som motsvarar flerkanalsingångens 27 första skena, en puls _till ingångarna 29 och 31 på organet 30 och på genomslags- skyddsenheten 32. 1-signalen läses in i det första sifferstället i registren in de i fig. J. icke visade minneselementen i. organet 30 ochi enheten 32. I annat fall, dvs. om antalet l-signaler i de första siffrorna i minnesorganets 74 register är lika med' eller mindre än fyra, inläses en O-signal i det första sif- ferstället i registren i minneselementen i indikeringsorga- net 30 och enheten 32.A set of eight 1- or one 0-signals is fed to the input 24 of the gate unit 14 and is further transmitted from the output of the unit 14 to the input 17 of the adder 16. In the event of a short-term malfunction of the sensor hub 1, the set of eight signals consists of 0 and 1 signals, wherein from the second output of the adder 16 a signal is transmitted to by means of the selector 73 in the register in the memory means of the unit 19 from the input 26 of the comparison unit 25, which signal in binary code represents the number of l-signals at the output 23 of the memory unit 19. If this number of l-signals constitutes the majority, i.e. "five out of eight, the comparison unit 25 transmits over the rail corresponding to the first rail of the multi-channel input 27 a pulse to the inputs 29 and 31 of means 30 and on the break-through protection unit 32. The 1-signal is read into the first digit in the registers in the memory elements not shown in Fig. J. in the means 30 and in the unit 32. Otherwise, i.e. if the number of 1-signals in de the first digits in the registers of the memory means 74 are equal to or less than four, an O signal is read in the first digits of the registers in the memory elements of the indicating means 30 and the unit 32.

En andra puls, som över den andra skenan överförts från styrenhetens 9 flerkanalsutgång 44 till minnesenhetens 19 flerkanalsingång 49, kopplar de andra siffrorna i min- nesorganets 74 register till flerkanalsutgången 23. En satsf 1- och 0-signaler matas till ingången 24 på grindenheten 14, från vars utgång den ledes till adderarens 16 ingång 17.A second pulse, which is transmitted over the second rail from the multi-channel output 44 of the control unit 9 to the multi-channel input 49 of the memory unit 19, connects the second digits in the register of the memory means 74 to the multi-channel output 23. A set of 1 and 0 signals is supplied to the input 24 of the gate unit 14 , from the output of which it is led to the input 17 of the adder 16.

Från - adderarens :l6 andra utgång överföres till jâmförelseenhetens 25 ingång 26 en signal, som i binärkod” representerar antalet l-signaler vid minnesenhetens l9 autgång 23, dvs. det antal 1-signaler, som inlästs i de andra sifferställena i de åtta registren i minnesorganet 74.From the second output of the adder 16, a signal is transmitted to the input 26 of the comparison unit 25, which in binary code 'represents the number of 1 signals at the output 23 of the memory unit 19, i.e. the number of 1 signals read in the other digits of the eight registers in the memory means 74.

Ifall detta antal l-signaler utgör majoriteten, dvs. fem av åtta, överför jämförelseenheten 25 över den skena, som mot- svarar flerkanalsingångens 27 andra skena, en puls till indi- keringsorganets 30 ingång 29 och enhetens 32 ingång 31. l-signalen läses in i det andra sifferstället i registren i organets 30 och enhetens 32 minneselement.If this number of l-signals constitutes the majority, ie. five out of eight, the comparison unit 25 transmits over the rail corresponding to the second rail of the multi-channel input 27 a pulse to the input 29 of the indicating means 30 and the input 31 of the unit 32. The 1 signal is read into the second digit in the registers of the means 30 and the device's 32 memory elements.

Analogt läses l-signalerna från alla' sifferställena i _registren i enhetens 19 minnesorgan 74 under förverkligande 10 15 20 25 30' 35 448 135- 18 av majoritetsvoteringsprincipen in i resp; sifferställen i registren i organets 30 och enhetens 32 minneselement. Om ett och samma tal i binärfdecimalkod läses in i organets 30 och enhetens 32 register (vilket betyder att registren arbe- tar funktionssäkert), överföres _samma data till de fler- siffriga ingangarna_35, 34 hos enheten 33 för kontroll av de data, som läses in. En signal, som ger tillstånd till att överföra en- ordersignalg för5 hortkoppling av högspännings- ventilen, fortsätter att inkomma ,frän enhetens 33 utgång till skyddsenhetens 32 ingång. Samma tillståndssignal matas cin sﬁyrenhetenes 9 ingång se och ger tinstand till att bilda en signal för nollställning av registren i enhetens 19 minnesorgant74.Analogously, the 1-signals from all the digit locations in the registers in the unit's memory means 74 of the unit 19 are read into realization by the majority voting principle, respectively; digits in the registers in the memory elements of the means 30 and the unit 32. If one and the same number in binary decimal code is read into the registers of the device 30 and the unit 32 (which means that the registers operate functionally), the same data is transmitted to the multi-digit inputs_35, 34 of the unit 33 for checking the data being read . A signal which gives permission to transmit a one-order signal for disconnecting the high-voltage valve continues to be received, from the output of the unit 33 to the input of the protection unit 32. The same state signal is fed into the input of the acid units 9 and provides a standstill to form a signal for resetting the registers in the memory organ74 of the unit 19.

Ifall det i enhetens 32 register inlästa talet är större än ett förutbestämt antal överskottstyristorer 5, avger skydd- senheten 32 en ordersignal för bortkoppling av ventilen.If the number entered in the register 32 of the unit 32 is greater than a predetermined number of surplus control resistors 5, the protection unit 32 emits an order signal for disconnecting the valve.

Indikeringsorganets 30 minneselement nollställes medelst en- signal från styrenhetens 9 utgång 46, efter det att min- nesorganets 74 alla register fyllts med data. Om olika data i inlästs i registrena in organets 30 och 'enhetens 32 minneselement, hlockeras enhetens 32 utgängskretsar, varvid _ signalen icke matas till styrenhetens 9 ingång 36, varför styrenheten 9 tvâ gånger avger ordersignaler för dataläsning“ från minnesorganets 74 register in i registren i organets 30 och enhetens 32 ndnneselement. Därefter nollställes anordê ningens alla element, varefter en ny efterfrågningscykel för gtyristorernaiâ-i ventilen påbörjas. A Om utsignalerna över sifferutgângarna från indikeringsorga- nets 30 ochi skyddsenhetens 32 register icke är~ identiska under ett förutbestämt tidsintervall, avger enheten 33 en signal; som indikerar att anordningen 'icke äro funktions- duglig. 10 15 448 135 19 Adderaren 16 (fig. 2) fungerar på följande sätt.The memory element 30 of the indicating means 30 is reset by means of a signal from the output 46 of the control unit 9, after all the registers of the memory means 74 have been filled with data. If different data is read into the registers in the memory elements of the means 30 and the unit 32, the output circuits of the unit 32 are locked, the signal not being fed to the input 36 of the control unit 9, so that the control unit 9 outputs data readings twice from the registers of the memory means 74 into the registers the element 30 of the member 30 and the unit 32. Then all the elements of the device are reset, after which a new demand cycle for the gyristors in the valve is started. A If the outputs of the numerical outputs of the register 30 and of the protection unit 32 are not identical during a predetermined time interval, the unit 33 emits a signal; which indicates that the device is not functional. 10 15 448 135 19 The adder 16 (fig. 2) works in the following way.

,Data angående tillståndet hos tyristorerna Sli högspännings- ventilen matas i form av bitgrupper till adderarens l6 ingång l7, varvid varje grupp bär information angående åtta tyristorer 5._Antalet ettor i en grupp motsvarar antalet 5. successivt med tiden till ingången 17. Samtidigt eller efter funktionsodugliga tyristorer Databitgrupper överföres en viss tidsfördröjning matas skenan för den första siffran i adderarens 16 styringång 48 med styrpulser från styrenhe- tens 9 utgång 43. ” " I När den första tyristorgruppen avropas, matas ingången 17 med en första databitgrupp, dvs. åtta ensiffriga signaler, vilka matas till var sin av de åtta ensiffriga ingångarna hos kombinationsadderaren 52, vid vars utgång en binärkod bildas för summan av l-signaler i den första bitgruppen, samtidigt som vid kodomvandlarens 53 utgångar en binär- 7 decimalkod för samma tal bildas, vilken överföras till min- 20 25 30 35 neselementets 54- dataingångar. Innan räkningen av' antalet funktionsodugliga tyristorer påbörjas, nollställes neselementet 54, varför alla siffrorna hos kombinationsad- derarens 52 flersiffriga ingång 55 är nollställda. När den första tyristorgruppen-efterfrågas, adderar alltså adderaren 52 endast åtta ensiffriga signaler, som matas till var sin av de åtta ingångarna hos enkeladderarna 56, 57, 58. Det första adderingsstegetsa Nl ingångar matas med s.k. 1-viktssignaler, medan vid stegets Nl S-utgångar även 1- viktssignaler bildas. Vid stegets Nl P-utgångar bildas signaler med en vikt av 2. Vid adderarnas 56,'57, 58 S- utgångar bildas signaler_med mellanliggande 1-viktssummor., Data regarding the state of the thyristors The high voltage valve is fed in the form of bytes to the adder 16 input 17, each group carrying information regarding eight thyristors 5._The number of ones in a group corresponds to the number 5. successively with the time to the input 17. Simultaneously or after malfunctioning thyristors Data bytes are transmitted a certain time delay, the rail for the first digit is fed into the control input 48 of the adder 16 with control pulses from the output 43 of the control unit 9. "" When the first thyristor group is called, the input 17 is fed with a first data byte, i.e. eight single digits. , which are fed to each of the eight one-digit inputs of the combination adder 52, at the output of which a binary code is formed for the sum of 1 signals in the first byte, while at the outputs of the code converter 53 a binary decimal code for the same number is formed, which is transmitted to the data inputs 54 of the memory element 54. Before calculating the number of disabled thyrist starts, the nose element 54 is reset, so that all the digits of the multi-digit input 55 of the combination adder 52 are reset. Thus, when the first thyristor group is requested, the adder 52 adds only eight single-digit signals, which are fed to each of the eight inputs of the single adders 56, 57, 58. The inputs of the first addition stage N1 are fed with so-called 1-weight signals, while at the N1 S outputs of the stage, 1-weight signals are also formed. At the N1 outputs of the stage N1, signals with a weight of 2 are formed. At the S outputs of the adders 56, '57, 58, signals are formed with intermediate 1-weight sums.

En l-signal för den sökta summan bildas vid adderarens 59 S-utgång., Det andra adderingssteget N2 adderar signaler för den, nästföljande andra siffran, dvs. signaler med en vikt av 2. mina 10 '15 20 25 30 35 448135 20 Vid adderarens 60 Si-utgång bildas en mellansummaiför den andra siffran, dvs. det resultat, som erhålles genom addi- tion av signalerna från adderarna 56, 57, 58 P-utgångar.An l-signal for the sum sought is formed at the S-output of the adder 59. The second addition step N2 adds signals for the next second digit, i.e. signals with a weight of 2. min 10 '15 20 25 30 35 448135 20 At the output of the adder 60 Si an intermediate sum is formed for the second digit, i.e. the result obtained by adding the signals from the adders 56, 57, 58 P outputs.

Nämnda, signal samt signalen frän- adderarens 59 P-utgång och signalen för íngängens 55 andra siffra (den sistnämnda signalen är noll, när Iden' först tyristorgruppen avropas) matas till adderaren 61. Värdet av den andra siffran i den sökta summan bildas vid adderarens 61 S-utgång.i Adderaren 662 bildar ivid sin S-utgångí en signal för den* tredje siffran, dvs. en signal med en vikt av 4, i den sökta summan med ledning av signalerna från adderarns 60, 61 P- utgångar och signalen från ingångens 55 tredje siffra (den sistnämnda signalen är noll, när den första tyristorgruppen avropas).The signal and the signal from the adder 59 P output and the signal for the second digit of the input 55 (the latter signal is zero, when the first thyristor group is called) are fed to the adder 61. The value of the second digit in the searched sum is formed at the adder 61 S-output.i The adder 662 forms at its S-output in a signal for the * third digit, i.e. a signal having a weight of 4, in the sum sought, based on the signals from the P-outputs of the adder 60, 61 and the signal from the third digit of the input 55 (the latter signal is zero, when the first thyristor group is called).

Adderaren 63 bildar vid.S-utgången en signal för den fjärde siffran, dvs. en signl med en vikt av 8, i summan och vid P- utgângen en överföringssignal .med en- vikt- av 16. Dessa utsignaler bildas i överensstämmelse med värdena av insigna- lerna “frân adderarens 62 P-utgång och från ingângens 55 fjärde siffra (den sistnämnda signalen är noll, nära den första tyristorgruppen avroras). 6 I kodomvandlaren 53 omvandlas den_binärkod för summan, som erhållits vid ä kombinationsadderarens 652 utgång, till binär-decimalkod. Sedan en räknepuls upphört, som vid avrop av varje tyristorgruppi matas till ingângens- 48 första siffra, läses fyra mindre' signifikanta siffror_ 1;2,4,a i summan i binär-decimalkoden in i JK-vipporna 64-67. Räknee pulsen matas till vippornas 64-67 hopkopplade räkneingângar samt still* binär-deeimalräknarens 70 dandra ingång. 71. 0-signalen uppträder icke vid decimalöverföringsutgången 68 P10, när den första tyristorgruppen avropas.The adder 63 forms at the S output a signal for the fourth digit, i.e. a signal with a weight of 8, in the sum and at the P output a transmission signal .with a weight of 16. These outputs are formed in accordance with the values of the inputs “from the P output of the adder 62 and from the fourth digit of the input 55 (the latter signal is zero, near the first thyristor group is disconnected). In the code converter 53, the binary code for the sum obtained at the output of the combination adder 652 is converted to binary decimal code. After a counting pulse has ceased, which on call of each thyristor group is fed to the input 48 first digit, four less significant digits_1; 2,4, a are read in the sum of the binary decimal code into the JK flip-flops 64-67. The counting pulse is fed to the coupled inputs 64-67 of the flip-flops and the second input of the still * binary-deimal counter 70. The 71. 0 signal does not appear at the decimal transmission output 68 P10 when the first thyristor group is called.

Minneselementet,54 nollställes i förväg medelst en signal, som inkommer från grinden 72 med två ingångar, varvid grin- f, 10 15 20 _æ .50 35 448 135 21 dens 72 ingångar matas med signaler från ingången 39 samt med signaler, som överföres över skenan för styringångens 48 andra siffra.The memory element, 54, is reset in advance by means of a signal coming in from the gate 72 with two inputs, the gates f, the inputs of the gate f, being supplied with signals from the input 39 and with signals transmitted over the rail for the second digit of the control input 48.

Efter upphörande av en första räknepuls från vippornas 64-67 Qfutgångar matas_ den flersiffriga ingången 55 med data angående det antal funktionsodugliga tyristorer, som bestämts vid det första avropet i binär-decimalkoden, som i de första och fjärde siffrorna sammanfaller med binärkoden.After termination of a first counting pulse from the 64-67 Q outputs of the flip-flops, the multi-digit input 55 is fed with data concerning the number of inoperable thyristors determined at the first call in the binary decimal code, which in the first and fourth digits coincide with the binary code.

Vid det andra avropet bestämmes i adderaren 52 summaantalet funktionsodugliga tyristorer i den andra och den första tyristorgruppen, dvs. summan av antalet tinärsignaler vid ingången 17 och binärtalet vid ingången 55. I detta fall kan man erhålla ett tal, som är större än tio, varför vid kodom- vandlarens 53 utgång 68 P10 en l-signal alstras, som läses in i. det" lägre sifferstället i binär-decimalräknaren 70, efter det att den andra räknepulsen upphört.At the second call-off, the sum of the number of malfunctioning thyristors in the second and the first thyristor group is determined in the adder 52, i.e. the sum of the number of tin signals at input 17 and the binary number at input 55. In this case, a number greater than ten can be obtained, so that at the output 68 P10 of the converter 53 an 1 signal is generated, which is read into. lower the number point in the binary decimal counter 70, after the second counting pulse has ceased.

Vid det tredje avropet bestämmes i detta fall i adderaren 52 summan av antalet funktionsodugliga tyristorer i den tredje tyristorgruppen oeh det tal, som inlästs i vipporna 64-67' vid det andra avropét.At the third call-off, in this case, in the adder 52, the sum of the number of inoperable thyristors in the third thyristor group and the number read in the flip-flops 64-67 'at the second call-off are determined.

KI fortsättningen adderas i adderaren- de 16 talen vid ingången l7 till det tal, som inlästs i vipporna 64-67 vid' avropet av den föregående tyristorgruppen. Efter avslutat avrop av alla tyristorgrupperna läses additionsresultatetïl från vippornas 64-67 Q-utgångar och från räknarens 70 utgångar in i ett av minnesorganets 74 register.The KI continuation is added in the adder 16 numbers at input 17 to the number read in flip-flops 64-67 at the call-off of the previous thyristor group. At the end of the call-off of all the thyristor groups, the addition result is read from the Q-outputs of the flip-flops 64-67 and from the outputs of the counter 70 into one of the registers of the memory means 74.

Jämförelseenheten 25 (fig. 3) fungerar på följande sätt.The comparison unit 25 (Fig. 3) operates in the following manner.

Ennetens 25 ingång matas' med signaler i form av ett i binärkod representerat tal, som utgöres av ett antal l-signaler, som inlästs i minnesorganets 74 register. Ifall 10 15 20 25 30 35 448 155 __22f talet är lika med eller mindre-än-fyra, representerar det antalet felaktiga inläsningar av l-signaler i minnesorganets 74 register. Om talet är lika med minst fem, innebär detta,å att antalet felaktiga inläsningar av 0-signaler i registren är lika med skillnaden mellan talet åtta och det tal, som skall jämföras. 7 _ V * Pulser, fsom representerar- talet i binärkoden, matas till avkodarens 79 ingångar 80, varvid Pulserna alstras vid de utgångar på avkodaren 79, vilkas ordningsnummer O,l,2 ... 9 motsvarar talet i insignalen. Om talet vid jämförelseenhe- tens 25 ingång 26 är lika med högst fyra, matas grindens Q2 ingång 81 ;ícke/ med, pulsen. _Ifall talet över enhetens 25 ingång 26 är lika med minst fem, matas pulsen från avko- darens 79 utgång till en av grindens 82 ingångar 81. Pulsen vid grindens_82_utgång fungerar som jämförelsekretsens 76 7 jämfört alltsa det tal, till jämförelseenhetens 25 ingång 26, med talet fyra, som repre- utpuls. iMan7 som .ledes senterar det största möjliga antalet felaktiga påverkningar av spänningsgivarna 1.:- Från jämförelsekretsens 76 utgång överföres pulsen till de andra ingångarna 83 på grindenhetenså 77 OCH-grindar. Vid successiv de åtta nesorganets 74 register matas styrsignalen samtidigt till 7 efterfrågning "av siffrorna i min- enhetens 125 adressingång 127. När de 'första siffrorna avropas, matas adressignalen via ingångens 27 första skena.The input of the antenna 25 is supplied with signals in the form of a number represented in binary code, which consists of a number of 1 signals, which are read into the register of the memory means 74. If the number is equal to or less than four, it represents the number of erroneous readings of 1-signals in the register of the memory means 74. If the number is equal to at least five, this means that the number of incorrect readings of 0-signals in the registers is equal to the difference between the number eight and the number to be compared. 7 _ V * Pulses, which represent the number in the binary code, are fed to the inputs 80 of the decoder 79, the pulses being generated at the outputs of the decoder 79, the sequence numbers 0, 1, 2 ... 9 of which correspond to the number in the input signal. If the number at the input 26 of the comparison unit 25 is equal to a maximum of four, the input 81 of the gate Q2 is fed; If the number over the input 26 of the unit 25 is equal to at least five, the pulse is fed from the output of the decoder 79 to one of the inputs 82 of the gate 82. The pulse at the output of the gate_82_ acts as the comparison circuit 76 7 compared to that number, to the input unit 26 of the comparison unit 25. four, as repre- output pulse. iMan7 which thus centers the largest possible number of erroneous influences of the voltage sensors 1.:- From the output of the comparison circuit 76 the pulse is transmitted to the other inputs 83 on the gate unit and 77 AND gates. At the successive registers of the eight nose means 74, the control signal is fed simultaneously to the demand for the digits in the address input 127 of the memory unit 125. When the first digits are called, the address signal is fed via the first rail of the input 27.

Ifall-de andra siffrorna avropas, överföras adressignaleni via den andra 'skenan osv. gl-adressignalen matas* till ingången 78 på resp. QCH-grind, vid vars utgång en datapuls, bildas, som överföres till resp. skena för jämförelseenhe- tens 25 'utgång 28. Man :läser fsålunda de åtta. tal i binärkoden, som inlästs i_minnesorganets 74 register, in i indikeringsorganets 30 och enhetens 32 register. Genom att anordningen innehåller jämförelseenheten 25, kan man elimi- nera, felaktiga -funktioneri hos gspänningsgivarna 1, så att i: 10 15 20 25 30 35 44å 'IÉS 23 indikeringsorganets ll avläsningstillförlitlighet och skyddsenhetens 32 funktionssäkerhet säkerställes.If the other digits are called, the address signal is transmitted via the second rail, and so on. the gl address signal is supplied * to the input 78 on resp. QCH gate, at the output of which a data pulse is formed, which is transmitted to resp. rail for the output unit 25 'output 28. Man: thus reads the eight. numbers in the binary code, which are loaded into the registers of the memory means 74, into the registers of the indicating means 30 and the unit 32. Because the device contains the comparison unit 25, incorrect malfunctions of the voltage sensors 1 can be eliminated, so that the readability of the display means 11 of the display means 11 and the operational reliability of the protection unit 32 are ensured.

Organet ll (fig. 4) för indikering av antalet funktions- odugliga tyristorer fungerar på följande sätt.The means II (Fig. 4) for indicating the number of inoperable thyristors operates in the following manner.

Operatören förinställer medelst förinställningsgivaren 96 en adress för den tyristorgrupp, som skall efterfrågas, varvid två av de tolv skenorna för jämförelsekretsens 93 ingång 95 matas med två l-signaler.* Adressignalerna för samtliga tyristorgrupper i ventilen matas växelvis från styrenheten 9 genom väljaren 7 till indikeringsorganets ll ingång 10. När ' adressignalerna över jämförelsekretsens 93 ingångar samman- faller med varandra, bildas en l-puls vid kretsens 93 utgång 92. l-pulsen matas till ingången 9l på nollställningspuls- bildaren_ 90, som avger' en kortvarig nollställningssignal g till registrets 86 ingång 89. samtidigt som l-pulsen matas till OCH-grindarnas 84 ”andra ingångar. När den aktuella~ tyristorgruppen efterfrågas, överföras data angående ftíllståndet hos tyristorerna 5 i gruppen över åtta skenor till indikeringsorganets ll ingång 18. Dessa data har formen, av 04 och" l-signaler. Om en tyristor i gruppen' har genomslag, matas en l-puls genom motsvarande skena till organets ll ingång 18 ooh respÅ_0CH-grinds 84 första ingång.The operator presets by means of the presetting sensor 96 an address for the thyristor group to be requested, two of the twelve rails for the input 95 of the comparison circuit 93 being supplied with two l-signals. * The address signals for all thyristor groups in the valve are supplied alternately from the control unit 9 to the selector 7. Input 10. When the address signals across the inputs of the comparator circuit 93 coincide with each other, an l-pulse is formed at the output 92 of the circuit 93. The l-pulse is applied to the input 91 of the reset pulse generator 90, which outputs a short-term reset signal g to the register. 86 input 89. at the same time as the l-pulse is fed to the AND 'gates 84 »other inputs. When the current thyristor group is requested, data regarding the condition of the thyristors 5 in the group is transmitted over eight rails to the input 18 of the indicating means 11. These data are in the form of 04 and "1" signals. If a thyristor in the group 'has an impact, a 1 pulse through the corresponding rail to the input 18 of the member 11 and the first input of the gate 84, respectively.

Från denna OCH-grinds utgång ledes pulsen till ingången 85 på registret 86, som lagrar till ingången 18 överförda data i form av en kombination av l- och 0-signaler, vilka data representerar tillståndet hos tyristorerna i den grupp: varsgeg adress förinställts med förinställningsgivaren 96.From the output of this AND gate the pulse is passed to the input 85 of the register 86, which stores data transmitted to the input 18 in the form of a combination of 1 and 0 signals, which data represent the state of the thyristors in the group: each address is preset with the preset sensor 96.

Från registrets 86 utgång matas pulser med lång varaktighet till ingångarna, 87 på rindikeringsorganet 88, scm1 synligt_ återger tillståndet hos tyristorerna i ifrågavarande grupp.From the output of the register 86 pulses of long duration are fed to the inputs 87 of the indicating means 88, which visibly represent the state of the thyristors in the group in question.

Styrenheten 9 (fig. l) fungerar på följande satt. 10 15 20 25 30 55 44s*1s5" 24 Taktpulsgeneratorn söm- har *formen aven syuxnmetrisk* vippaj alstrar Zg-'pulser, som matas till ingången på 'frekens- delaåren 99,wfvidí vars 'utgångi 'pulser bildas med en första mellanfrekvensimedien pul_skvot,_ sem motsvarar den räknemodul i binärräknaren i frehvensdelaren 99., som, är lika med tio; Varaktigheten 'P-av. dessa pulser är i lika med en arbetstidsneriod hos i generatorn 98. Medelst ICKE- grinden- 1104-* och *OCH-grinden lll- bildas en guls, vars frarnkant- är- i fas med framkanten . på pulsen vid ' frekvens- delarens 99 utgång och vars 'varaktighet utgör halva varak- tigheten av utpfulusen vid delaren 99. Denna nuls är avsedd attålfbilda *en 'Vräkneordersignals för adderarens 16 min- neselement H54, i i i I å' I i OCH-grinden 112 "bildar "en puls, vars bakkant är i fas med bakkanten på utpulsenå vid 'fefrekensdelaren -99 oehg vars varak- tighet 'utgörhälften av ugtpulsens, varaktighet med undantag av -den .fördröjni'ng~ av « íframkanten, "som" förinställes med fördröjningåselementet '-106s.'íDenna puls där avsedd att bilda ordersignal för nollställlning av buffertminnesenheten *l3.e Vid enhetens 100 fl-erkanalsiutgång 9115 bildas fpulser med en .andra mellanfrekvens, vilka överföras till den andra, ingången 116 på OCH-grindgruppen 117, vars andra ingång matas med en inverteringssignal från delarsens 100 ingång, vilket bidrar till att minska varaktigheten av utpulser, som inkommer från delarenså 100 utgång. Dessa pulsèr* är avsedda * att bilda" nolltaktsiggnaler för efterfrågning av? tyristor- gruppernai I " i Efter upphörande av en ftaktsitgnal för avropn-ing a_v en god- tycklig åtyristorgruppf 'uppträderg .nämnda räkneorderpuls, varefter ”efter en tidsfördröjning,r_ som erfordras för att' fullborda- räkneoperationen, en *puls följer för nämnda_ ínollställningsorder föråbuffertminnesenheten. Därefter inle- des en ny 'taktsignal-för avrop av efterföljande tyristor- grupp. Pulserna från deIarenslOO enkanalsutgång matas till 10 15 20 25 30 _35 'ningsordersignalerz 448 135 25 gingången på frekvensdelaren 101, vid vars flerkanalsutgång pulser med en tredje mellanfrekvens bildas, vilka överföres still adressorderbildarens 124 ingång och är avsedd att bilda taktsignaler b. från ingången ap delaren 102, 101 vid vars Pulserna delarens enkanalsutgång lmatas till flerkanalsutgång 123 lågfrekventa pulser bildas för bildande av taktsignaler c.The control unit 9 (Fig. 1) operates in the following manner. 10 15 20 25 30 55 44s * 1s5 "24 The clock pulse generator seams * has the shape of a symmetrical * flip-flop generates Zg pulses, which are fed to the input of the 'frequency divider 99', wfvidí whose 'output' pulses are formed with a first intermediate frequency medium pulse_quot. , _ which corresponds to the calculation module in the binary counter in the frequency divider 99., which is equal to ten; The duration 'P-of. these pulses are equal to a working time period of in the generator 98. By means of the NOT gate 1104- * and * AND The gate 11 is formed by a pulse, the leading edge of which is in phase with the leading edge of the pulse at the output of the frequency divider 99 and the duration of which is half the duration of the output pulse at the divider 99. This zero is intended to form a current. Counter order signals for the adder's 16 memory element H54, iii I å 'I in AND gate 112 "form" a pulse, the trailing edge of which is in phase with the trailing edge of the output pulse now at the' fecre frequency divider -99 and whose duration 'constitutes half of the ugt pulse's duration. with the exception of the "delay" of "the leading edge," This pulse there is intended to form an order signal for resetting the buffer memory unit * 13. At the 100 fl channel output output 9115 of the unit 100 pulses are formed with a second intermediate frequency, which are transmitted to the other, the input 116 on AND gate group 117, the second input of which is supplied with an inverting signal from the input of the divider 100, which helps to reduce the duration of pulses coming in from the divider 100 output. These pulses * are intended * to form "zero rate signals for requesting the" thyristor groups I ". In order to complete the counting operation, a * pulse follows for said reset order before the buffer memory unit. Then a new 'beat signal' is initiated for the call of the subsequent thyristor group. The pulses from the divider 100 single channel output are fed to the input order signals 448 135 25 the input of the frequency divider 101, at which multichannel output pulses with a third intermediate frequency are formed, which are transmitted to the input of the address command generator 124 and are intended to form rate signals b. 102, 101 at whose pulses the single-channel output of the divider is fed to the multi-channel output 123 low-frequency pulses are formed to form clock signals c.

I enheten 124 kombineras nämnda signaler, varigenom order- signaler för enheter överföring till bildas. anordningens Väljarens 7 ingång 8 och indikeringsorganets ll ingång 10 (via 7) matas med följande ordersignaler: (ei 4 az + ca + ... + ca). (bl + bz + ba + b4) (ai + az + as ... +¿a8);i Från ätyrenhetens 9 utgång inkommer efter en viss fördörj- gning en ordersignal a.g. Från utgången 43 matas ingången 48 med ordersignaler via två skenor: en räkneordersignal å.§ och en nollställningsordersignal i form av (cl + c2 + è3 ..f: +'°8) - b4'a0. Från utgången 22 matas enhetens 19 ingång 21 med följande ordersignaler: (cl + c2 4 c3 ... + c8) b4°a9. Från utgången 44 matas enhe-. tens 19 ingång 49 med följande A ic9°b1~(a2 +¶a3 + a4 + Q.. es-bz-(az + aa +.@4 + ;.. ee-ba-(az + aa 4 a4 + ordersignaler: a9), a9). a9).In the unit 124, said signals are combined, whereby order signals for units transfer to are formed. the input 8 of the device Selector 7 and the input 10 (via 7) of the indicating means 11 are supplied with the following order signals: (ei 4 az + ca + ... + ca). (bl + bz + ba + b4) (ai + az + as ... + ¿a8); i From the output of the eating unit 9, after a certain delay, an order signal a.g. From the output 43, the input 48 is fed with order signals via two rails: a counting order signal å.§ and a reset order signal in the form of (cl + c2 + è3 ..f: + '° 8) - b4'a0. From the output 22 the input 21 of the unit 19 is supplied with the following order signals: (cl + c2 4 c3 ... + c8) b4 ° a9. From the output 44 the unit- is fed. tens 19 input 49 with the following A ic9 ° b1 ~ (a2 + ¶a3 + a4 + Q .. es-bz- (az + aa +. @ 4 +; .. ee-ba- (az + aa 4 a4 + order signals : a9), a9) .a9).

Från utgången 45 matas ingången 50 med följande nollställ-_ c9'b4'a9; utgången- 41 matas enhetens C9'(bl 1- b2 -+ b3)'al. 19 Från ordersignaler: K°c9°(bl + b2 + b3)'aO. Ingången 36 matas med* en kontrollordersignal K. Från utgången 46 'matas indi- keringsorganets 30 ingång 5l med följande ordersignal: ' c9.(bl + b2-+ b3).al. ~ ~ kan ingång 40 med följande¿From the output 45 the input 50 is fed with the following reset-_ c9'b4'a9; the output- 41 is fed to the unit C9 '(bl 1- b2 - + b3)' al. 19 From order signals: K ° c9 ° (bl + b2 + b3) 'aO. The input 36 is supplied with * a control order signal K. From the output 46 'the input 51 of the indicating means 30 is supplied with the following order signal:' c9. (Bl + b2- + b3) .al. ~ ~ can input 40 with the following¿

Claims

1. 0 15 20 in output is connected to a single data input (lv-B) on the means (ll) 25 30 35 443135 then 4 za v Eëæßíeif a 1- Device for monitoring monitors of thyristors in a high voltage valve, which device contains partly sensors (1) for sensing the voltage across thyristors which (sensors by means of light conductors (2) are connected "to inputs (3) of a unit (4) for conversion (of light signals to electrical * signals, the number of sensors (1) corresponding to the number thyristors (5), while the output of the conversion unit (4) * is electrically connected to an "input" of a buffer memory unit (13), the inverting output of which is connected to a means (so) for indicating the number of function-disabled thyristors and to a unit (32). ) for breakdown protection 'of the high-voltage valve, and partly an selector (7) to the non-immersion unit fw * *, whose address input (8) when' connected to a control unit (9) and _) whose * output is' connected to jlliett means (ll) for indication of the number of malfunctioning thyroid glands The input (6) of the selector (7) is * connected to the output of the unit (4) for converting light signals into electrical signals and the output output is connected to the buffer of the memory unit. : (13) (input: ('12), and 'that' the device comprises partly 'an' OR gate unit ((14), the input of which (lS) is connected to the output of the buffer / memory unit ((13) and - whose for indication of »number-function-capable thyristors, partly an adder (16), I varsfingång (17). is (connected to the output of the OR gate unit (14)) partly a memory unit (19), the inputs (2o, 21,4o, 49) of which are ïcoupled (to the output ﬂ of the aaaerazene (16) and to the outputs (22, 41) of the control unit (9). respectively 44) and whose output (23) is connected to the second 'input _ (24), *' and ﬁ of the OR gate unit '(14) and a comparison unit_ (25), the input field (26, 27) of which is connected' to the adder '( (16)) second output or to the read address output (28) of the memory unit (19) and the response output honor-connected to the means (30) for indicating 'the number of inoperable thyristors and to the unit' (32) for the valve 'throughput protection. 25 30 35 - tenS outputs, 448 155, 2?

Note according to claim 1, characterized unit (33), which inputs (34, 35) of unit (33) are connected to the output of the protection unit (32), with the output of the unit (33) being connected to the control unit (9). ) (36) and to the control input. åV one for checking the data to be loaded, the output of the reversing means (30) resp. control input of the protection unit _

Device according to claim 1 or 2, characterized by a further comparison unit (37), the input (38) of which is connected to the output of the adder (16) and the output of which is connected to the reset input (39) of the adder (16).

Device according to one of Claims 1 to 3, characterized in that the adder (16) contains on the one hand a combination (32), addition adder (52) with N steps, each of which contains a number of main and further single-adders (56, 57, 58, 59, 60, 61, 62, single-digit inputs of the combination adder (52), while single-adders 63), the n inputs of which are the S-outputs of the comms (56, 57, 58, 59) in the the first stage (NL) is connected to the inputs of the further single adders (59) in the same stage, while a single S-output on the further adder in each stage constitutes the output of the combination adder (S2), each subsequent step being P - 'output there connected to the single adders (60,6l, 62) in the next stage, while the inputs of the main output stages (Well) contain a single single adder (63), the combinations of which of the combination adder (52) (53), P .. ¿S-outputs partly_ and constitute even code converters whose inputs are "connected to the outputs of the combination adder (52), partly a) (54), (64,65,66,57), the number of which corresponds to the number of steps (N) and whose J and K memory elements containing 'flip-flops inputs are connected' to the equal phase of the code converter (53) while the flip-flops (64) , 65,66,67) C-inputs are interconnected and constitute the control input (48) of the adder (16) and their Qe output is connected to the input of the single adder in I f !! 10 15 20 25 30 35 4487135 28 the step, (which corresponds to the 'number in the flip-flop) and constitutes the output of the adder (16), partly a counter (70), the counting input' (69) of which is copied by the coaqmvanaiar (sa) transmission output (68) and whose second count input (71) is connected to the C inputs of the flip-flops (64-67), while the outputs of the counter (70) are the outputs of the adder (16), and an OR gate (72), the inputs of which are are connected to the control unit (9) resp. the output of the additional comparison unit (37) and the output of which is connected to the zero-inputs of the flip-flops (64-67) and the counter (70).

Device according to one of Claims 1 to 4, characterized in that the memory unit (19) comprises in series a read selector (73), a memory means (74) and a read selector (75), the data outputs of which are connected to the other inputs on the gates in the OR gate unit (I4).

Device according to one of Claims 1 to 5, characterized in that the comparison unit (25) comprises a comparison circuit ((76) in series with a unit (77) of AND gates, the first inputs of which are connected to resp. address output (28) from the readout separator (75) in the memory unit (I9), while the input of the comparison circuit (76) is connected to the output of the combination adder (S2).

Device according to claim 1, 'characterized in that the means' (11) for indicating: of the number of malfunctioning thyristors comprises on the one hand a group AND gates (84), the first inputs of which are connected to the ELÉER gate unit (14). ) _ resp. outputs, partly a_register (86), the inputs of which are connected to the outputs of the AND gates (84), partly a light indicating means (88), the inputs (87) of which are Kcoupled * to the register (86) resp. outputs, on the one hand a reset pulse generator "(90); the input (91) of which is connected to the other inputs of the AND g gates (84) and the output of which is connected to the reset input (89) of the register (86) and on a 448 Comparator circuit (93)), the first inputs of which are connected to the respective outputs of the selector (7) and the output (92) of which are connected to the second inputs (94) of the AND gates (84), and an address presetting sensor (96) for the thyristors, which are monitored, Which outputs of the preset sensor are connected to the other inputs of the comparator circuit (93) (95).