SE428252B - Dataoverforingsanordning - Google Patents

Description

15 20 .25 3o 35 =Ã HO 7612842-o 2 utrustning, som kan utföra ovannämnda operationer är känd såsom ett modem. _ Modemanvändare behöver ofta ett flertal olika datautrustningar, varvid varje datautrustning har en särskild karakteristik. Hittills har dylika behov tillgodosetts genom installering av alla de erfor- derliga typerna av datautrustningar. Detta representerar en betydan- de investering för användaren. Dessutom ändras ofta användarens be- hov från tid till tid, exempelvis vid en ökning av kommunikationsmöj- ligheterna. En sådan ökning medför arbete och kostnader för att ersät- ta befintliga datautrustningar med de erforderliga utrustningarna. I US-patentskriften 3 649 759 beskrivs en krets, som är i stånd att sam- tidigt utföra funktionerna för mer än en datautrustning. Detta uppnås genom att en styrprocessor för höga hastigheter ansluts till successiva dataterminaler och genom att funktionerna för en datautrustning utförs för varje terminal. I detta kända arrangemang är emellertid samtliga simulerade datautrustningar av samma typ. För att uppnå större flexibi- litet synes det därför föreligga ett behov av en universell datautrust- ning, som kan fullgöra funktionerna för ett flertal datautrustningar och som kan omställas för att tillhandahålla den särskilda karakteri- stiken för någon godtycklig önskad datutrustning.

Ovannämnda problem löses genom att dataöverföringsanordningen en- ligt uppfinningen erhållit de i patentkravet l angivna kännetecknen.

Enligt uppfinningen är processorn anordnad att utföra samtliga D funktioner för minst en andra typ av dataöverföringsanordning, varvid de datasignaler, som uppträder vid vissa av dataterminalerna, är anord- nade att bearbetas av den första typen av dataöverföringsanordning, och varvid de datasígnaler, som uppträder vid andra dataterminaler, är an- ordnade att bearbetas av den andra typen av dataöverförigsanordning.

Uppfinningen kommer att beskrivas närmare i det följande under hänvisning till figurerna på bifogade ritningar, där fig. 1 visar ett blockschema för en universell datautrustning enligt uppfinningen, fig. 2 visar tidsdiagram för samplingar av tre skilda dataterminaler, §ig¿_§ åskådliggör hur en signalfördröjning kan åstadkommas vid samp- lingen av en terminal och fig. U visar ett mera detaljerat blockschema för datautrustningen enligt fig. l. ' Fig. l visar ett generellt blockschema för en universell data- utrustning l0, som är uppbyggd i enlighet med principerna för upp- ginningen. Den universella datautrustningen 10 innefattar såsom huvud- beståndsdelar en cyklisk processor 100 och en processor 200 för digi- tala signaler med höga hastigheter. Processorn 100 inbegriper bland 10 20 25 30 H0 3 7e12a42-o annat ett ändringsbart minne, i vilket de parametrar är inskrivna, som definierar strukturen hos datautrustningen. Dessa parametrar de- finierar de antal och typer av datautrustningar, som datautrustningen enligt fíg. l. skall efterlikna, prioriteterna för de skilda dataut- rustningarna och andra unika särdrag som eventuellt önskas. Dessa strukturdefinierande parametrar inskrivs i processorns 100 ändrings- bara minne via en signalbuss 101. Inskrivningen kan verkställas av tillverkaren, genom modifiering på fältet eller genom fjärråtkomst till den universella datautrustníngen. Den cykliska processorn 100 innefattar ytterligare minnen, vilka lagrar information avseende de speciella beräkningar, som höghastíghetsprocessorn 200 erfordrar, och den speciella avvecklingen av de erforderliga beräkningarna. Den information, som är lagrad i processorns 100 minnen används av den cykliska processorn för att styra höghastighetsprocessorns 200 funk- tion. Denna styrning utförs via en instruktionsbuss 110.

Processorn 200 innefattar en aritmetisk logisk enhet, en multi- plikator, ett permanentminne, lagrande en sinustabell, och ett minne eller ett flertal register, bildande ett temporärt lagringsorgan. Pro- cessorn 200 verkställer alla de logiska och aritmetiska operationer samt fördröjningsoperationer som krävs för att realisera modulerings- och demoduleringsfunktíonerna för den universella datautrustningen.

Förutom modulerings- och demoduleringsfunktionerna utför proces- sorn 200 alla andra signalmanipulationer i datautrustningen, såsom utjämning, filtrering, formatering av digitala data osv.

De till processorn 200 tillförda signalerna härrör antingen från en digital buffertprocessor 300 eller från en analog buffertprocessor H00. Den digitala buffertprocessorn 300 mottager digitala signaler från dataterminalblocket 700 och överför signalerna i avpassad form till processorn 200. Blocket 700 kan innefatta en enda dataterminal eller ett flertal dataterminaler. På liknande sätt mottager den analoga buffertprocessorn 300 digitala signaler från processorn 200 och tillför motsvarande analoga signaler till transmissionsmedíet 800. Processorn N00 mottager även analoga signaler från mediet 800 och tillför mot- svarande digitala signaler till processorn 200. Processorn 300 inne- håller i allmänhet register för lagring och överföring av datasignaler mellan processorn 200 och dataterminaler i blocket 700. Processorn H00 innehåller i allmänhet en analog-digitalomvandlare, som ibland föregås av en adaptiv förstärkningskontrollkrets, en digital-analogomvandlare följd av ett analogt lågpassfilter och buffertregister för digital- analog- och analog-digitalomvandlarna. Såsom komplement till den digi- UI '10 20 25 30 40 7612842-o U tala processorn 300 tillhandahåller en linjekontrollprocessor 500 ett signalerings- och kontrollgränssnitt mellan dataterminalblocket 700 och datautrustningarna enligt fig. l. Linjekontrollprocessorn 500 mottager exempelvis signaler avseende sändningsbegäran från en eller flera dataterminaler i blocket 700, informerar den cykliska processorn 100 om en dylik begäran och sänder vid en order från processorn (vilken order alstras såsom svar på bestämda signaler från dataterminalerna 700) sändningsinitieringssignaler till de ifrågavarande dataterminaler, som begär sändning. Pâ liknande sätt mottager processorn índikeringar från dataterminalerna i blocket 700 att vara redo för inkommande data och svarar med redosignaler tillbaka till de begärande dataterminalerna.

Den övergripande taktstyrningen av processorerna 100, 200, 300, H00 och 500 utförs med hjälp av ett taktstyrningsorgan 600. Taktstyrnings- organet 600 tillhandahåller de olika erforderliga synkroniseringsklock- signalerna. Alla de av taktstyrningsorganet 600 bildade klocksignalerna är härledda från och är submultipler av en enda förutbestämd frekvens, som alstras inom taktstyrningsorganet 600.

Digitala dataterminaler som är anordnade att samarbeta med befint- liga datautrustningar alstrar binära bitströmmar av logiska "O" och logiska "l". Dessa bitströmmar kallas ibland "den digitala signalen", "likströmssignalen" eller "basbandsignalen". En del dataterminaler alstrar en synkroniseringsklocksignal förutom den digitala signalen och erfordrar en synkroniseríngsklocksignal för mottagning av en digital signal. Man säger därvid att dylika dataterminaler sänder och mottager data synkront. Andra datautrustningar sänder och mottager data asynkront. 0 Inom de flesta datautrustningar uppdelas den inkommande digitala signalen i grupper av bitar, varvid varje grupp definierar en symbol.

Symbolerna bearbetas inom datautrustningen och överförs via transmis- sionsmediet med en hastighet, som är proportionell mot bitströmshas- tigheten (kallad "bitraten") och mot antalet bit per symbol. Denna has- tighet kallas "symbolrat" eller "band". Det bör observeras att i sam- band med denna beskrivning enheten Hz endast betecknar en uppträdande- frekvens; exempelvis en bitrat av 2400 Hz betyder 2400 bit per sekund.

I och för digital bearbetning inom datautrustníngen måste de in- kommande symbolerna samplas före bearbetningen. Det är därvid lämpligt att välja en "samplingsrat" eller en "samplingsklockfrekvens" som är' en heltalsmultipel av de förväntade symbolraterna för de inkommande data. I och för digital bearbetning erfordras dessutom en högfrekvent masterklocka för att synkronisera de skilda basoperationerna inom den cykliska processorn och inom processorn för digitala signaler med 10 20 _25 um 35 H0 7612842-0 5 höga hastigheter. Denna klocka måste ha en avsevärt högre frekvens än eamplingsklockan så att ett tillräckligt antal av operationer kan ut- föras. En klockfrekvens av exempelvis l2 MHz är icke någon orimlig frekvens i betraktande av dels komplexiteten hos de begärda arbetsupp- gifterna för datautrustningen och dels teknikens ståndpunkt för inte- grerade kretsar.

Vid upprättandet av taktstyrningsfilosofin för den universella datautrustningen enligt uppfinningen, måste två grundläggande klock- ningsmetoder övervägas, nämligen användning av en fast masterklocka eller användning av en variabel masterklocka. Fastän en variabel klocka kan medföra en reducering av de skilda nedräkningsbehoven och öka möj- ligheten för olika SYMUOIPHÜGP, erbjuder en fast klocka en del inneboende förenklingar. För det här beskrivna utföringsexemplet har därför en fast basklocka av 12 MHz valts. Dessutom har vid det här be- skrivna utföringsexemplet den universella datautrustningen givits möj- ligheten att samtidigt betjäna åtta dataterminaler vid en intern "ram- rat“ av 7500 Hz. En ram är därvid den tidsperiod under vilken ett sam- pel från var och en av de åtta dataterminaler kan bearbetas. Ramraten av 7500 Hz är avsiktligt högre än den föredragna samplíngsraten av 7200 Hz (vilken är en heltalsmultipel av symbolraten) för att under- lätta en korrekt synkronisering av datautrustníngens interna arbete. (vid ramraten) till samplingsraten, vilken är synkroniserad till de in- kommande signalerna från dataterminalerna.

Fig. 2 åskådliggör det sätt på vilket ramraten av 7500 Hz tillåter den universella datautrustningen enligt uppfinningen att arbeta syn- kront med ett flertal dataterminaler med skiftande samplingsfrekvenser och faser. I fig. 2 representerar x-axeln bearbetningstid och är på axeln 60 uppdelad i ramar l-lO. På axeln 70 presenteras samplen från en första dataterminal, på axeln 80 samplen från en andra dataterminal och på axeln 90 samplen från en tredje dataterminal. Det bör observe- ras att den första och den andra dataterminalen samplas vid en hög frekvens, som är endast obetydligt lägre än ramraten, och att en god- tycklig fasskillnad föreligger mellan samplenfrån den första och den andra datatermínalen. Det bör även observeras att den tredje datater- minalen samplas vid en frekvens som är hälften så hög som den för den u första dataterminalen och att en godtycklig fasskillnad föreligger mel- lan samplen från den tredje dataterminalen och samplen från någon av de andra dataterminalerna.

I enlighet med principerna för uppfinningen faller samplen 71, 81 och 91 på axlarna 70, 80 resp. 90 alla inom ramen l och bearbetas i 10 15 20 30 35 H0 76'l2842~0 6 ramen 2 såsom visas på axeln 60 (samplen 7l', 81' och 9l'). Axeln 90 uppvisar inga sampel under ramen 2. I enlighet därmed bearbetas endast samplen 72' och 82' i ramen 3. På detta sätt arbetar den uni- versella datautrustningen enligt fig. 1 vid sin egen interna "ramrat" och är ändå i stånd att betjäna ett flertal dataterminaler, som har sina egna "samplingsrater", vilka icke är synkroniserade till den universella datautrustningens ramrat.

Det bör därvid observeras att eftersom internt inom den univer- sella datautrustningen datasamplen icke uppträder inom varje raminter- vall (t.ex. ramen U enligt fig. 2 innehåller inget sampel från den andra dataterminalen) måste operationer som kräver kunskap om förflu- ten information omsorgsfullt upprätthållas. Om exempelvis ett rekur- sivt filter skall realiseras måste den förflutna för filtrets realise- ring nödvändiga informationen lagras under tiden för en ram som icke mottager ett datasampel så att slutresultatet icke erhålles såsom om ett sampel av värdet noll har mottagits. I enlighet därmed måste under en ram, under vilken inget sampel inkommer, alla räknarställningar, programlagringar och temporära aritmetiska värden "frysas".

Det bör dessutom observeras att de av den universella datautrust- ningen bearbetade datasamplen är tillgängliga vid processorns 200 ut- gång vid processorns 200 ramrat. Den faktiska dataöverföringen till dataterminalblocket 700 eller till transmissionsmediet 800 måste emel- lertid utföras vid samplingsraten. För att denna ändring i synkroni- sering från ramraten av 7500 Hz till samplingsraten av 7200 Hz skall uppnås erfordras en signalfördröjning av en ram. För att åskådliggöra denna operation visas i fig. 3 x-axeln 60 enligt fig. 2 med datautrust- ningssignalerna såsom de registreras av processorn 200 (element 71”- -78'). Fig. 3 visar även x-axeln 70 enligt fig. 2 med de av den första dataterminalen alstrade signalerna (element 71-78). Vid åstadkommandet av den ovannämnda signalfördröjningen av en ram kan signalerna 71'-78' “klockas in" från processorn 200 i ett fördröjningsorgan genom an- vändning av ramklocksignalen och "klockas ut" från fördröjningsorganet genom användning av samplingsklocksignalen. Detta åskådliggörs genom elementen 71"-78" och de därtill hörande streckade linjerna. gSâsom visas i samband med x-axeln 60 i fig, 2 och 3 är varje ram i datautrustningen enligt fig. l uppdelad i intervall, kallade makro- intervall, vilka är lika i antal med det maximala antal av datatermína- ler som kan betjänas av datautrustningen. Varje makroíntervall är av- sett för bearbetning av data från en dataterminal. På detta sätt be- tjänas varje dataterminal, om så erfordras, en gång per ram. I det här 10 15 20 25 30 35 NO 7612842-0 7 visade utföringsexemplet, där åtta dataterminaler kan betjänas av datautrustningen enligt fig. 1, kan summan av de åtta makrointer- vallen icke överskrida 1/7500 eller 133,3 us, vilket utgör 1600 peri- oder av 12-Mhz-klocksignalen. Varje period av klocksignalen (83,333 ns) kallas ett instruktionsintervall eller ett mikrointervall.

Det framgår av ovanstående att en mycket begränsad tid står till förfogande för bearbetning av inkommande signaler och för alstring av de skilda funktioner, som krävs av den universella datautrustningen en- ligt uppfinningen. Föreliggande uppfinnings utförande, som innefattar en med hög hastighet arbetande processor 200 och en med (ändamålsenligt) låg hastighet arbetande cyklisk processor 100, är speciellt väl lämpet för uppfinningens ändamål. Den cykliska processorn dikterar ordnings- följden för bearbetningen och beräknar ytterligare erforderliga bear- betningar medan höghastighetsprocessorn exekverar de begärda operatio- nerna.

I det i fig. U visade mera detaljerade blockschemat för dataut- rustningen enligt uppfinningen innefattar höghastighetsprocessorn 200 en första databuss 210, en andra databuss 220, en aritmetisk logisk en- het 230, en multiplikator 2U0, ett temporärt lagringsorgan 250 och ett permanentminne 260, lagrande en sinustabell. De ovannämnda elementen i processorn 200 är alla beroende av databussledningarna 210 och 220 och avger sina utsignaler till samma databuSSledningar 210 eller 220.

Utsignalerna från de ovannämnda elementen kan även effektivt bortkopp- las från databussledningarna 2l0 och 220. Detta möjliggör en effektiv delning av databussledningarna.

Den aritmetiska logiska enheten 230 utför alla aritmetiska och logiska operationer som utnyttjar två operander. Operanderna härleds från databussledningarna 210 och 220. En instruktionsbuss ll0 tillhan- dahåller de instruktioner, som styr de skilda operationerna i den arit- metiska logiska enheten 230. Det vill säga instruktionsbussen ll0 dik- terar vilka bestämda operationer, som skall utföras (exempelvis addition, subtraktion, OCH-funktion, etc.), samt bestämmer destinationen för re- sultatet (exempelvis till bussen 210, till bussen 220, eller till ingen- dera). Den aritmetiska logiska enheten 230 kan vara realiserad på många olika sätt.

Multiplikatorn 2UO utför aritmetiska multipliceringsoperationer med multiplikander som härletts från databussledningarna 210 och 220.

Eftersom multiplikatorn ZUO endast utför en typ av operation, är den med fördel så utförd att den alltid multiplicerar de på bussledningarna 210 och 220 uppträdande signalerna. För att en önskad produkt skall ' 10 - l5 20 25 30 'H0 7612842-0 erhållas behöver multiplikatorn 2H0 endast instrueras (via instruk- tlonsbussen 110) att påtrycka produkt-utsignalen vid korrekt tid- punkt på den lämpliga databussen.

Det temporära lagringsorganet 250 kan utgöras av ett minne (dy- namiskt eller statiskt) eller en grupp av enskilda lagringsregister.

Lagringsorganet 250 är anordnat att lagra mellanresultat (såsom räknar- värden för bestämning av förflutna intervall), vilka är nödvändiga för realisering av skilda funktioner i den universella datautrustningen enligt fig. 4. Instruktionsbussen 110 anger adressen till den effekti- va lagringsplatsen i lagringsorganet 250, den avsedda bussledningen (210 eller 220) och om informationsöverföringen skall utföras från da- tabussen till lagringsorganet eller vice-versa. Det bör observeras att en realisering av lagringsorganet 250 i form av ett minne medger ett kompaktare utförande till lägre kostnad. Användning av enskilda lag- ringsregister möjliggör emellertid simultan adressering (för läs- ooh skrivändamål) av mer än ett register. I Permanentminnet 260 är likaså ett lagringsorgan. Det lagrar sínusfunktionsvärden i området 0 till W72. Sinusvärdena lagras före- trädesvis i följd i permanentminnet 260, varvid permanentminnets adress svarar mot den vinkel, vars sinusvärde man söker. Exempelvis kan under adressen 0 sinusvärdet för 0 grader lagras, under adressen 1 sinus- D värdet för 90/1024 grader lagras och under adressen 1023 sinusvärdet för (90)(l023)/102U grader lagras. Med ett sådant mínnesarrangemang q- kan det önskade sinusvärdet erhållas genom att instruktionsbussen l. _anger adressen till permanentminnet 260 och den databussledning (210 eller 220), till vilken sinusvärdet skall tillföras.

På grund av processorns 200 parallella struktur kan bussledningen 110 samtidigt tillhandahålla instruktioner för mer än ett element i processorn 200. Instruktionsbussen 110 kan exempelvis instruera den arítmetiska logiska enheten 230 att utföra en logisk ELLER-funktion på de signaler, som uppträder på databussledningarna 210 och 220, och kan tillhandahålla en instruktion för avgivning av resultatet på da~ tabussledningen 210. Den kan därvid samtidigt instruera lagringsorgan- et 250 att mottaga resultatet på databussen 210 och lagra det under adressen A (eller i registret A). Fortfaramde samtidigt kan instruk- tionsbussen 110 instruera permanentminnet 260 att uthämta sinusvärdet under adressen S och tillföra detta värde till databussen 220. Efter- som det i multiplikatorn 2H0 åtgår en viss tid att utföra en multipli- ceringsoperation, är det i själva verket även möjligt att bilda en produktsignal av de signaler, som undergâtt en ELLER-operation i den aritmetiska logiska enheten 230. - 10 15 20 25 30 Åw 76ï2842~Û 9 Bussledningarna 210 och 220 förbinder processorn 200 med den digitala buffert-processorn 300 och med den analoga buffertproces- 'sorn H00.

I den analoga buffertprocessorn H00 är ett digital-analógomvand- larblock H10 och ett analog-digitalomvandlarblock H20 påverkade av databussledningarna 210 och 220. Omvandlarblocket H10 innefattar ett flertal digital-analogomvandlare, vilka är lika i antal med det antal dataterminaler, som betjänas av den universella datautrustningen, samt innefattar ett lika stort antal dataregister. I beroende av instruk- tioner på instruktionsbussen klockas de i bussen 210 eller bussen 220 uppträdande data med den avpassade samplingsraten in i skiftregistret hos den avpassade digital-analogomvandlaren och omvandlas i denna om- vandlare till ett analogt format. De analoga utsígnalerna från digital- analogomvandlarblocket H10 tillförs till ett lågpassfilterblock (LPF) H30. Blocket H30 innefattar ett lågpassfilter för varje digital-analog- omvandlare i blocket H10. Den analoga utsignalen från varje digital- analogomvandlare filtreras sålunda och överförs därefter till mediet 800 (exempelvis en mängd telefonlinjer, vilkas antal är lika med an- talet av den universella datautrustningen betjänade dataterminaler).

För signaler 1 motsatt riktning gäller att de via mediet Boo till den universella datautrustningen enligt fig. H överförda analoga signa- lerna tillförs till ett block HHO för automatisk förstärkningsreglering (AGC). Blocket HHO innefattar ett flertal element för automatisk för- stärkningsreglering, vilka element är lika i antal med antalet av den universella datautrustningen betjänade dataterminaler. Såsom svar på instruktioner från instruktionsbussen 110 reglerar varje reglerelement förstärkningen hos den till detta element kopplade inkommande signalen.

Utsignalerna från reglerelementen i blocket HHO tillförs till analog- digitalomvandlarblocket H20, vilket innefattar en analog-digitalomvand- lare och ett tillhörande dataregister i motsvarighet till varje regler- element i blocket HHO. De vid ingângarna på de enskilda analog-digital- omvandlarna i blocket H20 uppträdande signalerna samplas med sina respektive samplingsfrekvenser, omvandlas till ett digitalt format och klockas med samplingsfrekvensen in i de tillhörande dataregistren.

I beroende av instruktioner på instruktionsbussen 110 tillförs utsig- nalerna från valda dataregister i blocket H20 vid en passande tidpunkt till en vald databuss (210 eller 220).

I den digitala buffertprocessorn 300 är databussledningarna 210 och 220 vardera anslutna till ett register 310 för inkommande data och till ett register 320 för utgående data. Ingångsregistret 310 inne- '10 als 20 u: C: 35 BO 76128 42-0 10 fattar en uppsättning register som är lika i antal med det antal da- taterminaler, som betjänas av datautrustningen enligt fig. U. I det här beskrivna utföringsexemplet innefattar dataregistret 310 åtta re- gister. Vart och ett av registren i dataregistret 310 mottager infor- mation frân dataterminalblocket 700 vid samplingsklockfrekvensen för de bestämda anslutna dataterminalerna, och presenterar de klockade signalerna vid den passande tidpunkten och på den passande databussen (210 eller 220) såsom svar på instruktioner från instruktionsbussen 110. Utgångsdataregistret 320 innefattar liksom ingångsdataregistret 310 ett flertal dataregister, av vilka varje register tillför signa- ler till skilda dataterminaler i dataterminalblocket 700. I beroende av instruktioner från instruktionsbussen 110 mottager de skilda ut- gångsregistren i registret 320 data från databussledníngen 210 eller 220 vid datautrustningens ramfrekvens och avger dessa data till sina anslutna dataterminaler.

Förutom att vara anslutna till den digitala buffertprocessorn 300 är de i dataterminalblocket 700.förefintliga dataterminalerna för- bundna med linjekontrollprocessorn 500. Blocket 500 i fig. H överens- stämmer naturligtvis med blocket 500 i fig. 1. Dess funktion har re- dan beskrivits i anslutning till fig. 1.

Processorn 100 utgör huvudstyrenhet i den universella datautrust- ningen enligt fig. 4. Den innefattar ett modemstyrorgan 120, ett pro- gramstyrorgan 130, ett programminne lU0, ett subrutinminne 150, ett cykliskt minne 160 och ett hoppstyrorgan 170, Subrutinminnet 150 är ett programmerat minne, vilket är anslutet till instruktionsbussen 110 och vilket till bussen 110 avger de fak- tiska instruktioner, som styr processorerna 200, 300 och H00. Instruk- tionerna inom minnet 150 är ordnade i grupper av instruktionsföljder, eller grupper av subrutiner,vilka är exekverade genom att innehållen i konsekutiva minnesplatser för subrutinen tillförs till instruktione- bussen 110, startande med den första instruktionen i subrutinen och upphörande med den sista instruktionen i subrutinen. En exekverad sub- rutin medför att processorerna 200, 300 och H00 exekverar en-erkänd funktion eller subfunktion för datautrustningen. Eftersom minnet 150 utgör det organ, som direkt avger instruktionerna till bussen 110, måste det innehålla alla de subrutiner, som_är erforderliga för reali- seringen av den önskade funktionen för den universella datautrustningen.

På grund av subrutinernas elementära art (exempelvis en enda iteration för ett rekursivt filter med en enda pol), kan emellertid varje subrutin användas vid realiseringen av en mängd funktioner, varför det totala erforderliga antalet subrutiner blir ändamålsenligt litet. 10 ,l5 20 25 30 35 RO 7612842-0 ll För att fullständigt realisera en huvudfunktion för den univer- sella datautrustningen enligt fig. 4, måste ett antal subrutiner exekveras konsekutivt (varvid eventuellt några subrutiner exekveras mer än en gång). Detta val utförs av programminnet lHO, vilket är an- slutet till och avger adresserna för start-subrutinerna till subrutin- minnet 150. Programminnet l40 innehåller ett flertal program, vilka vardera innehåller en lista av startadresser för de önskade subrutiner- na. I _ Genom en sådan realisering av huvudfunktionerna kan en uppsätt- ning program användas för att bilda en godtycklig standarddatautrust- ning. Ordnandet av programgrupper för definiering av en datautrust- ningsstruktur är utfört i programstyrorganet l30. Organet 130 är för- bundet med programminnet IHO och liksom programminnet är organet 130 ett minne, som avger en följd av startadresser, vilka i detta fall ut- gör adresser för programminnet lU0, under vilka adresser programmen för de erforderliga huvudfunktionerna för datautrustningen är lagrade.

Såsom ovan framhållits kan den universella datautrustningen enligt uppfinningen betjäna ett flertal dataterminaler, vilka eventuellt er- fordrar skiftande typer av datautrustningar. Vidare kan den universella datautrustningen enligt uppfinningen utföras så att den presenterar en särskild typ av datautrustning för en bestämd dataterminal. Vid det unika utförandet av datautrustningen enligt uppfinningen åstadkommas denna flexibilitet med hjälp av modemstyrorganet 120, vilket är för- bundet med programstyrorganet 130. I det här beskrivna utföringseienp- let innefattar modemstyrorganet 120 åtta lagringsplatser. Under det första makrointervallet erhålles åtkomst till den första lagringsplat- sen, under det andra makrointervallet erhålles åtkomst till den andra lagringsplatsen och så vidare till dess att under det åttonde makroin- tervallet åtkomst erhålles till den åttonde lagringsplatsen. Varje lagringsplats anger den typ av datautrustning som skall realiseras av den universella datautrustningen enligt uppfinningen under ett bestämt makrointervall. Denna angivelse föreligger i form av en andress, som tillförs till programstyrorganet 130. De i organet 120 lagrade adres- serna anger var i organet 130 en bestämd datautrustning är realiserad.

I enlighet med principerna för uppfinningen är bussen lOl ansluten till modemstyrorganet 120 för att möjliggöra modifieringar av de typer av datautrustningar, som skall realiseras av den universella dataut- rustningen. Signalen till bussen lOl kan tillföras genom direktåtkomst till den universella datautrustningen eller kan avlägset tillföras via transmissionsmediet genom att man kopplar bussen 101 via den analoga buffertprocessorns gränssnitt. 10 15 20 25 30 35 H0 7612842-0 12 För korrekt beräkning av de skiftande funktionerna för de skilda datautrustningarna måste parameterinformation (såsom komplement till instruktioner eller data) tillföras till processorn 200 och, i mindre omfattning, till processorerna 300 och H00. För detta ändamål innefat- tar processorn 100 ett cykliskt minne 160, vilket, i beroende av sig- naler från programstyrorganet 130 och av läs/skriv-instruktioner från subrutinminnet 150, utför den nödvändiga lagringen av de önskade kon- 2 stanterna. Minnet 160 avger data till och mottager data från databus- sen 2l0 eller 220 under styrning från subrutinminnet 150.

För ökning av processorns 100 flexibilitet är hoppstyrorganet 170 anordnat att utgöra ett medel, med hjälp av vilket hopp från ett stäl- le.inom den universella datautrustningens bearbetningsföljd till ett annat ställe i följden kan utföras. En-möjlighet till ovillkorliga hopp erhålles-genom att hoppstyrorganet 170 ansluts till subrutinminnet 150 och en möjlighet till villkorliga hopp erhålles genom att hoppstyrorga- net 170 ansluts till databussen 220 (via ledningen 171 i fig, 4). I be- roende av signaler från instruktionsbussen 110 (via ledningen 172) på- verkar hoppstyrorganet 170 programstyrorganet 130, programminnet 1N0 och subrutinminnet 150. Hoppstyrorganet 170 kan helt enkelt vara reali- serat med hjälp av grindelement, som är avpassat aktiverade via led- ningen 172 för att testa den logiska nivån på databussen 220 eller den logiska nivån hos signaler, som är avgivna av subrutinminnet 150.

Förutom bussledníngarna 110, 120 och 220 är i datautrustningen en- ligt fig. H en taktstyrningsbuss 610 och en taktstyrningsbuss 620 nn~ ordnade. Taktstyrningsbussen 610 överför taktsignaler från taktstyr- ningsorganet 600 till alla andra organ i den universella datautrust- ningen, och taktstyrningsbussen 620 överför grundläggande taktinforma-' tion till taktstyrningsorganet 600 från valda organ i datautrustningen.

Därvid avger linjekontrollprocessorn 500 "sändningsklockinformation“ från de aktiva terminalerna i blocket 700 till taktstyrningsorganet 600 (via ledningen 621), medan bussen 610 till processorn 500 avger "mot- tagningsklockinformation". Modemstyrorganet 120 avger till styrorganet 600 den grundläggande taktinformationen för varje realiserad dataut- rustning, och styrorganet 600 avger till modemstyrorganet 120 den grund- läggande ramtaktsignalen för framflyttning av organet 120 med avseende på dess minnesplatser. Subrutinminnet 150 avger till taktstyrningsorgan-_ et 600 korrektionsinformation för "mottagartaktstyrning" (för realise- ringar av synkrona datautrustningar), och mottager från taktstyrnings- organet 600 den grundläggande klockningsinformationen för framflyttning av minnet 150 med avseende på dess minnesplatser. Vid vissa realisering- 7612842-9- 13 ar av datautrustningar måste taktsignaler (eller korrektioner därför) beräknas. För detta ändamål är_en signalväg (ledningen 622) anordnad för att taktstyrningsorganet 600 skall kunna erhålla information från databussen 220. Slutligen avger taktstyrníngsorganet 600 via bussen 610 tavtinformation till dígítal-analog- och analog-digitalomvandlar~ na i processorn H00, till den aritmetíska logiska enheten 230, till mültíplikatorn 2üO, till lagríngsorganet 250 och till permanentmínnet 260 i processorn 200 samt till ingångs- och utgångsdataregistren i processorn 300.

Claims (3)

7&-12842~0 ' 14 Patentkrav

1. Anordning för överföring av data mellan ett analogt trans- ßíssionsmedium (800) och ett flertal digitala dataterminaler (700), varvid anordningen innefattar dels en processor (10) för digitala csignaler, som är anordnad att utföra samtliga funktioner för en första typ av dataöverföringsanordníng, dels kretsar för att suc- cessivt ansluta processorn till var och en av dataterminalerna, k ä n n e t e c k n a d av att processorn (10) är anordnad att utföra samtliga funktioner för nämnda första typ av dataöverfö- ringsanordning och samtidigt därmed även utföra samtliga funktio- ner för en andra typ av dataöverföringsanordning, varvid vid vissa dataterminaler (700) uppträdande datasignaler erfordrar bearbet- ning av den första typen av dataöverföringsanordning samtidigt som vid andra dataterminaler (700) uppträdande datasignaler erford- rar bearbetning av den andra typen av dataöverföringsanordning.

2. Anordning enligt kravet 1, k ä n n e t e c k n a d av att processorn (10) för digitala signaler innefattar en cyklisk processor (100), som är anordnad att lagra funktionskarakteristi- kerna för varje särskild typ av dataöverföringsanordning, och in- nefattar en aritmetisk processor (200), som är omställd med hjälp av från den cykliska processorn mottagna styrsignaler, i ändamål att motsvara en vald typ av dataöverföringsanordning, som är i stånd att överföra data mellan det analoga transmissionsmediet (800) och en av de digitala dataterminalerna (700), vilken data- terminal begär den valda typen av dataöverföringsanordning.

3. Anordning enligt kravet Z, k ä nen e t e c k n a d av att den aritmetiska processorn (200) innefattar ett flertal logis- 'ka organ (230, 240, 250, 260), vardera anordnade att utföra be- stämda operationer på parallellt via databussar (210, 220) mottag- na datasignaler i enlighet med från den cykliska processorn (100) via en instruktionsbuss (110) mottagna instruktioner.