SE424035B - Dataoeverfoeringsanlaeggning - Google Patents

Description

15 20 25 50 35 40 78047 22-2 2 3) mycket låg felnivå;~ 4) användning av helt digitala nät, som för både sändning och mottagning utnyttjar envelopper eller bitgrupper bestående av vanligen åtta bitar, av vilka sex hänför sig till av abonnenten alstrad information och två avser service och adderas synkront till det av abonnenten alstrade informa- flödet. På linjen erhålles en överföringshastighet (brutto- bithastighet) uppgående till 4/5 av abonnentens standard- hastighet (nettobithastigheth 5) basbandförbindelse mellan den på abonnentsidan befintliga nätändutrustningen och stationen.

Bandbasförbindelsen är ekonomiskt motiverad, eftersom det är Okänt att ett bandbasmodem är billigare och mindre komplicerat än ett talfrekvensmodem, vilket endast kan utsända signaler inom det kon- ventionella talfrekvensområdet (300 - 5400 H2).

Det måste dock betonas, att en basbandförbindelse inte är möj- lig då abonnenten befinner sig på större avstånd från närmaste sta- tion, exempelvis längre bort än 10 km. Orsaken till detta är, att man inte på lämpligt sätt kan åtgärda den ledningsdämpning datasigna- lerna utsätts för. Om denna nackdel eliminerades genom inplacering av regeneratorer, skulle detta dessutom ge upphov till mycket dyra anläggningar.

Ett för dataöverföring avsett, med basband arbetande finför- delat nät tillgängligt för alla abonnenter existerar dessutom inte för närvarande. Detta innebär att i dagsläget kan det av OCITT rekom- menderade NRD-nätet endast utnyttjas av abonnenter belägna mycket nära en station.

För anslutning av längre bort belägna abonnenter via konven- tionella talfrekvenskanaler krävs dyrbara talfrekvensmodem. Om abonnentens nettohastighet är exempelvis 2400 bit/sekund, måste dessutom dessa modem på linjen arbeta med en bruttohastighet sva- rande mot 4/3 av nettohastigheten, dvs. med 3200 bit/sekund. Tal- frekvensmodem avsedda för denna hastighet finns ännu inte tillgäng- liga kommersiellt.

Med en mikroprogrammerad enhet i enlighet med föreliggande uppfinning löses dessa problem, varigenom således även långt bort belägna abonnenter kan anslutas till ett NBD-nät medelst konven- tionella telefonikanaler.

Alla telefonabonnenter, oberoende av lokalisering, kan således erbjudas NBD-service. 10 15 20 25 30 40 5 7804722-2 En annan karakteristisk egenskap hos den mikroprogrammerade enheten är dess förmåga att arbeta både som datasignalmodem och som datanätändutrustning i enlighet med CCITT:s internationella rekommen- dationerX.2l och X.2l bis. Detta uppnås till följd av att enheten realiseras med hjälp av en snabb mikroprocessors beräkningsenhet.

Uppfinningen avser en mikroprogrammerad enhet enligt bifogade patentkravs 1 ingress och uppvisar de i detta patentkrav angivna kännetecknen.

I den mikroprogrammerade enheten ingår således tre operativa block. Av dessa innefattar ett första block följande enheter: en mikroprocessors beräkningsenhet, ett multiplikatorblock inrättat att snabbt genomföra multíplikationer mellan parallellbitkonfigu- rationer, ett dataminne med en läsminnesdel och en direktminnesdel och inrättat att fungera som dataminne i samarbete med beräknings- enheten och multiplikatorblocket, en multiplexor för val av den bit- konfiguration som skall sändas till beräkningsenheten, och en program- merbar skalningskrets för utförande av multiplikationer och divisio- ner med en mot en potens av två svarande faktor på den av multi- plexcrn valda bitkonfigurationen. Det andra blocket innefattar ett läsminne inrättat att kunna fungera som programminne och således även kan lagra grupper av erforderliga mikroinstruktioner, en sekvens- krets för övervakning av den operativa mikrcinstruktionssekvensen och för matning till programminnet av adressen för de mikroinstruk- tioner som står i begrepp att genomföras, och ett register för temporär lagring från programminnet mottagna mikroinstruktioner.

I det tredje blocket ingår en digital oscillator för alstring av en grundfrekvens, en första frekvensdelare inrättad att dels divi- dera grundfrekvensen med tre, dels alstra en huvudklocksignal. I det- ta block ingår dessutom en andra, programmerbar frekvensdelare in- rättad att dividera grundfrekvensen med en storhet svarande mot en förutbestämd koefficient ökad eller minskad med en korrektionsfaktor, Denna korrektionsfaktor beräknas under varje symbolintervall av beräk- ningsenheten. Den programmerbara frekvensdelaren är även inrättad att alstra en programmerad frekvens. Slutligen innefattar det tredje blocket en tredje frekvensdelare inrättad att dividera den program- merade frekvensen med konstanterna 6, 20 och 120 i syfte att alstra tre, för utrustningens totala funktion erforderliga pulstaktsignaler.

Föredragna utföringsformer definieras i bifogade underkrav.

Ovanstående och ytterligare särdrag hos föreliggande uppfinning framgår tydligare av nedanstående beskrivning av en i ritningen visad 10 15 20 25 sto 35 40 7804722-2 4 utföringsform. Fig. 1 är ett blockschema som visar placeringen av nätändutrustning och stationsutrustning i ett datanät. Fig. 2 visar i blockschemaform en del av nätändutrustningen som i fig. 1 beteck- är ett detaljerat blockschema för det i fig. 2 med 3 vi- nas med AU. Fig. 3 UM betecknade blocket. Fig. 4 är en flödesplan för den i fig. sade anordningen. ~ I fig. 1 betecknar NBD det av CCITT rekommenderade datanätet, vilket innefattar alla erforderliga väljer- och multiplexanord- ningar. Dessa anordningar visas ej i figuren med undantag för en konventionell datamultiplexenhet OC, vilken är inrättad att inom en ram utföra multiplexering eller demultiplexering av en från flera abonnenter kommande dataström.

UV betecknar en geografiskt nära enheten OC belägen abonnent, till vilken hör konventionell synkrondata-terminalutrustning TDI och nätets konventionella ändutrustning DECl.' Utrustningen TDl utgör ifrågavarande abonnents datakälla och kan bestå av en godtycklig "intelligent" terminal, exempelvis en elektronisk processor. Utrustningen DCEl fungerar som ett gräns- snitt mellan utrustningen TDl och enheten OC (till vilken den är ansluten via en basbandförbindelse 1) därigenom att den anpassar nätsignaleringen till terminalsignaleringen och vice versa.

UL betecknar en geografiskt långt från enheten OC belägen abonnent, till vilken hör synkrondata-terminalutrustning TD2 analog med utrustningen TDl. AU betecknar en nätändutrustning (abonnent- utrustningen), vilken är dubbelriktat ansluten till terminalutrust- ningen TD2 medelst en förbindelse 2. Utrustningen AU utgör del av föreliggande uppfinning och kommer att beskrivas mer detaljerat nedan med hänvisning till fig. 2 och 5.

Utrustningen AU har samma funktion som ett gränssnitt, dvsø en funktion analog med abonnentens UV ändutrustning DCEl, och fungerar dessutom som ett modem, vilket är nödvändigt för en talsignalöver- föringsväg bestående exempelvis av ett abonnentledningspar 5, av en eller flera frekvensmultiplexsektioner - som helhet betecknade med CF - och av ett stationsledningspar 4.

AC betecknar stationsutrustning, vars uppbyggnad är densamma som utrustningens AU uppbyggnad. Utrustningen AC hänför sig till före- liggande uppfinning och kommer att beskrivas detaljerat i samband med fig. 2 och 3.

Utrustningen AC fungerar dels som ett modem - analogt och komplementärt med utrustningens AU funktion - dels som ett gräns- -. vfl... .-- ___-q q-f4-,.,_.» , 10 15 20 25 30 35 40 se 7804722-2 snitt mellan den ovan beskrivna talfrekvensförbindelsen (3, CF, 4) och stationsenheten OC, med vilken utrustningen AC är ansluten me- delst en förbindelse 55. Det kan observeras att dylika gränssnitt- funktioner - till skillnad från förhållandena vid utrustningen AU - ej kräver någon signalbehandling utan endast nödvändig anpassning av elektriska signaler.

Genom förbindelsen 55 passerar närmare bestämt en dubbelriktad dataström och en från enheten OC till utrustningen AC utsänd puls- taktsignal.

De med TDl, TD2, DCEl och OC betecknade enheterna är välkända för fackmannen, och då de dessutom saknar intresse för föreliggande uppfinning kommer de ej att beskrivas närmare.

I fig. 2 betecknar IN ett konventionellt dubbelriktat gräns- snitt, som - på basis av i CCITT's rekommendationer X.26, X.27 defi- nierade egenskaper - är i stånd att elektriskt anpassa de vid anslut- ningen 2 befintliga, av utrustningen TD2 alstrade eller mottagna signalerna på sådant sätt, att dessa blir kompatibla med de elektriska egenskaper som åligger signaler som skall behandlas av andra enheter i abonnentutrustningen AU.

Två normalt uppbyggda in- och utgångsregister RI respektive RU (fig. 2) tjänstgör som buffert- och synkroniseringskretsar för de därigenom passerande signalerna. Registren RI och RU styrs båda tids- mässigt av signaler T3, T4, vilket kommer att förklaras nedan.

Registren RI och RU utför dessutom parallell/serie- och serie/parallell-omvandling av däri behandlade data.

Två konventionella digital/analog- respektive analog/digital- -omvandlare D/A resp. A/D utför en digital/analog-omvandling och vice versa. Hänvisningsbeteckningen SH anger en konventionell anordning för sampling och hållning av en från ledningen kommande analogsignal.

Tidsstyrningen av enheterna D/A, A/D och SH sker medelst en signal T2 såsom kommer att beskrivas närmare nedan.

Hänvisningsbeteckningarna FI, FU avser två analogsignalkretsar, vilka fungerar som gränssnitt gentemot telefonledningen 3. Dessa båda kretsar utgör in- resp. utkanalfilter.

Hänvisningsbeteckningen UM avser en komplicerad, mikroprogram- merad logikenhet, som bildar själva kärnan i apparaten AU. Denna logik- enhet UM, som kommer att beskrivas närmare i samband med fig. 3, är ansluten till registren RI, RU via förbindelserna 15 och 5 respektive 6, samt till omvandlarna D/A och A/D via förbindelserna 15 och 7 respektive 8. _”. av", .- .nqm u., 10 15 20 25 30 35 40 7 8 0 4 7 2 2- 2 6 Det i fig. 1 med AC betecknade blocket har samma uppbyggnad som det just beskrivna blocket AU med den enda skillnaden, att en- hetens AU gränssnitt IN (fig. 2) står i kontakt med utrustningen TD2 (fig. 1) och därför arbetar med en mot abonnentens standardhastighet svarande nettohastíghet, under det att motsvarande gränssnitt i ut- rustningen AC samarbetar med multiplexenheten OC och därför arbetar med bruttohastigheten för nätets NBD dataström.

Dessutom mottager utrustningen AC pulstaktsignaler direkt från stationen (NBD) och är därför direkt underordnad stationstiderna, under det att utrustningen AU utvinner synkroniseringsinformation från den på ledningen (4, CF, 3) kommande dataströmmen och i sin tur synkroniserar utrustningen TD2 till överensstämmelse med stations- klockan. _ Under det att utrustningen AU således kräver en faslåsnings- slinga PLL, vilket kommer att belysas i samband med beskrivningen av fig. 3, så erfordras ingen dylik faslåsningskrets i utrustningen AC till följd av att denna är direkt underordnad stationens klocka.

Härigenom blir utrustningen AC enklare till sin uppbyggnad och funk- tion.

I fig. 3 betecknar de tre blocken UC, UE och UT en styrenhet, en processor respektive en pulstaktenhet.

I styrenheten UC ingår ett läsminne MM, vilket lagrar en ordnad grupp mikroinstruktioner nödvändiga för utrustningens AU (fig. 2) funktion, samt en sekvenskrets SQ (fig. 3), som styr den operativa mikroinstruktionssekvensen genom att via förbindelsen 9 mata läs- minnet MM med adressen för de mikroinstruktioner som närmast skall utföras. Sistnämnda adress fastställes av sekvenskretsen SQ i be- roende av: - den vid ifrågavarande ögonblick på förbindelsen 9 befintliga adressen; - den adresskodsinnehållande delen av den instruktion som sekvens- kretsen SQ via förbindelsen l4 matas med från läsminnet MM; - från gränssnittet IN (fig. 2) via förbindelsen-na 6, 12 (rig. 5) kommande information avseende yttre händelser (signalerings- bitar); och - resultaten av de i processorn UE pågående bearbetningsopera- tionerna, vilka resultat via förbindelsen 13 matas till sekvenskretsen SQ som statusinformation.

Såsom tydligt framgår av fig. 5 är den från registret RI kom- mande förbindelsen uppdelad i en förbindelse 12, som överför signale- 10 15 20 25 30 35 40 d,i 7804722-2 ringsinformationen, och en förbindelse 11, som överför den på för- bindelsen 6 befintliga bitinformationen.

Den vid läsminnets MM utgång föreliggande mikroinstruktionen uppdelas på två förbindelser 10 och l4. På förbindelsen 10 förelig- ger närmare bestämt mikroinstruktionens operationsdel, vilken an- litas för samtidig parallellstyrning av logikenhetens UM resterande anordningar, under det att förbindelsen 14 överför mikroinstruktionens sekvensstyrande del, vilken, såsom redan nämnts, utnyttjas av sekvens- kretsen SQ. ' För överföring av instruktioner från läsminnet MM till proces- sorn UE och tidenheten UT utnyttjas ett register P, vilket arbetar enligt den s.k. pipeline-metoden. Registret P lagrar den från läs- minnet MM kommande instruktionen en tid svarande mot en operations- cykelperiod och bestämt av Tl i avsikt att kompensera både för den fördröjning som sekvenskretsen SQ förorsakar i minnets M adresse- ring på förbindningen 9 och för minnets M accesstid, dvs. för för- dröjningen mellan minnets M ingång 9 och utgång 10.

Registret P har sju utgångar, på vilka förefinns med G1, C2, G3, G4, C7 och G8 betecknade styrbitskonfigurationer och en med S betecknad binärsignal. Sistnämnda signal utgöres av en konstant, som ingår i varje mikroinstruktion och som används på ett nedan för- klarat sätt.

De vid registrets P utgångar befintliga styrbitskonfigura- tionerna utgör uppenbarligen tillsammans en reproduktion av den över förbindelsen 10 inmatade signalen, sånär som på den redan diskuterade fördröjningen.

Registret P är utfört att vid varje framkant av pulstaktsigna- len T1, vilken avsöker utrustningens operativa cykel, överföra och vid sina utgångar bibehålla den som insignal föreliggande, via för- bindelsen 10 ankommande bitkonfigurationen.

En.konventionel1 multiplexor MK har fem multipelingångar och en utgång med samma multipelantal som ingångarna. Vid en från registret P mottagen väljarorder G3 överför multiplexorn till sin utgång den vid en av ingângarna föreliggande bitkonfigurationen, Av de fem in- gångarna är den första ansluten till förbindelsen ll, vilken överför datadelen av den bitkonfiguration som på förbindelsen 8 anländer från registret RI. Den andra ingången är ansluten till den från analog/digi- tal-omvandlaren A/D kommande förbindelsen 8, vilken överför informa- tionen från linjen 3, CF, 4 (fig. 1). Den tredje ingången är ansluten till förbindelsen 16 (fig. 3), som överför från ett minne MB kommande ., ,,,_,.,,.,..,_...V-. . *man nun»- å7ao4722-2 10 15 20 'as 50 55 40 8 ainformation, vilket kommer att förklaras nedan. Den fjärde ingången är ansluten till en förbindelse 17 från ett register RD, vilket likaså kommer att förklaras nedan. Den sista ingången är ansluten till en förbindelse 15, som överför den vid processorns UE utgång befintliga lbitkonfigurationen.

Multiplexorns M utgång är via en förbindelse 18 ansluten till en skalningskrets SG.

I enlighet med en från registret P kommande styrsignal G2 ut- för skalningskretsen SC skiftning åt höger eller vänster av de över förbindelsen 18 inkommande bitarna. Antalet skiftade positioner beror på den i signalen C2 ingående koden. I praktiken fungerar således skalningskretsen SC som en konventionell, programmerbar divisions- eller multiplikationskrets arbetande med en modulus svarande mot en potens av två.

Skalningskretsens SC verkningssätt kommer att beskrivas närmare nedan. dMed AL betecknas en aritmetisk/logisk enhet försedd med en bank adresserbara register av känt slag, vilka på basis av takt- signalen Tl kan utföra de erforderliga operationerna på den bit- konfiguration som via förbindelsen 19 anländer från skalningskretsen - SC. Enheten AL matas även.med följande signaler: - en från registret P kommande styrkod bestående av två delar, av vilka den första anger den typ av operation som skall utföras i enheten AL och den andra definierar de interna register i enheten AL som berörs av dessa operationer; och - en från registret P komande binärsignal.

Enhetens AL utgångar består av: - en till förbindelsen 15 ansluten utgång som avger av processorn EU behandlade data; - en till förbindelsen 20 ansluten utgång avgivande en adress till dataminnet MB; - en till förbindelsen 13 ansluten utgång som tillför sekvens- kretsen SQ den redan behandlade statusinformationen så att läsminnet MM kan arbeta korrekt; och slutligen - en utgång, som via ledaren 21 är förbunden med tidenheten UE och som kan tillföra korrigeringssignalen till den i närheten av tidenheten UT belägna faslâsningskretsen (PLL).

I praktiken kan enheten AL utgöras av den aritmetisk/logiska enheten i någon kommersiellt tillgänglig mikroprocessor förutsatt 10 15 20 25 30 35 40 9 7804722-2 att den är tillräckligt snabb och mångsidig med avseende på in- och utgångarnas användning. På teknikerspråk benämnas dylika mikro- processorer ofta "bit-sliee".

Dataminnet MD realiseras delvis av läsminneselement, delvis av direktminneselement.

Minnets MD läsminnesdel innehåller i sin tabell vissa konstanter avsedda att användas under databehandlingen, under det att direkt- minnesdelen utnyttjas för temporär lagring av under denna behandling uppkomna delresultat.

Dataminnet MD matas vid sin till förbindelsen 20 anslutna ingång med de bitkonfigurationer som erfordras för fullständig adressering av minnet. Via den till förbindelsen 15 anslutna ingången tillföres minnet ME de bitar som skall lagras i dess direktminnesdel. En styr- order 07 möjliggör för dataminnet MD att inskriva från förbindelsen 15 kommande data vid den adress som anges av den via förbindelsen 20 inkommande bitkonfigurationen.

Dataminnets MD utgång är ansluten till förbindelsen 16 och avger alltid den bitkonfiguration som finns lagrad vid den på för- bindelsen 20 angivna adressen.

Ett konventionellt register RG kan på basis av en från registret P kommande ordersignal C8 lagra de bitkonfigurationer som via förbin- delsen 16 tillföres dess ingång. Denna bitkonfiguration förefinns på dess till en förbindelse 22 anslutna utgång tills nästa order 08 uppträder.

En vanlig multiplicerare M har sina båda ingångar anslutna till förbindelserna 16 och 22 och är inrättad att multiplicera de båda insignalernas bitkonfigurationer med varandra. Resultatet av en dylik multiplikation tillföres via en förbindelse 23 ett konven- tionellt register RD, som lagrar detta resultat då en från registret P kommande ordersignal G4 uppträder. Resultatet föreligger vid regist- rets RD utgång tills nästa order 04 uppträder. Nyssnämnda utgång är via en förbindelse 17 ansluten till multiplexorn MK.

Blocken RG, M och RD bildar tillsammans ett multiplikatorblock BM, till vilket hänvisning kommer att ske nedan för att sätta in de nyss beskrivna operationerna i ett större sammanhang. Blockets BM in- gång är ansluten till förbindelsen l6 och dess utgång till förbin- delsen 17.

Enheten UT utgöres i huvudsak av en digital kvartsoscillator OD och av några, i två grenar belägna frekvensdelare. Vid det valda exemplet, då bruttoledningshastigheten uppgår till 3200 bitar/sekund, 10 15 20 25 50 35 40 7904722-2 10 svänger oscillatorn OD med en grundfrekvens fo uppgående till 12288 kHz.

Den ena av nyssnämnda grenar innehåller en med tre dividerande frekvensdelare DT, som alstrar en signal Tl, vars frekvens i det valda exemplet således är 4096 kHz. Denna signal Tl används som masterklocka för blocken SQ, P och AL, dvs. för sekvenskretsen SQ, registret P och den aritmetisk/logiska enheten AL.

Den andra grenen innehåller två frekvensdelare DP och DF.

Frekvensdelaren DP är en vanlig programmerbar frekvensdelare i så måtto att dess delningsförhållande kan modifieras från gång till annan i samband med att den matas med en lämplig korrigerings- signal. I detta fall kommer denna signal från den aritmetisk/logiska enheten AL via förbindelsen 21.

Frekvensdelaren DP matas från oscillatorn OD med grundfrekven- sen fo och dividerar denna med en lämplig koefficient N - i förelig- gande exempel 256 - ökad eller minskad med en korrektionsfaktorfi , som överensstämmer med den på förbindelsen 21 befintliga korrigeringa- signalen. Inom varje svmbolintervall beräknas 2 automatiskt av den aritmetisk/logiska enheten AL med avseende på storlek och tecken.

Vid frekvensdelarens DP utgång erhålles en signal med frekvensen fa, varvid gäller fa =' fo/(N +E,) z fo(l - g)/N Frekvensdelaren DF matas med denna signal och alstrar utsigna- lerna T2, T3 och T4.

Signalen T2 har en frekvens lika med fa/6, vilket motsvarar 8 - (l/6)(fO/N)ß kHz. Signalen T2 styr sekvenskretsen SQ och omvand- iarna A/D och D/A (fig. 2).

Signalen T3 (fig. 3) har frekvensen fa/20, vilket motsvarar 2,4 - (1/20)(fo/N)E kHz. Signalen T3 styr i registren RI och RU (fig. 2) datasynkroniseringen till och från utrustningen TD2 i takt med abonnentfrekvensen.

Signalen T4 (fig. 3) har frekvensen fa/120, vilket motsvarar 0,4 - (l/l20)(fo/N)2 kHz. Signalen T4 styr i registren RI och RU (fig. 2) signalinformationen till och från utrustningen TD2 i takt med tidsluckefrekvensen (gruppfrekvensen), vilken - såsom är känt - uppgår till l/6 av abonnentens nettohastighet.

Den ovannämnda termen (fo/N)-8 utgöres av en frekvensändring som är liten jämfört med de betraktade frekvenserna (dvs. jämfört med signalernas T2, T3, T4 grundfrekvens). Denna frekvensändring möjlig- gör en ändring av den frekvens varmed den från linjen inkommande, 10 15 20 25 30 35 40 ll 7804722-2 på förbindelsen 3 (fig. 1) befintliga signalen samplas, varigenom den lokala tidsstyrningen helt underordnas nätets tidsstyrning, såväl med avseende på frekvens som på fas.

Detta underordnande uppnås i praktiken medelst en faslåsnings- krets (PLL) av digital typ bestående av enheten UT, av den förbindelse som överför signalen T2 till blocken SH och A/D (fig. 2), av proces- sorn UE (fig. 3) och av förbindelsen 21, som överför korrigerings- signalen till enheten UT.

Kretsens PLL återmatningsgren utgöres närmare bestämt av de ovan nämnda frekvensdelarna DP och DF (av vilka den förra är program- merbar), vilka alstrar en variabel, med signalen T2 sammanfallande samplingsfrekvens, så att den från linjen (3, CF, 4 i fig. 1) inkom- mande signalen kan samplas vid optimalt tidsögonblick.

Såsom redan omtalats, behöver utrustningen.AC ingen faslås- ningsslinga PLL, och följaktligen erfordras ej heller någon program- merbar frekvensdelare svarande mot frekvensdelaren DP (fig. 3); denna kan i stället ersättas av en fix_frekvensdelare, förutsatt att denna är vederbörligt synkroniserad med den från enheten OC (fig. 1) kom- mande signalen.

Fig. 4 åskådliggör i tidssekvens de operativa faserna för den i fig. 3 visade logikenheten UM.

De olika beteckningarna i flödesplanen i fig. 4 har närmare A00 SYNC PORT TR U7 I8 RIG DEC rbestämt följande innebörd: -tillslag av utrustningen; INIZ - startfas; inväntan av synkroniseringssignal sammanfallande med signalens T2 framkant; bärfrekvensalstring; i det valda exemplet har bärvågen frekvensen 1800 Hz; alstring av den samplade moduleringssignal som skall sändas till linjen; utsändning till digital/analog-omvandlaren D/A (fig. 2) av den i föregående fas (TR) alstrade samplingssignalen; inmatning av den samplade moduleringssignalen, vilken via analog/digital-omvandlaren A/D (fig. 2) kommer från linjen; mottagning och demodulering av den i föregående fas (I8) inmatade samplingssignalen; kontroll av väsentliga villkor för fastställande av opti- malt beslutsögonblick; om dessa villkor är uppfyllda 10 15 20 25 7804722-2 följes banan SI, eljest banan NO. I senare fallet sker återgång till fasen SYNC; a g fastställning och identifiering av den mottagna dubbel~ biten (bitparet), nedan benämnd dibiten. Såsom kommer att framgå nedan, är det använda moduleringssystemet sådant, att det grupperar till två bitar hörande informa- tion i en enda symbol; 12 DIBIT- PLL- - utvinning av synkroniseringsinformation från de samp- lingar som inmatats under fasen IB och som behandlats under faserna RIG, DEC och DIBIT; SGRR - behandling på mottagarsidan av nätsignaleringen. I denna fas inmatas och behandlas den mottagna 8-bit- - _ ëruPPen$ ALL - kontroll av synkroniseringstillståndet hos ramen beståen- de av följden mottagna envelopper. Om synkronisering råder, följas den med SI betecknade banan, eljest-banan NO, varvid fasen RALL nås; RALL _ återvinning av ramsynkroniseringstiiistånaet; I6 - inmatning av från registret RI (fig. 2) kommande, av _ abonnenten alstrade data och styrsignaler; SGU - behandling av abonnentsignaleringen; W US - medelst registret RU (fig. 2) företagen utsändning mot abonnenten av styrsignaler och data; SGRT - under överföringen företagen behandling av nätsignale- ringen. Under denna fas sker uppbyggnad av den 8-bit- , grupp som skall överföras till nätet.

Det tidsintervall som erfordras för att följa en godtycklig, oi fig. 4 visad slinga är alltid lika med periodtiden för signalen 30 35 ïL-, mess...

T2, dvs. 125/118. _ i I anslutning till ritningen.kommer nu apparatens fullständiga funktion att beskrivas, speciellt den mikroprogrammerade enhetens funktion. . _ _ Som belysande exempel kommer det i det följande att antagas, att man utnyttjar en 4-fasig differentiell fasskiftmodulering (DPSK) med moduleringshastigheten-1600 baud, och att informationsöverföringen sker i form av två bitar per symbol, varigenom, såsom redan nämnts, en överföringshastighet om 3200 bit/sekund erhålles. Genom sampling av signalen T2 med frekvensen 8 kHz erhålles således fem samplingar per symbol (förhållandet mellan värdena 8000 och 1600). - nf-fi- -vf-ss- :nn-nanm- 10 15 20 25 30 35 . 7804722-2 15 Bärfrekvensen antages vara 1800 Hz; genom utnyttjande av en spektralfördelning med partiellt dämpningsfall på 50% uppnås att den modulerade signalen täcker ett frekvensband mellan 600 Hz och 3000 Hz.

I den mikroprogrammerade enheten - vilken såsom nämnts utgör föremål för uppfinningen - utföres helt digitalt och under styrning av det av enheten UC styrda mikroprogrammet samtliga operationer avseende: bärvágsalstring, modulering och demodulering av DPSK-signa- len, utvinning av synkroniseringsinformation ur den mottagna signalen samt sändardelens låsning till denna synkroniseringsinformation.

Såsom redan nämnts, behöver abonnentutrustningen AC (fig. 1) ej utföra någon signalbehandling, varför en modulerings- och demodule- ringsoperation sker mellan faserna PORT och DIBIT (fig. 4). Utrust- ningen AC fungerar dessutom såsom ett rent gränssnitt mellan linjen och stationsutrustningen OC (fig. 1). Detta gäller endast data och sker i två faser analoga med dem som beskrivits ovan med avseende på faserna I6 och U5 (fig. 4).

För att i detalj förklara utrustningens AU (fig. 1) funktion kommer flödesplanen i fig. 4 att användas.

De två första faserna ACO och INIZ är självklara och förekom- mer vid alla slag av logikutrustning, varför dessa ej beskrives ytter- ligare.

Om inga förbindelser är upprättade, utsänder och mottager utrust- ningen AU (fig. 1) kontinuerligt en förutbestämd bitsekvens till respektive från linjen (3, CF, 4). Under exempelvis sändningen består denna sekvens av en 8-bits-grupp enligt följande: - den första biten (F) är omväxlande O och 1 och används för ramsynkroniseringen; - under den andra till och med den sjunde biten utsändes binära ettor i avsikt att informera om att abonnentens terminalutrustning TD2 är ledig; - den åttonde biten är 0 för att indikera att ingen data- överföring pågår.

Vid början alstrar nätändutrustningens AU mikroprogrammerade enhet UM själv bitarna i den nyssnämnda gruppen. Under faserna PORT och TR (fig. 4) grupperar utrustningen AU (fig. 1) dem i dibitar och modulerar dem enligt DPSK-systemet, varigenom alstring sker av digi- tala samplingar representerande DPSK-signalens amplitud.

Själva beräkningen av varje dylik sampling sker på nedan beskri- vet sätt. f1o 15 20 25 30 35 40 .. ...m . - -._ ». i. _... .-..._..._.._1_~..a.m.- a. 7804722-2 ' l4 Under fasen PORT (fig. 4) beräknas i den aritmetisk/logiska enheten AL adressen för den läsminnesdel i minnet MD, vilken inne- håller de två samplingar, som anger det aktuella sinus- och kosinus- värdet för den sinusformade bärvågen. Dessa värden överförs via för- bindelserna 16, 18 och 19 samt blocken MK och SC till den aritmetisk/ logiska enheten AL, som avger dem som utsignal till förbindelsen 15.

Vid uppträdandet av en ordersignal C7 lagras de därefter i minnets _ME direktminnesdel vid de adresser som tidigare specificerats av enheten AL via förbindelsen 20.

Under den därefter följande fasen TR (fig. 4) utföres en signal- modulering.

*Bland de konstanter som finns lagrade i minnets MW (fig. 5) läsminnesdel, förefinns samtliga samplingar av ett filters utsignal.

Detta filter har till uppgift att begränsa den överförda signalens bandbredd och arbetar med en samplingsfrekvens på 8 kHz.

Med hänsyn till den tekniska realiseringen utföres denna band- begränsning på moduleringssignalen i stället för på den mcdulerade signalen, dvs. på basbandet.

För moduleringens genomförande krävs en överföring till ett förskjutet band. Såsom vanligen är fallet i modem för telefoni- kanaler, har detta band mittfrekvensen 1800 Hz.

Såsom förklaras utförligare nedan utföres en dylik överföring genom att tvâ av begränsningsfiltrets samplingar med takten 8 kHz multipliceras med de relativa fas- och kvadratursamplingarna (kosinus- doch sinussamplingarna) av bärvågen med frekvensen 1800 Hz, vilka beräknats under fasen PORT och lagrats i en annan del av minnets MD direktminnesdel.

För dessa operationer beräknas dataminnets M adressering i den aritmetisk/logiska enheten AL under fasen TR (fig. 4) På grund- val av den till styrsignalen Cl (fig. 3) hörande informationen och en signal S, som via förbindelsen 20 överföres till dataminnet Mm.

Under fasen TR sker närmare bestämt adressering och utläsning av den första filtersamplingen - dvs. avseende den relativt bit- följden minst signifikanta dibiten - varefter denna sampljngs bitar utmatas på förbindelsen 16 (fig. 3). Lagring av dessa bitar i regist- ret RG sker dock enbart vid uppträdande av en ordersignal C8.

Därefter avger den aritmetisk/logiska enheten AL adressen för sinussamplingen av den sinnsformade bärvågen. Denna adress sänds via förbindelsen 20 till dataminnet M, som därvid utmatar de till denna sampling hörande bitarna på förbindelsen 16. I multipliceraren M 10 15 20 25 30 35 40 15 7804722-2 sker automatiskt en kombinatorisk multiplicering av dessa bitar med de bitar, som avser en i registret RG tidigare lagrad filtersampling och som tillföres multipliceraren via förbindelsen 22.

De till den erhållna produkten relaterade bitarna sänds via förbindelsen 23 från multipliceraren M till registret RD, där de lagras pâ order av en styrsignal 04.

På order av signalen 03 utväljer multiplexorn MX den från registret RD kommande förbindelsen 17 och hopkopplar densamma med den till multiplexorutgången anslutna förbindelsen 18, varjämte signalen 02 förinställer skalningskretsen SC för direkt överföring (skalning med 20) av en signal mellan dess till förbindelsen 18 anslutna ingång och den till förbindelsen 19 anslutna utgången.

På order av en signal Cl lagrar den aritmetisk/logiska enheten AL i ett av sina interna register det bitinnehàll som föreligger på den till dess ingång anslutna förbindelsen 19.

Den aritmetisk/logiska enheten AL adresserar därefter via förbindelsen 20 dataminnet MD för utläsning av den andra filter- samplingen, dvs. den med avseende på dibitarna mer signifikanta bitföljden. Dessa bitar matas på motsvarande sätt till förbindel- sen 16 och lagras i registret RG på order av C8-signalen.

Adressen för bärvågens kosinussampling matas på samma sätt från den aritmetisk/logiska enheten AL till dataminnet Mm via före bindelsen 20. De till denna sampling relaterade bitarna sänds alltid via förbindelsen 16 till multipliceraren M, där de multi- plieeras med de i registret RG tidigare lagrade bitarna avseende filtersamplingen. Sistnämnda bitar överföres till multipliceraren M via förbindelsen 22.

Den genom multiplikationen i multipliceraren M uppkomna pro- dukten överföras via förbindelsen 23 till registret RD, där den lagras på order av signalen G4.

Om under tiden ingen ändring skett av signalerna G3 och C2, fortsätter multiplexorn MX och skalningskretsen SC att överföra de på förbindelsen 17 befintliga bitarna direkt till den aritmetisk/lo- giska enheten AL via förbindelsen 19.

På order av signalen Cl sker i den aritmetisk/logiska enheten AL en addering av de över förbindelsen 19 inkommande bitarna med innehållet i det tidigare omnämnda interna registret, varefter summan lagras i detta register.

Detta resultat överföres först via förbindelsen 15 från den aritmetisk/logiska enheten AL till multiplexorn MX, och därefter, 10 15 20 25 iso 35 , 40 7804722-2 16. på order av en signal G3, från multiplexorn MX till skalningskretsen SC. Sistnämnda överföring sker via förbindelsen 18.

På order av en signal G2 undergår detta resultat i skalnings- kretsen SC en 8-bitars-skalning i riktning.mot mindre signifikans - dvs. en division med 28 äger rum - så att de mest signifikanta bitar- na inrättas mot konfigurationens minst signifikanta del; en dylik inriktning fungerar som en inställning med avseende på digitallanalog- omvandlarens D/A kapacitet, vilken, jämfört med den aritmetisk/logiska enheten.AL, är inrättad att behandla konfigurationer med lägre antal bitar.

På detta sätt har den aritmetisk/logiska enheten AL bildat en sampling av DPSK-signalen för överföring till linjen via förbins delserna 15 och 7.

I den aritmetisk/logiska enheten AL finns i själva verket en bitkonfiguration, som bildats av summan av produkterna av två samp- 'lingar av signalformningsfiltret genom motsvarande sinus- och kosinus- samplingar av bärvågen.

Det bör observeras att denna färdiga sampling av DPSK+signalen är den första av fem samplingar relaterade till symbolen innefat- tande den första dibiten i den tidigare nämnda 8-gruppen om inga förbindelser är upprättade.

D Den verkliga utsändningen av denna sampling sker under fasen U7 (fig. 4) och företages mot omvandlaren D/A via förbindelserna 15 och 7 (fig. 3).

Såsom redan nämnts, utsände varje sampling med frekvensen 8 kHz.

Samplingen omvandlas till analog form i omvandlaren D/A (fig. 2), filtreras i filtret FU för den erforderliga interpoleringen samt utsänds därefter som en analogsignal på ledningen 3.

Den andra samplingen kommer att utgöra den andra av de fem, till samma första dibit relaterade samplingarna. På samma sätt komp mer den tredje samplingen att utgöra den tredje av dessa fem samp- lingar osv. till och med den femte samplingen. Den sjätte samplingen utgör den första av fem till den andra dibiten relaterade samp- lingarna osv. Överföringen av den på detta sätt bildade enveloppen kommer att vara slutförd när 20 samplingar utsänts, nämligen fem samplingar för var och en av enveloppens fyra dibitar.

Under signalens T2 varaktighet på 125/us kan - förutom den ovan beskrivna utsändningen - ändutrustningen AU även mottaga och behandla en från ledningen 3 anländande DPSKAsigna1. Detta tillgår närmare bestämt på följande sätt. 10 15 20 25 30 35 40 17 7804722-2 Signalen DPSK, vilken överförs på linjen i analog form, filtre- ras från brus i ingångsfiltret FI, samplas i sample-and-hold-kretsen SH med frekvensen 8 kHz (signalen T2), omvandlas till digital form i analog/digital-omvandlaren A/D samt överföres därefter via för- bindelsen s till muitipiexorn m: (rig. 3). Ä Under fasen I8 (fig. 4) föreligger på förbindelsen 8 (fig. 3) en parallellbit-konfiguration som digitalt representerar amplituden och tecknet hos en av de från kretsen SH erhållna samplingarna.

Under samma fas I8 (fig. 4) bringar även en signal G3 (fig. 3) multiplexorn M att utvälja den via förbindelsen 8 inkommande signalen, varjämte en signal G2 kvarhåller skalningskretsen SC i sådant till- stånd att direkt anslutning föreligger mellan förbindelserna 18 och 19.

En signal Cl instruerar därefter den aritmetisk/logiska enheten AL att överföra den mottagna samplingens bitar från ingången 19 till utgången 15.

Därefter matar den aritmetisk/logiska enheten AL via förbin- delsen 20 minnet MD med adressen för den plats där de på förbindel- sen 15 befintliga bitarna skall lagras. Lagringsoperationen sker därefter i minnet MD på order av en signal G7.

Härvid är det nödvändigt att man på den signal som represente- ras av den i minnet MD just lagrade bitkonfigurationen utför en bandbastransponering, som är komplementär med avseende på den som utförts under utsändningen.

I detta syfte är det nödvändigt att multiplicera bitkonfigura- tionen med bärvågens sinus- och kosinnssamplingar, vilka överens- stämmer med dem som omnämnts i samband med sändningen, då en in- koherent modulering genomföras; härvid är det även väsentligt att en filtreringsoperation genomföras för eliminering av en mot dubbla bärvågsfrekvensen svarande frekvenskomponent.

Dessa multiplikationer utföres av den aritmetisk/logiska en- heten AL i fasen RIG (fig. 4) under utnyttjande av multiplikator- blocket BM (fig. 3) och blocken MD, MK och SC, varvid ett förfa- rande följes som är helt analogt med det som tidigare beskrivits med avseende på utsändningen och som utfördes under fasen TR (fig.4).

I fasen RIG sker dessutom filtrering med avseende på både fas- och kvadraturkomponenterna (kosinus- och sinuskomponenterna) av produkten mellan den från linjen mottagna, i dataminnet MD (fig. 3) lagrade signalen och bärvågens kosinus- och sinnssamplingar.

Denna filtrering utföres medelst två transversalfilter, vilka . \ v-v-u-wv. ~ -mw-v - --- ....'._.-«-.~,-.n-v|-v--1- -« » 10 15 20 25 30 35 40 - ...ask-FV ,. 7804722-2 18 är identiska för de båda komponenterna och vartdera har ett förut- 'bestämt antal L mellanuttag.

Filterkoefficienterna lagras i en annan del än den tidigare nämnda av minneskretsens MB läsminne (ROM).

I en del - likaledes skild från den tidigare nämnda - av minnes- kretsens MD direktminne lagras i lämpliga celler L + L samplingar representerande produkten mellan den mottagna signalens värde vid L på varandra följande samplingar med det inbördes tidsavståndet 125/us och L samplingar av den sinusformade bärvågen (fas och kvadratur). Även de sistnämnda samplingarna antages, såsom redan omtalats, vara utförda med ett inbördes tidsavstånd på 125/us.

Filtreringsfunktionen utföres i den aritmetisk/logiska enheten AL genom summering av produkterna mellan filterkoeffioienterna och innehållet i de ovannämnda minnescellerna i minnets ME direktminnes- del. I praktiken bildar dessa celler filtrets fördröjningsledning.

I Filtreringsoperationens resultat med avseende på såväl fas- som kvadraturkomponenterna lagras i minnets MD direktminnesdel.

I denna direktminnesdel finns vid denna tidpunkt två samplingar av den mottagna och med avseende på basbandet transponerade signalen.

Av dessa har den ena erhållits från faskomponenten och den andra från kvadraturkomponenten.

Dessa båda samplingar förblir i direktminnet en tid svarande mot varaktigheten för en symbol, så att de kan jämföras med de samp- lingar som kommer att behandlas efter det att fem perioder av 8 kHz- signaien m2 fërfiutit. ' Det är välkänt att en dylik jämförelse kan utnyttjas för att utvinna information avseende fasskiftet mellan på varandra föl- jande, över ledningen inkommande DBSK-signaler, vilket möjliggör återvinning av den till den mottagna symbolen hörande dibiten.

Denna jämförelse sker i praktiken därigenom att resultaten av den föreliggande samplingens filtrering (fas och kvadratur) jäm- föres med de filtreringsresultat som registrerats fem samplingar tidigare.

För genomförandet av denna jämförelse samarbetar - fortfarande i fasen RIG (fig. 4) - blocken AL, BM och MD med varandra i en följd av omväxlande multiplikationer och summeringar utförda i enlighet med den redan beskrivna proceduren, i avsikt att effektuera en kon- ventionell jämförelsedetektors arbetssätt.

Vid slutet av den genom jämförelser företagna detekterings- proceduren förefinns två samplingar i två register i den arit- -w-a» _ ,..; l -- I w--w- e fi--fl-e-rwuro-n-ø- 10 15 20 25 30 35 40 metisk/logiska enheten AL. Vardera samplingen representerar den modulerade signalen relativt en av de två bitar som ingår i den mottagna dibiten. Nämnda demoduleringssignal kan även utnyttjas för visualisering av_ögondiagrammet, vilket är välkänt för facke mannen.

Demoduleringsfunktionen med avseende på fasen RIC i fig. 4 är således över, och ännu har inget beslut fattats avseende den mottagna dibiten. Detta beslut sker i de senare faserna DEC och DIBIT, vilket förklaras nedan.

Under fasen DEC beräknar den aritmetisk/logiska enheten AL (fig. 3) derivatan för var och en av de båda demodulerade signaler som erhållits vid slutet av den föregående jämförelsen.

I praktiken beräknas en dylik derivata som den stegvisa ök- ningen mellan samplingen av den demodulerade signalen och samp- lingen av den signal som demodulerats två perioder tidigare med avseende på signalen T2. Denna derivata är proportionell mot derivatan i den mellersta samplingen.

Operationerna för derivatans beräkning utföres i den aritme- tisk/logiska enheten AL i samarbete med minnet MD.

Nämnda derivata korreleras av enheten AL och minnet MD med den mellersta samplingen genom multiplicering med denna samplings tecken, varigenom derivatans information blir oberoende av den demodulerade signalens tecken.

De båda korrelerade deriveringarna, vilka utföres på båda de demodulerade signalerna, adderas med varandra i den aritmetisk/lo- giska enheten AL i syfte att bilda en enda resulterande derivata, som är proportionell mot det aritmetiska medelvärdet av de båda korrelerade derivatorna relaterad till två fas- och kvadraturkompo- nenter.

Liksom de demodulerade signalerna består uppenbarligen den resulterande derivatan av en följd diskreta, digitala värden, vilka följer efter varandra med en mot signalen T2 svarande hastighet, och vilka hör samman med varandra i grupper om fem i motsvarighet till varje mottagen symbol.

Därefter bildas tidsmedelvärdet av vart oohettav de fem digi- tala värdena för varje symbol, varigenom således fem nya värden (deriverade samplingar) erhålles, vilka ger ett uttryck för medel- trenden för den inom varje symbol resulterande derivatan.

Detta medelvärde beräknas i praktiken av den aritmetisk/logiska enheten AL och minnet MD, vilka samarbetar med varandra för att ut- v.,.,_...__...._-.........._....._.-.._.v.....- . ,.,,. 10 15 20 25 30 35 40 20 7804722-2 föra samma funktion som ett rekursivt lågpassfilter av första ord- ningen och med lämplig tidskonstant.

Såsom är välkänt sammanfaller det optimala beslutsögonblicket med maximala öppningen i ögondiagrammet.

Under användning av den derivata (av den demodulerade signalen) som helt bestämmer nämnda diagram, överföras villkoret avseende maxi- mal ögonöppning till det villkoret att derivatan skall vara noll. j På basis av nyssnämnda villkor är det således tillfyllest att identifiera den samplingsderivata som ligger närmast nollvärdet av de fem ovannämnda samplingarna, förutsatt att detta nollvärde före- gås av ett positivt värde på samplingsderivatan och följes av ett negativt. ' I syfte att utföra detta val, jämför den aritmetisk/logiska enheten AL för varje period av signalen T2, dvs. var l25:e/us, den just beräknade samplingsderivatan med de två föregående, i minnet Mm lagrade samplingarna.

Denna jämförelse utföres på följande sätt: Om A betecknar värdet på den just beräknade samplingsderivatan, B värdet på när- mast föregående derivata och C värdet på den före B beräknade derivatan, kontrolleras - fortfarande i fasen DEC - förekomsten av följande fyra villkor: a) A b) c 220 c) |B|<|A| (modulusvärden) d) [Bl (101 (modulusvärden) Så snart som enheten AL (fig. 3) detekterar att något av dessa villkor ej gäller, lämnas fasen DEC (fig. 4) via den med NO beteck- nade banan så att återgång sker till fasen SYNC i syfte att behandla följande DPSKesamplingar med avseende på såväl utgående som från linjen inkommande signaler.

Eljest följes banan SI, varvid övergång sker till fasen DIBIT.

Om en sampling av fem skall väljas måste uppenbarligen banan -NO följas fyra gånger och banan SI en gång per symbolintervall.

I fasen DIBIT fastställer den aritmetisk/logiska enheten AL (fig. 3) den mottagna dibiten, varvid optimalt beslutsögonblick sättes lika med uppträdandet av deriveringssamplingen B, i mitten av den grupp om tre samplingar som satiufiorat ovanstående fyra vill kor.

I Därefter uppträder fasen PLL (fig. 4), under vilken den arit- metisk/logiska enheten AL (fig. 3) på basis av storlek och tecken av 10 15 20 25 30 35 40 7804722-2 21 derivatan B alstrar en korrektionsfaktor'g, vilket redan beskrivits ovan. Denna korrektionsfaktor matas till tidenheten UT via förbin- delsen 21.

Närmare bestämt jämför enheten AL storhetens B absolutbelopp med ett förutbestämt tröskelvärde. Om tröskelvärdet ej överskrides, inne- bär detta att ingen korrigering erfordras i den betraktade symbol- perioden, varför enheten AL sätter faktorn 5 lika med noll. Om å andra sidan tröskelvärdet överskrides, undersöker enheten AL stor- hetens B tecken och tilldelar faktorn Q samma tecken. Faktorns á abso- 'lutbelopp sätts lika med ett förutbestämt värde.

Den korrigering som signalen 6 utför av de i takt med signalen T2 utförda samplingarna av den från linjen kommande signalen har till följd att minimering sker av absolutbeloppet av ovannämnda derivata B, vilken motsvarar ögonblicket för fastställande av dibiten. Detta med- för att detta ögonblick kommer att sammanfalla med den tidpunkt då ögonöppningen är maximal.

Vid denna tidpunkt är den av utrustningen utförda moduleringen och demoduleringen slut.

Därefter genomlöpes fasen SGRR (fig. 4) liksom även följande faser, under vilka såväl de av abonnenten som av nätet alstrade signalerna behandlas. ' Om det antages att samma villkor råder som i början - dvs. att inga förbindelser är uppkopplade eller är under uppkoppling - sker bekräftelse av den för utsändning avsedda bitgruppen (F1111110), och den just identifierade och fastställda dibiten är behjälplig för bildandet av den mottagna bitgruppen, vilken likaså har utseendet F1111110.

Om däremot en förbindelse är uppkopplad eller håller på att uppkopplas, kommer bitgruppen att antaga ett annat utseende såväl under mottagningen som under sändningen. Närmare bestämt gäller: - den första biten (F) alternerar mellan 0 och 1 och används ramsynkroniseringen; - i de andra till sjunde bitarna förefinns ettor och nollor, som antingen bildar mot utsända eller mottagna data svarande kombinationer, eller förutbestämda binärkonfigurationer, som utgör signalmeddelanden från nätet NRD (fig. 1) till utrust- ningen AU eller vice versa; - den åttonde biten är l när dataöverföringen sker, dvs. då bitkonfigurationen i de andra till sjunde positionerna ut- göres av data; eljest är denna bit 0, varvid således nyss- nämnda bitkonfiguration avser ett signalmeddelande. io 15 20 25 30 35 40 7804722-2 22 Frân.fasen SYNC till fasen PLL (fig. 4) utföres operatíonerna på samma sätt som beskrivits ovan, även om en förbindelse är upp- kopplad eller är under uppkoppling, varvid dessa olika bitgrupps- typer behandlas. i A Under fasen SGGRR undersöker den aritmetisk/logiska enheten AL (fig. 3) den mottagna dibiten bit för bit för att fastställa dennas position inom den mottagna enveloppen. I detta syfte utför enheten AL en modulo-8-räkning av antalet mottagna bitar, och sedan den mottagna bitens position inom bitgruppen väl en gång fastställts, genomför enheten AL nedan beskrivna operationer.

Om den mottagna biten på basis av nyssnämnda räkning faststäl- les till att vara biten F, dvs. en synkroniseringsbit, påbörjar en- heten AL tillsammans med minnet MD ett kontrollförfarande avseende ramlåsning av de mottagna envelopperna (bitgrupperna). Detta för- farande består i huvudsak av kontroll av alterneringen mellan O och l i F-bitföljden och äger rum under fasen ALL (fig. 4).

För att undvika ramlåsningsförlust till följd av eventuella demoduleringsfel,utsträcker den aritmetisk/logiska enheten AL (fig. 3) denna kontroll av alternerandet mellan ettor och nollor till ett lämpligt antal envelopper (där detta antal är större än två), och först efter ett förutbestämt antal överträdelser av denna alterne- ringslag fastställer enheten AL att ramlåsningsförlust råder.

När detta tillstånd upptäckas, lämnas närmare bestämt fasen ALL (fig. 4) via den med NO betecknade vägen så att härefter fasen RALL näs. Om däremot ramlåsning råder lämnas fasen ALL via den med SI betecknade banan så att därefter faserna I6, SGU, U5 och SGRT genomlöps. I detta fall - dvs. för biten F - utföres inga opera- tioner i dessa faser, varför fasen SYNC åter nås för behandling av efterföljande bitar.

I fasen RALL sker återställning av ramlåsningen därigenom att den i enheten AL (fig. 3) ingående modulo-8-räknaren skiftas ett steg, så attdendärefter närmast liggande biten kommer att behand- las som en F-bit.

Om denna bit under varje envelopp tillfredsställer villkoret avseende växling mellan O och 1 ett förutbestämt antal gånger, iden- tifieras denna bit som en verklig F-bit, varvid således ramlåsningen betraktas som återställd.

Uppenbarligen utföres denna detektering för ett större antal envelopper än två, vilket innebär ett motsvarande antal repeteringar av faserna ALL och RALL i den i fig. 4 visade flödesplanen. 10 15 20 25 30 35 40 23 7804722-2 Om å andra sidan nämnda bit ej ger en verifiering av ramlås- ningen, fortsättes förfarandet genom ytterligare skiftningar i enhe- tens AL modulo-8-register ända tills en bit befinnes verifiera ram- låsning.

De till varje mottagen envelopp hörande bitarna 2-7 och 8 identi- fieras på basis av en i enheten AL (fig. 3) utförd räkneoperation av under fasen SGRR (fig. 4) mottagna bitar, såsom redan förklarats, var- jämte lagring sker i minnets MD (fig. 3) direktminnesdel. Vad angår de andra till sjunde bitarna passeras faserna ALL, RALL, I6, SGU, U5 och SGRT (fig. 4) utan genomförande av någon operation. För den åttonde bi- ten passeras på samma sätt faserna ALL och RALL utan operationer.

Den via registret RI (fig. 2) från gränssnittet IN till logik- enheten UM överförda informationen undersökas nu.

I fasen I6 (fig. 4) matas på förbindelsen ll befintliga databi- tar till den aritmetisk/logiska enheten AL via multiplexorn MX och skalningskretsen SC, under det att på förbindelsen 12 förefintliga signaleringsbitar överföras till sekvenskretsen SQ.

Under fasen SGU (fig. 4) behandlas abonnentens signaleringar på basis dels av de under den föregående fasen I6 inmatade bitarna, dels av den envelopp som mottagits från linjen och som lagrats under fasen SGRR.

Närmare bestämt avgör de data, som förefinns på förbindelsen 12 (fig. 3), sekvenskretsens SQ adressering av läsminnet MM och därmed även den mikroinstruktion, som minnet M utsänder på förbindelserna 10 och 14. Detta innebär således, att mikroprogrammets fullgörande i sin helhet beror på den signalinformation, som via registret RI an- länder från abonnenten.

Om det logiska tillståndet är noll för den åttonde biten i den från linjen inkommande enveloppen, identifieras dessutom de till enve- loppens andra till sjunde bitpositioner hörande signaleringsbitarna.

Denna identifiering möjliggör avkodning av den mottagna signalerings- informationen och fattande av därtill lämpliga beslut.

Under fasen U5 (fig. 4) sänds de under den föregående fasen SGU behandlade bitarna via registret RU och gränssnittet IN (fig. 2) till abonnenten. Under fasen SGRT (fig. 4) sker - på grundval av samma vill- kor som bestämde informationsbehandlingen i fasen SGT - antingen behand- ling av nätsignaleringen under sändning eller uppbyggnad och lagring i minnet MD (fig. 3) av den 8-bits envelopp som skall utsändas på linjen.

Denna envelopp kommer, uppdelad i fyra dibitar, att användas un» der de fyra därefter följande symboltiderna i fasen TR för alstring av den till linjen utsända DPSK-signalen på det sätt som beskrivits ovan.

Claims (5)

1. 78Û4722~2 24 PATENTKRAV _ T. Mikroprogrammerad enhet för en dataöverföringsanläggnings nätändutrustning (AU) och stationsutrustning (AC), vilka vardera i huvudsak innefattar, förutom nämnda enhet (UM), ett gränssnitt (IN), två register (RI, RU), två omvandlare (A/D, D/A), två fil- ter (FI¿ FU) och en samplingskrets (SH), k ä n n e t etc k n a d av att i den mikroprogrammerade enheten ingår tre operativa block (UE, UC, UT), varvid dar första blockar (Ur) innefattar: - en mikroprooessors beräkningsenhet (AL); - ett multiplikatorblock (BM) inrättat att snabbt genomföra multi- plikationer mellan parallellbitkonfigurationer; s - ett dataminne (MD) med en läsminnesdel (ROM) och en direktminnes- del (RAM) och inrättat att fungera som dataminne i samarbete med beräkningsenheten (AL) och multiplikatorblooket (BM); - en multiplexor (MM) för val av den bitkonfiguration som skall sändas till beräkningsenheten (AL); och - en programmerbar skalningskrets (SC) för utförande av multiplika- tioner och divisioner med en mot en potens av två svarande faktor på den av multiplexorn (M) valda bitkonfigurationen; det andra blocket (UU) innefattar: - ett läsminne (MM) inrättat att kunna fungera som programminne och således även för lagring av grupper av erforderliga mikro- instruktioner; - en sekvenskrets (SQ) för övervakning av den operativa mikro- instruktionssekvensen och för matning till ett programminne (MM) av adressen för de mikroinstruktioner som står i begrepp att genom- föras; och 7804722-2 25 - ett register (P) för omvandling av de från programminnet (M) mottagna mikroinstruktionerna till lämpliga styrbitskonfigura- tioner (C1, C2, G3, 04, C7, G8), vilket register även kan iden- tifiera en binärsignal (S) som bildar varje mikroinstruktions karakteristiska konstant; samt det tredje blocket (UT) innefattar: - en digital oscillator (OD) för alstring av en grundfrekvens (fO); - en första frekvensdelare (DT) inrättad att dels dividera grund- frekvensen (fo) med tre, dels alstra en huvudklocksignal (Tl); - en andra, programmerbar frekvensdelare (DP) inrättad att dividera grundfrekvensen (fo) med en storhet svarande mot en förutbestämd koefficient (N) ökad eller minskad med ett korrigeringsvärde (5), som under varje symbolintervall beräknas av beräkningsenheten (AL), och även inrättad att alstra en programmerad frekvens (fa); - en tredje frekvensdelare (DF) inrättad att dividera den program- merade frekvensen (fa) med konstanterna 6, 20 och 120 i syfte att alstra tre, för utrustningens funktion erforderliga pulstaktsigna- ler (m2, m3, m4).

2. Enhet enligt kravet 1, k ä n n e t e c k n a d av att muiripiikatorblocket (BM) innefattar: - ett första, som buffertregister fungerande register (RG), inrättat att i följd mottaga parallellbitskonfigurationer erhållna genom läsning av dataminnet (MD); - en multiplicerare (M) för genomförande av en kombinatorisk parallellmultiplikation av det första registrets (RG) utsignal med nästföljande bitkonfiguration så snart som denna uppträder vid det första registrets (RG) ingång; och - ett andra register (RD), som likaså fungerar som buffertregister och som är inrättat att temporärt lagra det vid multiplicerarens (M) utgång befintliga resultatet.

3. Enhet enligt kravet 1 eller 2, k ä n n e t e c k n a d av att de i nätändutrustningen (AU) ingående första och andra blocken (UE, UC) samarbetar och är programmerade att i realtidsdrift, förutom modulerings- och demoduleringsoperationer, även utföra för utrust- ningen karakteristiska signaleringsoperationer. _

4. Enhet enligt kravet 1 eller 2, k ä n n e t e c k n a d av att de i nätändutrustningen (AU) ingående första och tredje blocken (UE, UT) samarbetar och är programmerade att åstadkomma att den loka- la tidsstyrningen fullständigt underordnas - både avseende frekvens i -2 7804722 26 och fas - nätets tidsstyrning, vilket uppnås medelst en faslåsnings- (slinga (ÉLL), i vilken ingår dels den programmerbara frekvensdelaren (DP), dels den tredje frekvensdelaren (DF), dels den förbindelse som överför den genom division med sex erhållna pulstaktsignalen (T2) till samplingskretsen (SH) och till den som analog/digital~ =omvandlare arbetande omvandlaren (A/D), dels denna analog/digital- ~omvandlare, dels samplingskretsen, dels beräkningsenheten (AL) och dels den förbindelse som till den programmerbara frekvensdelaren (DP) överför korrektionsfaktorn (8).

5. Enhet enligt kravet 4, k ä n n e t e o k n a d av att, för uppnående av nämnda underordnande, frekvenserna hos de tre, av den tredje frekvensdelaren (DF) alstrade pulstaktsignalerna (T2, TB, T4) modifieras i realtid med en mot korrektionsfaktorn (å) pro- portionell faktor (5- fo/N)@ ÅNFURDÅ PUBLIKATIONER: