Claims (6)
1. Устройство восстановления синхронизации для синхронной цифровой иерархической (SDH) системы передачи данных, посредством которого третьи стороны могут использовать SDH канал, содержащее вход (5) для приема мультиплексированного сигнала модуля синхронной передачи (STM), схему (20) восстановления синхронизации для восстановления синхронизирующего сигнала из STM сигнала, демультиплексор (21) для демультиплексирования STM сигнала на множество сигналов подчиненных блоков (TU), процессор (25) указателя для считывания данных указателя из TU сигнала, устройство устранения битов выравнивания (28) для считывания данных выравнивания битов из TU сигнала, буферное запоминающее устройство (30) с монитором (34), причем в запоминающем устройстве (30) временно сохраняются TU данные процессора, прежде чем они будут синхронизированы с восстановленной частотой синхронизации, отличающееся тем, что содержит средство (32) для генерирования сигнала восстановленной синхронизации (31), причем средство (32) включает в себя три входа подстройки фазы (ϕ1, ϕ2, ϕ3), которые соединены с процессором (25) указателя, устройством устранения битов выравнивания (28) и монитором (34) запоминающего устройства соответственно, причем используются только считанные данные устранения битов выравнивания, сформированные устройством устранения битов выравнивания (28) (на входе ϕ2 подстройки фазы) для изменения восстановленного синхронизирующего сигнала (23) и генерирования восстановленного сигнала синхронизации (31).1. The synchronization recovery device for a synchronous digital hierarchical (SDH) data transmission system through which third parties can use an SDH channel containing an input (5) for receiving a multiplexed signal of a synchronous transmission module (STM), a synchronization recovery circuit (20) for restoring a synchronizing signal from the STM signal, a demultiplexer (21) for demultiplexing the STM signal to a plurality of slave unit (TU) signals, a pointer processor (25) for reading the pointer data from the TU signal, device The ability to eliminate the alignment bits (28) for reading the data of the alignment of bits from the TU signal, a buffer memory (30) with a monitor (34), moreover, the processor TU data is temporarily stored in the memory (30) before they are synchronized with the restored synchronization frequency characterized in that it comprises means (32) for generating a restored synchronization signal (31), moreover, means (32) includes three phase adjustment inputs (ϕ1, ϕ2, ϕ3), which are connected to the pointer processor (25), device the translation of the alignment bits (28) and the monitor (34) of the storage device, respectively, and only the read data to eliminate the alignment bits generated by the device to eliminate the alignment bits (28) (at the input ϕ2 phase adjustment) is used to change the restored clock signal (23) and generate the restored synchronization signal (31).
2. Устройство восстановления синхронизации по п. 1, отличающееся тем, что запоминающее устройство (30) является "эластичным" запоминающим устройством, а упомянутые средства (ϕ3, 32, 34) обеспечивают проверку условия недозаполнения и переполнения запоминающего устройства (30) и для выполнения подстройки к сигналу восстановленной синхронизации (31) так, чтобы поддержать емкость запоминающего устройства (30). 2. The synchronization recovery device according to claim 1, characterized in that the storage device (30) is an “elastic” storage device, and the said means (ϕ3, 32, 34) provide verification of the conditions of underfilling and overflowing of the storage device (30) and to perform adjusting to the restored synchronization signal (31) so as to maintain the storage capacity of the device (30).
3. Устройство восстановления синхронизации по любому из предшествующих пунктов, отличающееся тем, что восстановленный сигнал синхронизации (31) модифицируется во втором режиме (ϕ1, ϕ2), используя данные выравнивания битов (28). 3. The synchronization recovery device according to any one of the preceding paragraphs, characterized in that the restored synchronization signal (31) is modified in the second mode (ϕ1, ϕ2) using bit alignment data (28).
4. Устройство восстановления синхронизации по любому из предшествующих пунктов, отличающееся тем, что средство (34) предоставляется в другом режиме работы (ϕ3) для проверки того, что запоминающее устройство (30) заполнено приблизительно наполовину и для настройки скорости передачи восстановленного сигнала синхронизации так, чтобы поддерживать условие половинного заполнения. 4. The synchronization recovery device according to any one of the preceding paragraphs, characterized in that the means (34) is provided in a different operating mode (ϕ3) for checking that the storage device (30) is approximately half full and for setting the transmission speed of the restored synchronization signal so to maintain the condition of half filling.
5. Устройство восстановления синхронизации по любому из предшествующих пунктов, отличающееся тем, что содержит устройство фазовой автоподстройки частоты (32), использующее в качестве входного восстановленный сигнал синхронизации (23), выдающее сигнал с восстановленной синхронизацией (31) на выходе, и включающее один или более дополнительных входов (ϕ1, ϕ2, ϕ3) для настройки частоты выходного сигнала. 5. The synchronization recovery device according to any one of the preceding paragraphs, characterized in that it contains a phase-locked loop (32), using the restored synchronization signal (23) as an input, issuing a signal with restored synchronization (31) at the output, and including one or more additional inputs (ϕ1, ϕ2, ϕ3) to adjust the frequency of the output signal.
6. Устройство восстановления синхронизации по любому из предшествующих пунктов, отличающееся тем, что эффект использования данных указателя обнуляется посредством модификации восстановленного сигнал дважды с использованием данных указателя, имеющих равную амплитуду, но противоположную полярность. 6. The synchronization recovery device according to any one of the preceding paragraphs, characterized in that the effect of using the pointer data is nullified by modifying the reconstructed signal twice using the pointer data having equal amplitude but opposite polarity.