Переключающее устройство, содержащее пульт управления, с первого по шестой ключевые элементы, с первого по третий элементы ИЛИ, триггер, элемент индикации, блок управления коммутацией и коммутационное поле, при этом выходы пульта управления соединены с информационными входами соответствующих ключевых элементов, выход первого ключевого элемента подключен к первым входам первого и третьего элементов ИЛИ, выход второго ключевого элемента подключен ко второму входу первого элемента ИЛИ и к первому входу второго элемента ИЛИ, выход третьего ключевого элемента подключен к третьему входу первого элемента ИЛИ и ко второму входу второго элемента ИЛИ, выход четвертого ключевого элемента подключен к четвертому входу первого элемента ИЛИ и ко второму входу третьего элемента ИЛИ, выход первого элемента ИЛИ подключен к первому входу триггера, выход второго элемента ИЛИ подключен к первому входу блока управления коммутаций, выход третьего элемента ИЛИ подключен к второму входу блока управления коммутацией, первые выходы блока управления коммутацией подключены к управляющим входам коммутационного поля, третий выход блока управления коммутацией подключен ко второму входу триггера, выход триггера подключен к управляющим входам всех шести ключевых элементов и ко входу элемента индикации, отличающееся тем, что в его состав введены седьмой ключевой элемент, четвертый, пятый и шестой элементы ИЛИ, первый и второй элементы памяти, дешифратор и блоки памяти по количеству выходов дешифратора, в состав каждого из которых входят второй триггер, элемент И, восьмой и девятый ключевые элементы, третий и четвертый элементы памяти, при этом седьмой выход пульта управления подключен к информационному входу седьмого ключевого элемента, к управляющему входу которого подключен выход триггера, выход седьмого ключевого элемента подключен ко входу дешифратора, выходы первого, третьего и четвертого ключевых элементов подключены к соответствующим входам четвертого элемента ИЛИ, выход четвертого элемента ИЛИ подключен к считывающему входу первого элемента памяти, выход которого подключен к одному из входов пятого элемента ИЛИ, выход пятого ключевого элемента подключен к записывающему входу первого элемента памяти и к информационным входам восьмых ключевых элементов каждого блока памяти, выход второго ключевого элемента подключен к первым входам элементов И каждого блока памяти, выход третьего ключевого элемента подключен к считывающему входу второго элемента памяти, к записывающему входу которого подключен выход шестого ключевого элемента, выход второго элемента памяти подключен к одному из входов шестого элемента ИЛИ, каждый из выходов дешифратора подключен к первому входу второго триггера соответствующего блока памяти, ко вторым входам всех вторых триггеров подключен третий выход блока управления коммутацией, второй выход блока управления коммутацией подключен к информационным входам девятых ключевых элементов всех блоков памяти, внутри каждого блока памяти используемый выход второго триггера подключен к управляющим входам восьмого и девятого ключевых элементов и ко второму входу элемента И, выходы восьмого и девятого ключевых элементов подключены к записывающим входам соответственно третьего и четвертого элементов памяти, к считывающим входам которых подключен выход элемента И, выходы третьих элементов памяти всех блоков памяти подключены к соответствующим входам пятого элемента ИЛИ, выходы четвертых элементов памяти всех блоков памяти подключены к соответствующим входам шестого элемента ИЛИ, выходы пятого и шестого элементов ИЛИ подключены соответственно к третьему и четвертому входам блока управления коммутацией.