RU94029856A - Матричный коммутатор - Google Patents
Матричный коммутаторInfo
- Publication number
- RU94029856A RU94029856A RU94029856/09A RU94029856A RU94029856A RU 94029856 A RU94029856 A RU 94029856A RU 94029856/09 A RU94029856/09 A RU 94029856/09A RU 94029856 A RU94029856 A RU 94029856A RU 94029856 A RU94029856 A RU 94029856A
- Authority
- RU
- Russia
- Prior art keywords
- output
- input
- control
- information
- inputs
- Prior art date
Links
- 239000011159 matrix material Substances 0.000 title claims 3
- 206010056871 Device failure Diseases 0.000 claims 1
Claims (1)
- Матричный коммутатор относится к области вычислительной техники и предназначен для построения коммутированных цепей вычислительных систем. Технический результат, достигаемый при использовании изобретения, заключается во введении режимов резервирования каналов, регистрации ошибок в каналах, исправлении одиночных ошибок при мажорировании. Матричный коммутатор содержит N мультиплексоров, N адресных регистров, N приемо-передатчиков, управляющий вход каждого i-го из которых соединен с выходом первого управляющего разряда i-го адресного регистра, выходы информационных разрядов которого подключены к адресным входам i-го мультиплексора, соединенного М информационными входами с М информационными входами устройства, i-й управляющий вход которого подключен к информационному входу i-го адресного регистра, а i-й информационный выход подключен к входу-выходу i-го приемо-передатчика отличающиеся тем, что в устройство введены N/4 блоков резервирования каналов, N/4 входовой элемент ИЛИ и второй и третий управляющий разряды в каждый адресный регистр, причем К-е входы первой и второй группы информационных входов j-го блока резервирования каналов соответственно соединены с выходом (4j - К)-го мультиплексора и выходом (4j - К)-го приемо-передатчика, К-е входы первой и второй группы управляющих входов j-го блока резервирования каналов соответственно подключены к выходам второго и третьего управляющих разрядов (4j - К)-го адресного регистра, соединенного входом третьего управляющего разряда с К-м выходом группы первых управляющих выходов, j-го блока резервирования каналов, подключенного К-м информационным выходом к информационному входу (4j - К) приемо-передатчика, а вторым управляющим выходом - к j-му входу N/4-входового элемента ИЛИ, соединенного выходом - к j-му входу N/4-входового элемента ИЛИ, соединенного выходом с выходом отказа устройства. 2 ил.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU94029856A RU2103729C1 (ru) | 1994-08-05 | 1994-08-05 | Матричный коммутатор |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU94029856A RU2103729C1 (ru) | 1994-08-05 | 1994-08-05 | Матричный коммутатор |
Publications (2)
Publication Number | Publication Date |
---|---|
RU94029856A true RU94029856A (ru) | 1996-02-27 |
RU2103729C1 RU2103729C1 (ru) | 1998-01-27 |
Family
ID=20159584
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU94029856A RU2103729C1 (ru) | 1994-08-05 | 1994-08-05 | Матричный коммутатор |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU2103729C1 (ru) |
-
1994
- 1994-08-05 RU RU94029856A patent/RU2103729C1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR910003486A (ko) | 비트 순서 전환 장치 | |
SU1573458A2 (ru) | Устройство дл адресации | |
RU94029856A (ru) | Матричный коммутатор | |
KR100225008B1 (ko) | 다중 공유 로직 어레이를 갖는 프로그래머블 로직 디바이스 | |
SU999039A1 (ru) | Преобразователь отраженного двоичного кода в позиционный двоичный код и обратно | |
SU741257A1 (ru) | Устройство дл обмена информацией | |
SU1633529A1 (ru) | Устройство дл мажоритарного выбора асинхронных сигналов | |
RU97101003A (ru) | Устройство статистического уплотнения с временным разделением каналов | |
SU1672463A1 (ru) | Адаптивна система обработки данных | |
SU1659998A1 (ru) | Устройство дл сортировки чисел | |
SU1277115A1 (ru) | Преобразователь двоичного кода в последовательность импульсов | |
SU1536372A2 (ru) | Устройство дл упор дочени п чисел | |
SU1119004A1 (ru) | Устройство дл вычислени логических выражений @ переменных | |
SU1124309A1 (ru) | Устройство дл распределени заданий процессорам | |
SU1667055A1 (ru) | Устройство дл умножени чисел по модулю | |
SU798847A1 (ru) | Адаптивное многоканальное резервиро-BAHHOE уСТРОйСТВО | |
RU93036661A (ru) | Многопроцессорная управляющая система | |
SU1575189A1 (ru) | Устройство дл адресации блоков пам ти | |
SU1264160A1 (ru) | Устройство дл вычислени систем логических функций | |
SU1112556A1 (ru) | Многоканальный коммутатор | |
SU1749895A1 (ru) | Устройство дл выделени экстремальных чисел | |
SU1091164A1 (ru) | Устройство дл последовательного выделени единиц из двоичного кода | |
SU1411777A1 (ru) | Устройство дл выполнени быстрого преобразовани Фурье | |
SU1427368A1 (ru) | Многоканальное устройство дл распределени заданий процессорам | |
SU1005055A1 (ru) | Многоканальное устройство приоритета |