RU70064U1 - Синхронный амплитудный детектор со встроенным устройством компенсации - Google Patents

Abstract

Синхронный амплитудный детектор со встроенным устройством компенсации рассчитан на работу со всеми типами модуляции. Помеха в устройстве может быть модулирована по амплитуде и/или частоте. Существенно компенсируются возникающие при детектировании сигнала, в присутствии помехи биения. 4 ил.

Description

Полезная модель относится к области радиотехники, в частности к радиоприемным устройствам, и предназначена для детектирования сигналов с симметричным спектром.

Известны радиоприемные устройства с компенсацией помех (заявка РФ №93033324, опубл. 20.02.1996; пат. РФ 2079971, опубл. 20.05.1997; пат РФ 2153768, опубл. 27.07.2000). Устройства направлены на увеличение эффективности компенсации помех. Однако они рассчитаны на использование сигналов с одним конкретным типом модуляции, например с гармоническим типом помех. Кроме того, конструкции устройств-аналогов довольно сложны.

Наиболее близким к предлагаемому в качестве полезной модели является балансный синхронный амплитудный детектор (Радиоприемные устройства / Под ред. Н.Н.Фомина. - М.: Радио и связь, 1996, с.326-328). Балансный синхронный амплитудный детектор имеет малую степень подавления помех, причем спектр этих помех перекрывается со спектром принимаемого сигнала. В результате детектирования в присутствии помехи на выходе устройства-прототипа возникают биения. Частота таких биений равна разности несущей частоты сигнала и частоты помехи.

Технический результат, на достижение которого направлена заявляемая полезная модель, состоит в компенсации биений, возникающих при детектировании сигнала в присутствии помехи, перекрывающейся со спектром принимаемого сигнала.

Для достижения указанного технического результата в синхронном амплитудном детекторе со встроенном устройством компенсации, содержащем балансный синхронный амплитудный детектор, введены разветвитель, имеющий один вход, который является входом всего

устройства, и три выхода, второй балансный синхронный амплитудный детектор, имеющий два входа и один выход, блок восстановления несущей сигнала, имеющий один вход и два выхода, узкополосный фазовращатель, имеющий один вход и один выход, диапазонный фазовращатель, имеющий один вход и один выход, сумматор, имеющий два входа и один выход, вычитатель, имеющий два входа и один выход, фазовый детектор, имеющий два входа и один выход, блок коммутации, имеющий три входа и один выход, причем выход блока коммутации является выходом всего устройства, разветвитель первым выходом соединен с первым входом первого балансного синхронного амплитудного детектора, вторым выходом соединен с входом блока восстановления несущей сигнала, третьим выходом соединен с первым входом второго балансного амплитудного детектора, оба балансных синхронных амплитудных детектора соединены между собой параллельно через блок восстановления несущей сигнала и узкополосный фазовращатель, при этом блок восстановления несущей сигнала первым выходом соединен со вторым входом первого балансного синхронного амплитудного детектора, вторым выходом соединен с входом узкополосного фазовращателя, а выход узкополосного фазовращателя соединен со вторым входом второго балансного амплитудного детектора, последний последовательно соединен с диапазонным фазовращателем, который своим выходом одновременно соединен со вторыми входами сумматора, вычитателя и фазового детектора, причем сумматор, вычитатель, фазовый детектор соединены между собой параллельно и каждый из них своим выходом подсоединен порознь к одному их трех входов блока коммутации, первый балансный синхронный амплитудный детектор своим выходом подсоединен одновременно к первым входам сумматора, вычитателя и фазового детектора, диапазонный фазовращатель включает блок формирования корректирующего напряжения, имеющий один вход и один выход, и последовательно соединенные фильтр нижних частот, имеющий один вход, являющийся входом диапазонного фазовращателя, и два выхода,

перемножитель, имеющий два входа и один выход, усилитель, имеющий один вход и один выход, причем фильтр нижних частот первым выходом подсоединен к первому входу перемножителя, а вторым выходом подсоединен к входу блока формирования корректирующего напряжения, последний своим выходом подсоединен к второму входу перемножителя, который в свою очередь своим выходом подсоединен к входу усилителя, выход которого является выходом диапазонного фазовращателя.

Благодаря подобному конструктивному выполнению синхронного амплитудного детектора со встроенным устройством компенсации уровень биений на выходе предлагаемого устройства значительно уменьшился.

Предлагаемый синхронный амплитудный детектор со встроенном устройством компенсации иллюстрируется чертежами, представленными на фиг.1-4.

На фиг.1 приведена структурная схема предлагаемого устройства, на фиг.2 - структурная схема диапазонного фазовращателя на +90°, на фиг.3 - график зависимости напряжения на выходе детектора-прототипа от времени, на фиг.4 - график зависимости напряжения на выходе заявляемого синхронного амплитудного детектора со встроенным устройством компенсации от времени.

Синхронный амплитудный детектор со встроенным устройством компенсации (фиг.1) содержит разветвитель 1, первый балансный синхронный амплитудный детектор 2, второй балансный синхронный амплитудный детектор 5, блок 3 восстановления несущей сигнала, узкополосный фазовращатель 4 на +90°, диапазонный фазовращатель 6 на +90°, сумматор 7, вычитатель 8, фазовый детектор 9, блок 10 коммутации. Диапазонный фазовращатель 6 содержит фильтр 11 нижних частот, блок 12 формирования корректирующего напряжения, перемножитель 13 и усилитель 14 (фиг.2).

Входом всего устройства является вход разветвителя 1. Первый выход разветвителя 1 соединен с первым входом первого балансного синхронного

амплитудного детектора 2, второй выход разветвителя 1 соединен с входом блока 3 восстановления несущей сигнала, третий выход разветвителя 1 соединен с первым входом второго балансного синхронного амплитудного детектора 5.

Балансный синхронный амплитудный детектор 2 своим выходом подсоединен к первому входу сумматора 7, первому входу вычитателя 8, первому входу фазового детектора 9, выходы сумматора 7, вычитателя 8 и фазового детектора 9 соединены соответственно с первым, вторым и третьим входами коммутатора 10, выход которого является выходом всего устройства; второй балансный синхронный амплитудный детектор 5 своим выходом присоединен ко входу диапазонного фазовращателя 6, при этом диапазонный фазовращатель 6 своим выходом присоединен ко вторым входам сумматора 7, вычитателя 8, фазового детектора 9; первый выход блока 3 восстановления несущей сигнала соединен со вторым входом первого балансного синхронного амплитудного детектора 2, второй выход блока 3 соединен через узкополосный фазовращатель 4 со вторым входом второго балансного синхронного амплитудного детектора 5.

Предлагаемое устройство работает следующим образом:

Аддитивная смесь сигнала и помехи, поступающая на вход устройства, а далее через разветвитель 1 на входы блока 3 восстановления несущей сигнала, первого 2 и второго 5 балансных синхронных амплитудных детекторов имеет вид:

где U_С(t)cosω_Сt - амплитудно-модулированный сигнал с несущей частотой ω_С и амплитудой U_С(t), содержащей сообщение; U_Пcosω_Пt - помеха с несущей частотой ω_П и амплитудой U_П. В блоке 3 происходит восстановление несущей сигнала. На второй вход первого балансного синхронного амплитудного детектора 2 подается сигнал вида U_ОПcosω_Сt, на второй вход второго балансного синхронного амплитудного детектора 5

подается сигнал вида U_ОПsinω_Сt. В результате детектирования и фильтрации на выходе первого балансного синхронного амплитудного детектора 2 получается напряжение вида:

где U_Д1 - сигнал с выхода первого детектора содержащий помеху, (ω_П-ω) - частота биений.

На выходе второго балансного синхронного амплитудного детектора 5 получается напряжение вида:

,

где U_Д2 - сигнал с выхода второго детектора 5, содержащий помеху, (ω_П-ω) - частота биений.

Для компенсации биений введен диапазонный фазовращатель 6 на +90°, на выходе которого напряжение будет иметь вид:

Частота помехи может быть выше или ниже несущей частоты принимаемого сигнала. В зависимости от этого, на выход устройства необходимо подать сумму или разность напряжений. Блок коммутации 10 с помощью фазового детектора 9 определяет минимальный сигнал с выходов сумматора 7 и вычитателя 8. На выходе блока коммутации 10 получается искомый сигнал U_С(t).

Диапазонный фазовращатель 6 может быть реализован следующим образом.

Структурная схема диапазонного фазовращателя 6 на +90° приведена на фиг.2, где обозначено:

11 - фильтр нижних частот;

12 - блок формирования корректирующего напряжения;

13 - перемножитель;

14 - усилитель.

Диапазонный фазовращатель 6 имеет следующие функциональные связи. Входом диапазонного фазовращателя 6 является вход фильтра нижних частот 11, первый выход которого соединен с первым входом перемножителя 13, выход которого соединен с входом усилителя 14. Второй выход фильтра нижних частот 11 соединен с входом блока 12 формирования корректирующего напряжения, выход которого соединен со вторым входом перемножителя 13. Выход усилителя 14 является выходом диапазонного фазовращателя 6.

Работает диапазонный фазовращатель 6 следующим образом.

На вход фильтра 11 нижних частот поступает сигнал, указанный в выражении (3).

На выходе фильтра 11 нижних частот сигнал будет иметь вид:

Коэффициент передачи этого сигнала будет уменьшаться обратно пропорционально частоте биений ω_П-ω. Для устранения влияния частоты биений введен блок 12 формирования корректирующего напряжения, который вырабатывает напряжение, пропорциональное ω_П-ω. В перемножителе 13 происходит корректировка сигнала. Усилитель 14 обеспечивает необходимый уровень напряжения на выходе диапазонного фазовращателя 6.

На фиг.3 и 4 приведены графики, изображающие зависимость напряжения на выходе соответственно детектора-прототипа и заявляемого в качестве полезной модели синхронного амплитудного детектора со встроенным устройством компенсации от времени. Графики получены методом имитационного моделирования в среде MatLab ver. 7.0.1.24704 (R14) SP1. На вход устройства подается амплитудно-модулированного сигнал в присутствии помехи, перекрывающейся со спектром сигнала, причем уровень помехи равен уровню несущей частоты сигнала. Из графика (фиг.3) следует, что уровень биений на выходе детектора - прототипа

намного выше, чем на выходе синхронного амплитудного детектора со встроенным устройством компенсации (фиг.4). Это свидетельствует о преимуществе заявляемого детектора при обработке сигналов в присутствии помех.

Преимущество предлагаемого устройства по отношению к прототипу заключается в том, что компенсируются биения, возникающие при детектировании сигнала в присутствии помехи, перекрывающейся со спектром сигнала.

Claims (1)

1. Синхронный амплитудный детектор со встроенным устройством компенсации, содержащий балансный синхронный амплитудный детектор, отличающийся тем, что введены разветвитель, имеющий один вход, который является входом всего устройства, и три выхода, второй балансный синхронный амплитудный детектор, имеющий два входа и один выход, блок восстановления несущей сигнала, имеющий один вход и два выхода, узкополосный фазовращатель, имеющий один вход и один выход, диапазонный фазовращатель, имеющий один вход и один выход, сумматор, имеющий два входа и один выход, вычитатель, имеющий два входа и один выход, фазовый детектор, имеющий два входа и один выход, блок коммутации, имеющий три входа и один выход, причем выход блока коммутации является выходом всего устройства, разветвитель первым выходом соединен с первым входом первого балансного синхронного амплитудного детектора, вторым выходом соединен с входом блока восстановления несущей сигнала, третьим выходом соединен с первым входом второго балансного амплитудного детектора, оба балансных синхронных амплитудных детектора соединены между собой параллельно через блок восстановления несущей сигнала и узкополосный фазовращатель, при этом блок восстановления несущей сигнала первым выходом соединен со вторым входом первого балансного синхронного амплитудного детектора, вторым выходом соединен с входом узкополосного фазовращателя, а выход узкополосного фазовращателя соединен со вторым входом второго балансного амплитудного детектора, последний соединен последовательно с диапазонным фазовращателем, который своим выходом одновременно соединен со вторыми входами сумматора, вычитателя и фазового детектора, причем сумматор, вычитатель, фазовый детектор соединены между собой параллельно и каждый из них своим выходом подсоединен порознь к одному их трех входов блока коммутации, первый балансный синхронный амплитудный детектор своим выходом подсоединен одновременно к первым входам сумматора, вычитателя и фазового детектора, диапазонный фазовращатель включает блок формирования корректирующего напряжения, имеющий один вход и один выход, и последовательно соединенные фильтр нижних частот, имеющий один вход, являющийся входом диапазонного фазловращателя, и два выхода, перемножитель, имеющий два входа и один выход, усилитель, имеющий один вход и один выход, причем фильтр нижних частот первым выходом подсоединен к первому входу перемножителя, а вторым выходом подсоединен к входу блока формирования корректирующего напряжения, последний своим выходом подсоединен к второму входу перемножителя, который своим выходом подсоединен к входу усилителя, выход которого является выходом диапазонного фазовращателя.