RU2821422C1 - Многоканальный мультидифференциальный операционный усилитель - Google Patents

Abstract

Изобретение относится к области электроники и измерительной техники, и может быть использовано в качестве устройства коммутации и усиления сигналов в многоканальных системах сбора сигналов датчиков. Техническим результатом изобретения является увеличение числа дифференциальных входов операционного усилителя с возможностью их коммутации для подключения и отключения входных сигналов. Многоканальный мультидифференциальный операционный усилитель дополнительно содержит параллельно первому симметричному дифференциальному каскаду на транзисторах VT1, VT2 N идентичных симметричных дифференциальных каскадов, каждый из которых состоит из биполярных транзисторов VT1I, VT2I, где I - номер каскада от 1 до N, в объединенную эмиттерную цепь которых включен источник тока на биполярном транзисторе VT3I, с подключенным к эмиттеру резистором R3I. База транзистора VT3I подключена к делителю напряжения между резистором R7I, противоположный вывод которого заземлен, и термокомпенсирующим биполярным транзистором VT6I, включенным по схеме диода, в эмиттерной цепи которого расположен резистор R8I. Коллекторы транзисторов VT1I всех N дифференциальных каскадов соединены друг с другом и подключены к коллектору транзистора VT1. Коллекторы транзисторов VT2I всех N дифференциальных каскадов соединены друг с другом и подключены к коллектору транзистора VT2. Противоположные выводы резисторов R3I и R8I объединены и подключены к идентичным выводам всех симметричных дифференциальных каскадов. К каждому входу всех N симметричных дифференциальных каскадов, образованных базами транзисторов VT1I и VT2I, а также к входам симметричного дифференциального каскада, образованным базами транзисторов VT1 и VT2, подключены идентичные коммутаторы аналоговых сигналов DD. Каждый из них состоит из ключа S1, для подключения входного сигнала к выходу коммутатора, и ключа S2, для заземления выхода коммутатора, управляемых с помощью сигнала EI. 4 ил.

Description

Изобретение относится к области электроники и измерительной техники, и может быть использовано в качестве устройства коммутации и усиления сигналов в многоканальных системах сбора сигналов датчиков.

Наиболее близкой по технической сущности является классическая схема интегрального операционного усилителя 140УД1, представленная на фиг. 1 [Нестеренко Б.К. Интегральные операционные усилители: Справочное пособие по применению. - М.: Энергоиздат, 1982. - 128 с., рис. 3, стр. 15].

Операционный усилитель-прототип (фиг. 1) содержит первый симметричный дифференциальный каскад на биполярных транзисторах VT1, VT2 в эмиттерную цепь которого включен источник тока на биполярном транзисторе VT3. Ток источника тока определяется резистором R3, включенным в эмиттерную цепь транзистора VT3. База транзистора VT3 подключена к делителю напряжения между резистором R7 и термокомпенсирующим биполярным транзистором VT6, включенным по схеме диода, в эмиттерной цепи которого расположен резистор R8. К коллекторам транзисторов VT1, VT2 подключены резисторы R1 и R2, соответственно, противоположные выводы которых объединены и подключены к резистору R4. Коллекторные выводы транзисторов VT1, VT2 подключены к базам биполярных транзисторов VT5 и VT4, образующих второй несимметричный дифференциальный каскад, в эмиттерную цепь которого включен резистор R6. В коллекторной цепи транзистора VT4 отсутствует нагрузка, тогда как в коллекторную цепь транзистора VT5 включен резистор R5. Выводы резисторов R6 и R7 объединены и заземлены. Коллектор транзистора VT5 подключен к базе биполярного транзистора VT8 в эмиттерную цепь которого включен резистор R9. База транзистора VT8 с резистором R9 шунтируются диодом VD1. К точке шунтирования резистора R9 подведены коллектор биполярного транзистора VT7 и база биполярного транзистора VT9 в эмиттерные цепи которых включены резисторы R12 и R10. База транзистора VT7 объединена с базой транзистора VT3 и делителем напряжения между резистором R7 и термокомпенсирующим транзистором VT6. Противоположные выводы резисторов R12 и R10 объединены и подключены к резистору R11. Коллекторы транзисторов VT4, VT8, VT9, а также выводы резисторов R4, R5 объединены и подключены к положительному напряжению питания +Uп. Выводы резисторов R3, R8 и R11 объединены и подключены к отрицательному напряжению питания -Uп.

Недостатком представленного операционного усилителя является не возможность обеспечения дифференциального преобразования нескольких входных сигналов, что требует наличие аналогового мультиплексора для переключения каналов.

Задачей изобретения является расширение функциональных возможностей устройства путем увеличения числа каналов дифференциального преобразования входных сигналов, т.е. создание многоканального мультидифференциального операционного усилителя.

Технический результат заключается в увеличения числа дифференциальных входов операционного усилителя с возможностью их коммутации для подключения и отключения входных сигналов.

Технический результат достигается тем, что в многоканальном мультидифференциальном операционном усилителе, содержащем первый симметричный дифференциальный каскад на биполярных транзисторах VT1, VT2 в эмиттерную цепь которого включен источник тока на биполярном транзисторе VT3, с подключенным к эмиттеру резистором R3, база транзистора VT3 подключена к делителю напряжения между резистором R7 и термокомпенсирующим биполярным транзистором VT6, включенным по схеме диода, в эмиттерной цепи которого расположен резистор R8, к коллекторам транзисторов VT1, VT2 подключены резисторы R1 и R2, соответственно, противоположные выводы которых объединены и подключены к резистору R4, второй несимметричный дифференциальный каскад на биполярных транзисторах VT5 и VT4 в эмиттерную цепь которого включен резистор R6, к базам транзисторов подключены коллекторные выводы транзисторов VT1, VT2, в коллекторной цепи транзистора VT4 отсутствует нагрузка, тогда как в коллекторную цепь транзистора VT5 включен резистор R5, выводы резисторов R6 и R7 объединены и заземлены, выходной каскад, состоящий из биполярного транзистора VT8, в эмиттерную цепь которого включен резистор R9, к базе транзистора VT8 подключен коллектор транзистора VT5, база транзистора VT8 с резистором R9 шунтируются диодом VD1, к точке шунтирования резистора R9 подведены коллектор биполярного транзистора VT7 и база биполярного транзистора VT9 в эмиттерные цепи которых включены резисторы R12 и R10, база транзистора VT7 объединена с базой транзистора VT3 и делителем напряжения между резистором R7 и термокомпенсирующим транзистором VT6, противоположные выводы резисторов R12 и R10 объединены и подключены к резистору R11, коллекторы транзисторов VT4, VT8, VT9, а также выводы резисторов R4, R5 объединены и подключены к положительному напряжению питания +Uп, выводы резисторов R3, R8 и R11 объединены и подключены к отрицательному напряжению питания -Uп, предусмотрены новые элементы и связи - параллельно первому симметричному дифференциальному каскаду на транзисторах VT1, VT2 подключаются N идентичных симметричных дифференциальных каскадов, каждый из которых состоит из биполярных транзисторов VT1I, VT2I (I - номер каскада от 1 до N), в объединенную эмиттерную цепь которых включен источник тока на биполярном транзисторе VT3I, с подключенным к эмиттеру резистором R3I, база транзистора VT3I подключена к делителю напряжения между резистором R7I, противоположный вывод которого заземлен, и термокомпенсирующим биполярным транзистором VT6I, включенным по схеме диода, в эмиттерной цепи которого расположен резистор R8I, коллекторы транзисторов VT1I всех N дифференциальных каскадов соединены друг с другом и подключены к коллектору транзистора VT1, аналогично, коллекторы транзисторов VT2I всех N дифференциальных каскадов соединены друг с другом и подключены к коллектору транзистора VT2, противоположные выводы резисторов R3I и R8I объединены и подключены к идентичным выводам всех симметричных дифференциальных каскадов, к каждому входу всех N симметричных дифференциальных каскадов, образованных базами транзисторов VT1I и VT2I, а также к входам симметричного дифференциального каскада, образованным базами транзисторов VT1 и VT2, подключены идентичные коммутаторы аналоговых сигналов DD, каждый из которых состоит из ключа S1, для подключения входного сигнала к выходу коммутатора и ключа S2, для заземления выхода коммутатора, управляемые с помощью сигнала EI.

Схема многоканального мультидифференциального операционного усилителя представлена на фиг. 2.

Схема коммутатора аналоговых сигналов DD представлена на фиг. 3. Коммутатор имеет вход и выход сигнала, а также вход разрешения прохождения сигнала EI. Он имеет два управляемых ключа S1 и S2. Когда значение управляющего сигнала EI=1, ключ S1 замыкается, а ключ S2 размыкается и сигнал со входа подключается к выходу. Если EI=0, то ключ S1 размыкается, а ключ S2 замыкается и входной сигнал отключается, а выход заземляется.

Структурная схема многоканального мультидифференциального операционного усилителя c N входными дифференциальными каскадами представлена на фиг. 4.

Многоканальный мультидифференциальный операционный усилитель работает следующим образом. На основании исследований, проведенных в работах [Крутчинский С.Г., Титов А.Е. Оптимизация структур инструментальных усилителей с мультидифференциальными операционными усилителями // Проблемы разработки перспективных микро- и наноэлектронных систем (МЭС). - 2014. - № 3. - С. 9-14.; Федоров, С. В. Структурный синтез схем инструментальных усилителей на основе мультидифференциальных операционных усилителей / С. В. Федоров // Информационные технологии в проектировании и производстве. - 2022. - № 2(186). - С. 29-35. - DOI 10.52190/2073-2597_2022_2_29. - EDN CSHKVM], можно записать уравнение выходного напряжения мультидифференциального операционного усилителя

,

где

- напряжение на неинвертирующем и инвертирующем входе первого дифференциального каскада;

- напряжение на неинвертирующем и инвертирующем входе второго дифференциального каскада;

- напряжение на неинвертирующем и инвертирующем входе третьего дифференциального каскада;

- напряжение на неинвертирующем и инвертирующем входе N-2 дифференциального каскада;

- напряжение на неинвертирующем и инвертирующем входе N-1 дифференциального каскада;

- напряжение на неинвертирующем и инвертирующем входе N дифференциального каскада;

- коэффициенты усиления дифференциальных сигналов для каскадов 1, 2, …, N;

- синфазное входное напряжение первого дифференциального каскада;

- синфазное входное напряжение второго дифференциального каскада;

K _СФ1 - коэффициент усиления синфазного сигнала для первого каскада;

K _СФ2 - коэффициент усиления синфазного сигнала для второго каскада;

- напряжение сдвига.

При наличии управляемых ключей на входах мультидифференциального операционного усилителя получаем многоканальный мультидифференциальный операционный усилитель с выходным напряжением при K _Д1=K _Д2=K _Д3=…=K _{Д N} →K _Д и отсутствием синфазных сигналов, а также напряжения сдвига

где EI ₁, …, EI _N - параметр разрешения прохождения сигнала.

При подаче управляющего сигнала EI равного 1 на аналоговые коммутаторы инвертирующего и неинвертирующего входа какого-либо дифференциального каскада, ключи S2 данных коммутаторов размыкаются, а ключи S1 замыкаются. Тем самым сигнал с датчика поступает на вход мультидифференциального операционного усилителя. При подаче на управляющий вход EI сигнала равного 0, ключи S1 размыкаются, а S2 замыкаются. Тем самым вход мультидифференциального усилителя отключается от сигнала с датчика и инвертирующий и неинвертирующий входы дифференциального каскада заземляются. В результате, подавая управляющие воздействия EI на аналоговые коммутаторы можно подключать и отключать сигналы с датчиков для их дальнейшего усиления с помощью мультидифференциального операционного усилителя.

Таким образом, достигается заявленный технический результат, заключающийся в увеличения числа дифференциальных входов операционного усилителя с возможностью их коммутации для подключения и отключения входных сигналов.

Claims (1)

1. Многоканальный мультидифференциальный операционный усилитель, содержащий первый симметричный дифференциальный каскад на биполярных транзисторах VT1, VT2, в эмиттерную цепь которого включен источник тока на биполярном транзисторе VT3, с подключенным к эмиттеру резистором R3, база транзистора VT3 подключена к делителю напряжения между резистором R7 и термокомпенсирующим биполярным транзистором VT6, включенным по схеме диода, в эмиттерной цепи которого расположен резистор R8, к коллекторам транзисторов VT1, VT2 подключены резисторы R1 и R2 соответственно, противоположные выводы которых объединены и подключены к резистору R4, второй несимметричный дифференциальный каскад на биполярных транзисторах VT5 и VT4, в эмиттерную цепь которого включен резистор R6, к базам транзисторов подключены коллекторные выводы транзисторов VT1, VT2, в коллекторной цепи транзистора VT4 отсутствует нагрузка, тогда как в коллекторную цепь транзистора VT5 включен резистор R5, выводы резисторов R6 и R7 объединены и заземлены, выходной каскад, состоящий из биполярного транзистора VT8, в эмиттерную цепь которого включен резистор R9, к базе транзистора VT8 подключен коллектор транзистора VT5, база транзистора VT8 с резистором R9 шунтируются диодом VD1, к точке шунтирования резистора R9 подведены коллектор биполярного транзистора VT7 и база биполярного транзистора VT9, в эмиттерные цепи которых включены резисторы R12 и R10, база транзистора VT7 объединена с базой транзистора VT3 и делителем напряжения между резистором R7 и термокомпенсирующим транзистором VT6, противоположные выводы резисторов R12 и R10 объединены и подключены к резистору R11, коллекторы транзисторов VT4, VT8, VT9, а также выводы резисторов R4, R5 объединены и подключены к положительному напряжению питания +Uп, выводы резисторов R3, R8 и R11 объединены и подключены к отрицательному напряжению питания -Uп, отличающийся тем, что с целью расширения функциональных возможностей устройства для усиления сигналов в многоканальных системах сбора сигналов датчиков в него введены параллельно первому симметричному дифференциальному каскаду на транзисторах VT1, VT2 – N идентичных симметричных дифференциальных каскадов, каждый из которых состоит из пары биполярных транзисторов VT1I, VT2I (I – номер каскада от 1 до N), в объединенную эмиттерную цепь которых включен источник тока на биполярном транзисторе VT3I, с подключенным к эмиттеру резистором R3I, база транзистора VT3I подключена к делителю напряжения между резистором R7I, противоположный вывод которого заземлен, и термокомпенсирующим биполярным транзистором VT6I, включенным по схеме диода, в эмиттерной цепи которого расположен резистор R8I, коллекторы транзисторов VT1I всех N дифференциальных каскадов соединены друг с другом и подключены к коллектору транзистора VT1, аналогично коллекторы транзисторов VT2I всех N дифференциальных каскадов соединены друг с другом и подключены к коллектору транзистора VT2, противоположные выводы резисторов R3I и R8I объединены и подключены к идентичным выводам всех симметричных дифференциальных каскадов, к каждому входу всех N симметричных дифференциальных каскадов, образованных базами транзисторов VT1I и VT2I, а также к входам симметричного дифференциального каскада, образованным базами транзисторов VT1 и VT2, подключены идентичные коммутаторы аналоговых сигналов DD, каждый из которых состоит из ключа S1, для подключения входного сигнала к выходу коммутатора, и ключа S2, для заземления выхода коммутатора, управляемых с помощью сигнала EI.