JPS63146299A - 高サンプリング周波数で動作するサンプルホールド回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の背景〕 １１へ１１ 本発明は、信号処理シーケンスでの情報処理用に設計さ
れた高速−４回路に係わる。特に本発明は、好ましくは
シリコン、あるいは例えばＧａＡｓのような■−■族の
高速動作材料上に′！Ａ積回路の形態に構成されたサン
プルボールド回路に係わる。

上記のようなサンプルホールド回路には、比較的低い周
波数（数メガヘルツ）から約Ｉ　Ｇ　ＩＩ　ｚまでの周
波数で動作するものが含まれる。このサンプルホールド
回路は高周波数用に開発及び改良されているが、その設
計は該回路を低周波数で用いることを妨げない、このサ
ンプルホール６回路は、ダイオードブリッジ型である。

友丘上」ピ日［ル サンプルホールド回路は、第１図に示したような信号処
理シーケンスで用いられる。センサ１によって付与され
るアナログ信号をデジタル信号に変換し得る方法は二つ
有る。第一の方法では、アナログ信号をＡ−Ｄ変換器（
ＡＤＣ）２で変換し、ＡＤＣ２から出力するデジタル信
号を周期的に記録する。フリップフロップ３の出力がデ
ジタル信号を、必要な精度に応じたビット数で４にもた
らす。

第二の方法では、センサ１とＡＤＣ２との間にザンプル
７１；−ルド回路５を配置する。サンプルホールド回路
５はコンデンサを伴ったスイッチと結合され得、その際
スイッチが開くと該スイッチの出力端子の電圧は、理想
的にはスイッチの開閉を制御するクロック周波数にのみ
従属する期間だけコンデンサに記憶されるが、実際には
上記期間はコンデンサの蓄積容量の値と、用いられる技
術に関連する制約（電流溜れ）とに従属する。センサ１
から出力されたアナログ信号の電圧がサンプルホールド
回路５によってサンプリングされ、Ａ−Ｄ変換２′：Ｉ
２によってデジタル化される。

サンプルホールド回路は、その単純さがモノリシック集
積に有利であるので有用である。しかし、現在用いられ
るモデルの速度及び精度は、最も潰れたフラッシュ型Ａ
ＤＣの速度及び精度に劣る。

限界は主として、ホールド時点のクロック信号と“°ボ
ールド′°モードでの入力信号とによってもたらされる
ストレイ信号から生じる。この現象を低減するべく大き
い蓄積容量を選択すると、サンプリング周波数の低下、
即ち通過帯域幅の縮小を招く、このように、速度の達成
と精度の達成との間には拮抗が存在する。

上記欠点には、二つの原因が有る。第一に、後段で更に
検討するように、先行技術のサンプルホールド回路は２
個のスイッチによって制御される。

異なる電位掃引が起こる２個のクロックスイッチを同期
化することは困難である。実際のところそのような同期
化には、完全には同期化されていない二つの別個の制御
が必要である。第二に、ホールドモードの間におけるダ
イオードブリッジ端子での電位掃引の相違は、入力信号
の値に応じたブリッジへの電圧入力をで起する。

九」１１Ｌ乙 上述の欠点を除去するために、本発明は二つの新規な原
則に依拠する。

一ブリッジ出力電圧のホールドにただ１′ｍのクロック
信号しか用いない。

一ホールド期間中ブリッジの端子での電圧！１″？ｉ引
と出力電圧との間にサーボ結合を確立する。

本発明は特に、入力アナログ信号が付与される入力点と
、蓄積コンデンサに記憶された出力信号が採取される出
力点と、２個のスイッチによって制御される２個の電流
源の電流が付与される２個の中間点とを有するダイオー
ドブリッジを含む高サンプリング周波数で動作するサン
プルボールド回路に係わり、この回路は 一ボールドモードにおいて２個の中間点の電圧を出力電
圧に関し一定の値でサーボ制御する、即ち゛上方の”中
間点の電圧をＶｓ−Ｋに、゛下方の”中間点の電圧をＶ
ｓ＋Ｋにサーボ制御する手段を含み、 一２個の電流源を制御するスイッチはただ１種のクロッ
ク信号によって能動化される サンプルホールド回路である。

本発明を、添付図面を参照しつつ具体例によって以下に
詳ｊ工する。

〔具体例の説明〕

アナログ信号のサンプリング並びに先行技術のサンプル
ボールド回路について予め説明することによって、問題
点と、該問題点の解決のために本発明が用いる手段とが
より良く理解されよう。

第２図は、アナログ信号の電圧■。の時間ｔに関する変
化を曲線６によって表し、曲！２６はＯを平均値として
、最大値（ｍａｘ）と最小値（ｍＬｎ）との間で推移す
る。サンプルボールド回路は、コンデンサ８を伴ったス
イッチ７と結合され得る。

このようなサンプルホールド回路の動作を曲ｆｆ１６上
で示す、サンプリングされるべき信号はサンプルボール
ド回路を通過する。スイッチ７が閉じている間は、サン
プルホールド回路は信号が矢印９のように変化するのを
妨げない、所与の時点、即ち例えば時点１０においてス
イッチ７が開くと該スイッチ７の出力電圧がコンデンサ
８に蓄積され、即ちサンプリングされて時点１１までの
期間一定に保持される０時点１１においてスイッチ７は
再び閉じ、サンプルボールド回路を信号６が再び通過し
、サンプルホールド回路は信号６の変化を時点１２まで
妨げず、この時点１２において再度サンプリングが行な
われる。サンプルボールド回路の動作は、このようにし
てｍｈｌされる。サンプリング周波数は信号の最高周波
数の２倍を上回るべきであることが指摘される。

実際のところ、先行技術のサンプルボールド回路は第３
図の電気的説明図に従って構成される。

ダイオード１３〜１６から成るブリッジによって゛スイ
ッチ°′が邦１成され、このスイッチの後段にコンデン
サ１７が接続されている。入力信号■ヨがダイオードブ
リッジの第一の点１８に付与され、出力信号Ｖｓはブリ
ッジの第二の点１９で採取され、点１９と点１８とは対
角線上で対向し合っている。ダイオードブリッジの第三
及び第四の点２０及び２１に、２個の電流源がそれぞれ
接続されている。電流源２２はブリッジを通過して流れ
る電流■をもたちし、かつスイッチ２３によって遮断さ
れ得る。電流源２４はブリッジから電流Ｉを引き出し、
かつスイッチ２５によって遮断され得る。

スイッチ２３及び２５が開き、かつ電流源２２及び２４
が点２０から点２１へと電流を流れさせる（当然ながら
、ダイオード１３〜１６はそのなめに適正に設置されて
いる））ｌ、電流工は第一のチャネル（ダイオード１３
及び１５）と第二のチャネル（ダイオード１４及び１６
）とに分割され、電位が平衡して点１８の電圧と点１９
の電圧とは同じとなり、ブリッジの出力は入力をコピー
し、Ｖ　−＝Ｖ　ｗとなる。ブリッジは入力電圧Ｖｒ、
の変化を妨げない。

スイッチ２３及び２５が閉じると、電流工はもはや点２
０から点２１へとブリッジを通過して流れない。

入力信号Ｖｓはもはやブリッジを横断し得す、なぜなら
その極性がいずれであっても、常に２個の逆方向に分極
されたダイオード１３及び１６あるいは１４及び１５が
存在するからである。ダイオードブリッジは開いたスイ
ッチに等価であり、出力電圧■８はコンデンサ１７に蓄
積されて、ＡＤＣにより測定もしくはデジタル化される
。

実際は出力電圧■８は、先に述べた理由により入力電圧
■８を正確にはコピーしな゛い。

ブリッジが遮断状態になると何よりもまず、逆向きと考
えられる各ダイオードがコンデンサのように機能しく第
３図に点線で示す）、ダイオードブリッジはコンデンサ
に等価となる。アナログ信号である入力信号Ｖｔの変化
はこのコンデンサ等漬物を介して伝達されてｖ８の値を
変更し、なぜなら上記コンデンサ等価物とコンデンサ１
７とが容量性デバイダを構成するからである。このよう
に、ボールドモードにおいて入力信号Ｖ１は、コンデン
サ１７に蓄猜された出力信号Ｖｓを撹乱する。

その後、２個の電流源２２及び２４の一方がブリッジに
電流を流し、他方が該電流をブリッジから引き出すこと
が必要となる。１個の電流源しか、即ち例えば電流源２
２シか存在しない場合、電流源２２は入力信号ＶＥを出
力するセンサの方へ矢印２６で示した経路において電流
を送り、かつ矢印２７で示した経路においてコンデンサ
１フの方へ電流を送って■８を変更し得る。従って、電
流源２２によって送り込まれる電流を抽出しなければな
らない、２個の電流源２２及び２４が存在する場合は２
個のスイッチ２３及び２５が用いられ、２個のスイッチ
がほぼ同時に動作し得ないことは知られている。

即ち、第２図に関して述べると、スイッチの閉じる時点
が不確定であるということは、例えば信号Ｖ５が時点１
０でサンプリングされる呑わりに、第一のスイッチが時
点２８で閉じ、第二のスイッチが時点２９で閉じること
を意味する。このような不確定さの存在する期間中はダ
イオードブリッジは開きも閏じもぜず、２個のスイッチ
のクロックを同期化することが困難である結果、信号■
８及び■８を捜乱するストレイ信号が発生され、このス
トレイ信号はブリッジの入力点１８と出力点１９との間
における該ブリッジの対称性に合致しない。

最後に、第３図のサンプルホールド回路においてＶＩＩ
の値は、信号Ｖ８の最大値及び最小値に関してサンプリ
ング時点に従い変化する。

次に、第４図を参照して信号ｖ、、を検討する。

信号ｖ５は期間１．において、平均値Ｏを巡り正のＪａ
大価値Ｉｎａ　Ｘと負の最小値ＩＩＩ　ｉ　ｎとの間で
変化する。

信号ｖＥの値が０の時にブリッジが遮断状態となると、
ブリッジの点２０は電圧−Ｖ　ｓｓに、また点２１は電
圧Ｖ　Ｄ　Ｄになり、電圧掃引は平衡する。第４図に線
３０で示したように、ブリッジが遮断状態になる時Ｖｇ
ｓ＝Ｖｏｏであれば点２０及び２１の電位が撹乱を石起
することはない。

Ｖｏが最小値を取るか、あるいは最小値に近い時にブリ
ッジが３！！断状悪となると、ＶＤＤの点２１とＶ　Ｉ
ｆｆの点２０と間に、記憶される電圧に関して不平衡が
生じる。ブリッジが遮断状態の時、点２０及び２１の電
位はダイオードコンデンサを介して点１９の電位を変更
し、この変更は線３１において知見される。

■アが最大値を取るか、あるいは最大値に・近い時にブ
リッジが遮断状態となる場合には、上記と同様の理由に
よって、やはり線３２が■８測定の撹乱に対応ずごこと
が明らかである。

従って、点２０及び２１の電位は、ブリッジが遮断状態
の時に出力電位Ｖｓに閃して対称である電圧に固定され
なければならない。

本発明によるサンプルホールド回路は上述のような欠点
を、 一電圧掻引をサーボ制御するべく、ダイオードブリッジ
の２個の“中間点″°２０及び２１の電圧を出力点１９
の電圧とサーボ結合すること、及び−ブリッジ出力電圧
をボールドするのに、電流源の２個のスイッチをただＩ
Ｆｆｉのクロック信号で制御すること によって除去する。

第５図に、本発明によるサンプルホールド回路を示す、
第３図のサンプルボールド回路との比較をより容易にす
るために、同じ要素には同じ参照符号を付す。

本発明のサンプルホールド回路はダイオード１３〜１６
から成るブリッジを含み、このブリッジは処理されるべ
き信号Ｖ６が付与される入力点１８と、コンデンサ１フ
に￥！積された出力信号Ｖｓが採取される出力点１９と
、２個の“中間点″２０及び２１とを有する。第一の電
流源２２が、ダイオード１３と１４とに共通の゛上方の
”中間点２０に接続されており、この電流源２２は電圧
源■ＩＩＩｏによって給電されて電流Ｉを発生ずる。第
二の電流源２４はダイオード１５と１６とに共通の゛下
方の”中間点２１に接続されてｊ３す、この電流源２４
も電圧源Ｖ０゜によって給電されて、電流源２２の電流
に等しい電流■を発生する。

電流源２２及び２４のスイッチは、単一の差動対として
設置された２個のトランジスタ３３及び３４によって＋
１カ成されている。第一のトランジスタ３３は“上方の
″“共通接続点２０と、−■８８と接、枕され、かつ２
工に等しい電流を“引き出す”電流源３５との間に接続
されている。直流基準電圧Ｖ　Ｒ＠　ｔがトランジスタ
３３の制御電極に、即ちトランジスタ３３が電界効果ト
ランジスタであればゲート、バイポーラトランジスタで
あればベースに印加される。第二のトランジスタ３４は
゛下方の”共通接続点２１と電流源３５との間に、トラ
ンジスタ３３と対称に接続されている。矩形波クロック
電圧Ｈが、トランジスタ３４の制御電極に印加される。

クロック電圧■（は基準電圧■８．．より時によって大
きいかまたは小さく、その結果）・ランジスタ３４の導
電性はトランジスタ３３のものより時によって大゛きく
、または小さい。

ダイオードブリッジには、その゛″中間点′°２０及び
２１間において該ブリッジを横切る対角線上に配置され
た偶数複数個のダイオードが、ブリッジのダイオード１
３〜１６が逆方向に分極されると順方向に分極されるよ
うにして接続されている。必要な特性に応じて２個のダ
イオード３６及び３７か、４個のダイオード３８＋３８
及び３７＋３９かあるいはより多数のダイオードが対角
線上に設置されるが、その際設置は常に対称点４１に閃
して対称に（即ち対にして）行なわれる。

最後に、電圧ホロワ４０がダイオードブリッジの出力点
１９において出力電圧Ｖｓを測定し、かつ該電圧■３を
対称点４１でコピーする。こうして、ホ−ルドモードに
おいて２個の中間点、即ち“上方の°゛中間点２０並び
に“″下方の”中間点２１の電位が点１９の出力電圧Ｖ
ｓ−とサーボ結合される。“上方の”中間点２０の電圧
はＶｇ−Ｋに等しく、また°゛下方°゛中間点２１の電
圧はＶ　ｓ　十Ｋに等しく、その際Ｋ　＝　１１　ｙＤ
で、該式中ｎは４１及び２０間あるいは２１及び４１間
に直列に接続されたダイオードの個数であり、Ｖｏはダ
イオード３６〜３９の電圧降下である。

このサンプルホールド回路は次のように動作する。

ホロワモードにおいて、トランジスタ３４の制御電極の
クロック電圧Ｈはトランジスタ３３の制御電極の直流基
準電圧Ｖ　＊　＠　ｔより大きく、トランジスタ３４は
トランジスタ３３より高い導電性を有する。

′：Ｓ、流源２２からの電流Ｉはダイオード１３〜１６
のブリッジを通過して流れ、記号“Δ”で示した回路分
岐部において電流源２４からの電流Ｉに加えられる。

電流２■はトランジスタ３４を通過して流れて、電流源
３５によって抽出される。ブリッジを通過する電流Ｉに
よって、ブリッジの入力点１８の電位と出力点１９の電
位とが等しくなる、即ちＶ　ｓ　＝Ｖ−どなることが保
証される。この間、ブリッジを横切る対角線上に設置さ
れたダイオード３６〜３９は逆方向に分極される。

クロック電圧Ｉ（が直流電圧■Ｒ□より小さくなり、ト
ランジスタ３４がオフ状態になると、ブリッジは“ボー
ルドモードとなる。スイッチ３３及び３４が開く時点に
関する不確定性はもはや無く、なぜならただ１′８．の
クロック信号Ｈしか用いられていないからである。″ボ
ールドモードでは電流源２４が、ブリッジを横切る対角
線上に設置された幾つかのダイオード対３６〜３９を流
れる電流Ｉを発生ずる。この電流■は記号゛Ｂ”で示し
た回路分岐部において、１ｕ流源２２からの電流Ｉに加
えられる。電流２Ｉは１−ランジスタ３３を通過して流
れて、電流源３５によって抽出される。

電圧ホロワ４０が、コンデンサ１７に蓄積され、かつ出
力点１９でピックアップされた出力電圧ＶＢを対称点４
１でコピーする。ブリッジを横切る対角線上に設置され
たダイオード３６〜３９は互いに同等で、かつ同一の電
圧降下■。を有するので、“ボールドモードにおいて“
上方の”中間点２０の電°圧は、電圧降下■。にブリッ
ジ対角線の１７２の上に位置するダイオード（３〕、３
９）の個数を掛けたものを出力電圧Ｖｓから引いた値に
等しい、同様に、“ホールドモードにおいて“下方の”
中間点２１の電圧は、電圧降下ｖ０にブリッジの対角線
の１７２の上に位置するダイオード（３６，３８）の個
数を掛けたものを出力電圧■８に足した値に等しい、即
ち点２０及び２１の電圧は、対称点４１においてコピー
された出力電圧■８と一定の値でサーボ結合される。（
本発明の範囲を限定しない）第５図の例では、対角線の
１７２それぞれの上に２個のダイオードが設置されてい
るので、 Ｖ２゜＝Ｖ　４１−２　Ｖ　ｏ　＝　Ｖ　ｓ　−２ＶＤ
Ｖ　２１　＝　Ｖ　４１　＋　２　Ｖ　ｏ　＝　Ｖ　ｓ
　＋２　Ｖ　。

である。

“上方の”及び゛下方の”中間点のサーボ結合は、クロ
ック電圧をブリッジに導入することをほぼ完全に排除す
る。

このサンプルボールド回路のダイナミックレンジは直列
に接続されたダイオードの、入力信号に閃する導電限界
によって決定される。即ち、出力電圧■８が印加される
対称点４１−と入力電圧Ｖｓが印加される入力点１８と
の間に、対角線の１７２上のダイオード３フ及び３９並
びにブリッジのダイオード１３が導電する向きで設置さ
れている。ダイオードがなる０通７：１、ブリッジを横
切る対角線上に２ｎ個のダイオードが設置されている場
合、ダイナミ、。

ジはその各アームに′１個のダイオードしか含まないも
のとする。ブリッジが各アームに、例えば直列に接続さ
れた２個の（１３，１４，１５あるいは１６のような）
ダイオードを含む場合は、ダイナミックレ上記ダイナミ
ックレンジは、ブリッジを横切る対角線上に設置される
ダイオードの個数（偶数）を変えることによって増大す
ることができる。また、上記ダイオードは通常、分極さ
れた電圧源に置き換え得る。

先にサンプルボールド回路の欠点について述べた際、ブ
リッジの゛上方の”、及び“下方の”中間点での電圧掃
引の、コンデンサに蓄積された出力電圧に関しての対称
性はクロック電圧の拒絶を助長することを示した０本発
明による回路は、中間点２０及び２１の電圧が対称点４
１の電圧、即ち点１９の出力電圧に関して完全に対称で
あることを保証するので、クロック電圧のきわめて良好
な拒絶を実現する。

入力信号をきわめて良好に拒絶することも、対称点４１
と出力点１９とを関連付ける（後段に詳述する）電圧ホ
ロワによって表される低インピーダンスによって実現さ
れる。″ホールドモードにおいてブリッジの、逆方向に
分極されたダイオードコンデンサを通過して流れる電流
はホロワ４０での凹い電圧掃引にのみ反映され、この電
圧掃引は蓄積コンデンサ１７と共に容量性デバイダを構
成するブリッジの“上方の”及び“下方の”中間点に影
響する。

電流源２２及び２４を制御するスイッチ３３及び３４は
、用いられる周波数に応じてシリコンあるいはヒｆヒガ
リウムで形成された電界効果トランジスタあるいはバイ
ポーラトランジスタであり得るｌ・ランジスタの差動対
から成る０回路の対称性を維持するために、上記２個の
トランジスタが同一特性を有するべきである点が重要で
ある。２個のトランジスタを比較器からの付加的な電圧
で制御することが可能であるが、その場合信号の矩形波
が完全に重なり合わない危険が生じ、このことは先行技
術の難点に立ち戻ることを怠味する。従って、ただ１種
の矩形波クロック信号で一方のトランジスタ３４のみを
制（ヰすることが好ましく、その際上記クロック信号は
他方のトランジスタ３３に印加される直流電圧■８□よ
り時によって大きいかまたは小さく、こうして、スイッ
チの開く時点の不確定さが排除される。

第６図に、電圧ホロワ４０の電気的説明図を示す。

図示したホロワ４０は単純に、二つの電圧十Ｖ０゜及び
−Ｖ　１３間に直列に接続された互いに同等の２個のエ
ンハンスメント型電界効果ｌ・ランジスタ４２及び４３
（Ｖｓ＞０）から成る。ダイオードブリッジの点１９か
ら入力する信号Ｖｎは、第一のトランジスタ４２のゲー
トに付与される。ダイオードブリッジの対称点４１に付
与される出力信号は第一のトランジスタ４２のソースと
第二のトランジスタ４３のドレインとの間でピックアッ
プされ、トランジスタ４３のゲートは電圧源と接続され
ている。しかしこの回路は、トランジスタのドレインコ
ンダクタンスの故に、理想的なホロワとして機能しない
。理想的な電圧ホロワは（点４１における点１９の電圧
の完全なコピーをもたらず）１に等しい相互コンダクタ
ンスを有するが、第６図に示した電圧ホロワ４０の相互
コンダクタンスは約０．８で、その結果ブリッジの点１
９と点４１との間に伍かなずれが生じる。

電圧ホロワを第７図に示すようなカスコード型にｉ＋、
を成することによって、１により近い相互コンダクタン
スが得られる。第７図の電圧ホロワは、電界効果トラン
ジスタの特性において第６図のホロワと同様であり、か
つやはり２個のトランジスタ４２及び４３を有する。し
かしこの例では、ｌ・ランジスタ４２及び４３のドレイ
ンコンダクタンスは２個の電圧源４４及び４５によって
相殺される。電圧源４４は第一のトランジスタ４２のゲ
ートと付加的なトランジスタ４６のゲーＩ・どの間に接
続されており、また電圧源４Ｓは第二のトランジスタ４
３のゲートと別の付加的トランジスタ４７のゲートとの
間に、電圧源４４と対称に接続されている。４個のトラ
ンジスタ４６．４２．４７及び４３は＋Ｖｏｏ及び−ｖ
ｍｓ間に直列に接続されている。実際のところ、この電
圧ホロワは４個の一ゲートトランジスタ 個のニゲートトランジスタで構成されてもよく、後者の
場合一方のニゲートトランジスタによってトランジスタ
４２及び４６が置き換えられ、他方のニゲートトランジ
スタによってトランジスタ４３及び４７が置き換えられ
る．電圧源４４及び４５をゲート間に配置することは、
当業者には明らかで、様々な方法で実施され得る。

第８図及び第９図は、バイポーラ技術を用いた電圧ホロ
ワ４０の電気的説明図であり、第８図の電圧ホロワはカ
スコード型でなく、第９図の電圧ホロワはカスコード型
である．このバイポーラ電圧ホロワの動作を、カスコー
ド型の方を参照して表明する。

第９図において、ダイオードブリッジの点１９でピック
アップされたコピーされるべき信号はトランジスタ４８
のベースに付与される．トランジスタ４８は、トランジ
スタ４９を介して電圧源＋ＶＣＣから給電され、また該
トランジスタ４８のベース電流は電流源５０によって補
償される。電圧ホロワとして設置されたトランジスタ４
９はそのベースにおいて電流源５１によって制御される
。

２個のダイオード５２及び５３が、ｌ・ランジスタ４９
のベースとトランジスタ４８のエミッタとの間に直列に
接わ２されている．電圧源−ＶＣＣと接続された電流源
５４によって、 一２個のトランジスタ４８及び４９によって構成された
第一の分岐部と、 ｍ；流源５１並びに２個のダイオード５２及び５３によ
って構成された第二の分岐部 とを通過して流れる電流が抽出される．（ｌ・ランジス
タ４８のベース電流に等しい）電流源５０を通過して流
れる電流をｉ．、トランジスタ４９を通過して流れるｚ
ａ流をＩＮ，及び電流源５１を通過して流れる電流をＩ
とすると、これらの電流の関係はｉｎ＋Ｉ＊＝Ｉ と表され、即ち電流２■が電流源５４によって抽出され
る。

ダイオード５２は、トランジスタ、４９のエミッターベ
ース接合によって惹起される電圧降下と平衡する電圧降
下をもたらず。ダイオード５３は、トランジスタ４８の
エミッターベース接合によって慧起される電圧降下と平
衡する電圧降下をもならず．そのｔ＜’ｉ果、このホロ
ワの二つの分岐部において電流及び電圧が平衡し、２個
のダイオード５２及び５３間の点４１でピックアップさ
れる電圧はトランジスタ４８のベースに印加される点１
９の電圧に等しい。

トランジスタを含む他のあらゆるデバイス同様、電圧ホ
ロワは弱い渥れ電流を呈示する．この漏れ電流は、サン
プルホールド回路が用い得る最長ホールド時間において
のみ９響する。

蓄積容量が５００ｆＦであり、かつ電流源２２及び２４
に関する電流が３ＪＩ八である、ＧａＡｓ　ＭＯ　Ｓ　
Ｆ　ＥＴ技術を用いた本発明によるサンプルホールド回
路の性能特性は次のようである。

一ポロワモードでの利招　　　　　　　　　０．９８−
分解能　　　　　　　　　　６ビツト即ち約１％−ザン
プリング速度　　　　　　　　　　５　０　０　Ｍ　Ｉ
Ｉ　ｚ−入力信号の拒絶　　　　ダイナミックレンジの
１％未満 一スイツチ開放の不確定性　　　　　　ヱ１０ｐｓ（Ｉ
ＧＩＩｚの信号並びに６ビツトの分解能に適合）蓄積容
量を１７２に減じれば、入力信号拒絶の程度は落ちるが
、上記諸性能特性は２ｆ：ｊに改善され得る。

バイポーラ技術を用いた場合、性能特性は次のようであ
る。

一ポロワモードでの利得　　　　　　　　　ヱ１−分解
能　　　　　　　　８ビット即ち約０．２５％−サンプ
リング速度　　　　　　　　　　１００ＭＩＩｚ−入力
信号の拒絶　　　　　　　　　　　０．１％一スィッチ
開放の不確定性　　　　１１０〜２０　ｐ　ｓ本発明の
サンプルホールド回路は、高周波数アナログ信号処理シ
ーケンス用として、アナログ信号をデジタル信号に変換
するべく設計されている。

本発明のサンプルボールド回路は特に、計測に、またレ
ーダ及び遠隔通信システムに適用され得る。

【図面の簡単な説明】

第１図はアナログ信号処理シーケンスの説明図、第２図
は先行技術による信号サンプリングの説明図、第３図は
先行技術によるサンプルホールド回路の電気的説明図、
第４図はサンプリングされた信号の、サンプリング時点
の関数としての変化を。 入力信号の振幅との関連において示すグラフ、第５図は
本発明によるサンプルホールド回路の電気的３見明図、
第６図及び第７図は電界効果ｌ・ランジスタ技術を用い
た２８ｉ類の電圧ホロワの説明図、第８図及び第９図は
バイポーラトランジスタ技術を用いた電圧ホロワの説明
図である。 １・・・・・・センサ、２・・・・・・Ａ−Ｄ変換器、
３・・・・・・フリップフロップ、５・・・・・・サン
プルボールド回路、７゜２３．２５・・・・・・スイッ
チ、８．１７・・・・・・コンデンサ、１３〜１６．３
６〜３９，５２．５３・・・・・・ダイオード、１８・
・・・・・入力点、１９・・・・・・出力点、２０．２
１・・・・・・中間点、２２，２４，３５，５０゜５１
．５４１１０１１．Ｔ、流源、３３，３４，４２，４３
．４Ｂ、４７，４８．４９・・・・・・ｌ・ランジスタ
、４０・・・・・・電圧ホロワ、４１・・・・・・対称
点、４４　、４５・・・・・・電圧源。

Claims (13)

【特許請求の範囲】
1. （１）入力アナログ信号が付与される入力点と、蓄積コ
   ンデンサに記憶された出力信号が採取される出力点と、
   ２個のスイッチによって制御される２個の電流源の電流
   が付与される２個の中間点とを有するダイオードブリッ
   ジを含む高サンプリング周波数で動作するサンプルホー
   ルド回路であって、 −ホールドモードにおいて２個の中間点の電圧を出力電
   圧に関し一定の値でサーボ制御する、即ち“上方の”中
   間点の電圧をＶ＿ｓ−Ｋに、”下方の”中間点の電圧を
   Ｖ＿ｓ＋Ｋにサーボ制御する手段を含み、 −２個の電流源を制御するスイッチはただ１種のクロッ
   ク信号によって能動化される サンプルホールド回路。
2. （２）中間点の電圧を出力電圧に関してサーボ制御する
   手段が −“下方の”及び“上方の”中間点間においてブリッジ
   を横切る対角線上に配置され、かつブリッジのダイオー
   ドが逆方向に分極される（ホールドモード）と順方向に
   分極されるような向きに接続された偶数複数個のダイオ
   ードと、 −ブリッジの出力点で出力電圧をピックアップし、該電
   圧を、ブリッジを横切る対角線上に設置された偶数複数
   個のダイオードを分ける対称点においてコピーして、大
   きさの等しい二つの電圧部分とする電圧ホロワ とを含むことを特徴とする特許請求の範囲第１項に記載
   の回路。
3. （３）ブリッジを横切る対角線上に設置された偶数複数
   個のダイオードの個数を２ｎとし、個々の前記ダイオー
   ドでの順方向電圧降下をＶ＿Ｄとすると、ブリッジの第
   一の中間点は電圧Ｖ＿ｓ−ｎＶ＿Ｄにまた第二の中間点
   は電圧Ｖ＿ｓ＋ｎＶ＿Ｄにサーボ制御されることを特徴
   とする特許請求の範囲第２項に記載の回路。
4. （４）第一の電圧源と第二の電圧源との間に接続されて
   おり、 −第一のトランジスタと直列に接続された第一の電流源
   を含み、第一の電流源と第一のトランジスタの第一のア
   クセス電極との間の共通接続点はダイオードブリッジの
   “上方の”中間点に接続されており、 −第二のトランジスタと直列に接続された第二の電流源
   も含み、第二の電流源と第二の１トランジスタの第一の
   アクセス電極との問の共通接続点はダイオードブリッジ
   の“下方の”中間点に接続されており、 −前記第一及び第二のトランジスタの第二のアクセス電
   極は互いに接続され、かつ前記２個の電流源からの電流
   を抽出する第三の電流源とも接続されている ことを特徴とする特許請求の範囲第１項に記載の回路。
5. （５）２個のトランジスタが同一特性を有し、かつ差動
   対を構成しており、第一のトランジスタの制御電極には
   直流基準電圧が印加され、第二のトランジスタの制御電
   極には矩形波クロック電圧が印加され、この矩形波電圧
   は交互に基準電圧より大きいかまたは小さいことを特徴
   とする特許請求の範囲第４項に記載の回路。
6. （６）ホロワモードにおいて −第二のトランジスタのクロック電圧が第一のトランジ
   スタの基準電圧より大きく、 −第一の電流源からの電流はダイオードブリッジを通過
   して流れ、かつ第二のトランジスタを通過し、第二の電
   流源からの電流に加えられ、 −ブリッジを横切る対角線上に設置された偶数複数個の
   のダイオードは逆方向に分極され、 −ブリッジの入力の電位と出力の電位とは等しく、入力
   電圧は出力においてコピーされる ことを特徴とする特許請求の範囲第４項に記載の回路。
7. （７）ホールドモードにおいて −第二のトランジスタのクロック電圧が第一のトランジ
   スタの基準電圧より小さく、 −第二の電流源からの電流はブリッジを横切る対角線上
   に設置された偶数複数個のダイオードを通過して流れ、
   かつ第一のトランジスタを通過し、第一の電流源からの
   電流に加えられ、 −ブリッジのダイオードは逆方向に分極され、 −蓄積コンデンサに記憶された出力電圧はブリッジ対角
   線上に設置されたダイオードの中心に位置する対称点に
   おいて電圧ホロワによりコピーされて、ブリッジの中間
   点の電圧のサーボ制御に用いられる ことを特徴とする特許請求の範囲第５項に記載の回路。
8. （８）電圧ホロワが電界効果トランジスタで構成された
   カスコード型の電圧ホロワであり、この電位ホロワは２
   個の電圧源＋Ｖ＿Ｄ＿Ｄ、−Ｖ＿Ｄ＿Ｄ間に直列に接続
   された４個のトランジスタを含み、電圧ホロワへの入力
   信号は第二のトランジスタのゲートに付与され、また該
   ホロワからの出力信号は第二のトランジスタのソースに
   おいてピックアップされ、第一の電圧源は第一のトラン
   ジスタのゲートと第二のトランジスタのゲートとの間に
   位置し、第二の電圧源は第三のトランジスタのゲートと
   第四のトランジスタのゲートとの間に位置し、第二の電
   圧源は更に第四のトランジスタのソースと接続されてい
   ることを特徴とする特許請求の範囲第２項に記載の回路
   。
9. （９）４個のトランジスタの２個ずつが２個の二ゲート
   トランジスタで置き換えられていることを特徴とする特
   許請求の範囲第８項に記載の回路。
10. （１０）電圧ホロワがバイポーラトランジスタで構成さ
    れており、かつ２個の電圧源＋Ｖ＿Ｃ＿Ｃ及び−Ｖ＿Ｃ
    ＿Ｃ問に並列に接続された２個の分岐部を含み、 −第一の分岐部は電圧ホロワとして設置された第二のト
    ランジスタによって給電される第一のホロワトランジス
    タを含み、この第一のトランジスタのベース電流は第一
    の電流源によって補償され、 −第二の分岐部は第二のトランジスタのベースと、直列
    に接続された２個のダイオードとを制御する第二の電流
    源を含み、 −前記２個の分岐部からの電流は第三の電流源によって
    抽出され、 −電圧ホロワの入力点はホロワトランジスタのベースで
    あり、出力点は前記２個のダイオードに共通の接続点で
    ある ことを特徴とする特許請求の範囲第２項に記載の回路。
11. （１１）そのダイナミックレンジがダイオードの電圧降
    下に、ブリッジの対角線の対称点とブリッジの一方の中
    間点との間に位置するダイオードの個数に１を加えた数
    の１／２を掛けたものに等しい、即ちＤ＝±［（ｎ＋１
    ）／２］Ｖ＿Ｄであることを特徴とする特許請求の範囲
    第２項に記載の回路。
12. （１２）電界効果トランジスタを伴った、ＣａＡｓのよ
    うなIII−Ｖ族材料上に構成された集積回路であること
    を特徴とする特許請求の範囲第１項に記載の回路。
13. （１３）バイポーラトランジスタを伴った、シリコン上
    に構成された集積特徴であることを特徴とする特許請求
    の範囲第１項に記載の回路。