RU2744475C1 - Digital-to-analog converter - Google Patents

Digital-to-analog converter Download PDF

Info

Publication number
RU2744475C1
RU2744475C1 RU2020126386A RU2020126386A RU2744475C1 RU 2744475 C1 RU2744475 C1 RU 2744475C1 RU 2020126386 A RU2020126386 A RU 2020126386A RU 2020126386 A RU2020126386 A RU 2020126386A RU 2744475 C1 RU2744475 C1 RU 2744475C1
Authority
RU
Russia
Prior art keywords
phase
inputs
input
output
analog
Prior art date
Application number
RU2020126386A
Other languages
Russian (ru)
Inventor
Алексей Александрович Кожевников
Наиль Тимерханович Хакимов
Original Assignee
Федеральное государственное казенное военное образовательное учреждение высшего образования "Военный учебно-научный центр Военно-воздушных сил "Военно-воздушная академия имени профессора Н.Е. Жуковского и Ю.А. Гагарина" (г. Воронеж) Министерства обороны Российской Федерации
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Федеральное государственное казенное военное образовательное учреждение высшего образования "Военный учебно-научный центр Военно-воздушных сил "Военно-воздушная академия имени профессора Н.Е. Жуковского и Ю.А. Гагарина" (г. Воронеж) Министерства обороны Российской Федерации filed Critical Федеральное государственное казенное военное образовательное учреждение высшего образования "Военный учебно-научный центр Военно-воздушных сил "Военно-воздушная академия имени профессора Н.Е. Жуковского и Ю.А. Гагарина" (г. Воронеж) Министерства обороны Российской Федерации
Priority to RU2020126386A priority Critical patent/RU2744475C1/en
Application granted granted Critical
Publication of RU2744475C1 publication Critical patent/RU2744475C1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

FIELD: computing technology.
SUBSTANCE: invention relates to the field of automation, information-measuring and computing technology, and can be used to convert the modular and positional code into an analog electrical signal. The essence of the invention is reduced to the intermediate conversion of a digital modular or positional code into a discrete-phased form of representation of numbers in the system of residual classes with a further transition to the output analog equivalent in the form of current or voltage.
EFFECT: providing ability to form an analog equivalent of an input digital value specified in both modular and positional representation.
1 cl, 2 dwg

Description

Изобретение относится к области автоматики, информационно-измерительной и вычислительной техники, и может быть использовано для преобразования модулярного кода в аналоговый электрический сигнал.The invention relates to the field of automation, information-measuring and computing technology, and can be used to convert a modular code into an analog electrical signal.

Известно устройство (пат. 2253943 С1 Российская Федерация, МПК Н03М1/66 (2006.01). заявл. 22.12.2003; опубл. 10.06.2005.), содержащее информационные входы, устройства отображения, генератор гармонического колебания, фазовращатель на угол π/2, управляемые фазовращатели, аналоговый перемножитель, интегратор, выход. Недостаток - низкие функциональные возможности.Known device (US Pat. 2253943 C1 Russian Federation, IPC Н03М1 / 66 (2006.01). Appl. 12/22/2003; publ. 06/10/2005.), Containing information inputs, display devices, harmonic oscillator, phase shifter at an angle π / 2, controlled phase shifters, analog multiplier, integrator, output. The disadvantage is low functionality.

Известно устройство (пат. 2289881 С1 Российская Федерация, МПК Н03М1/66 (2006.01). заявл. 19.07.2005; опубл. 20.12.2006.), содержащее информационные входы, генератор гармонического колебания, управляемые фазовращатели, фазовращатель на угол π/2, аттенюатор, балансный фазовый детектор, выход. Недостаток - низкие функциональные возможности.Known device (US Pat. 2289881 C1 Russian Federation, IPC Н03М1 / 66 (2006.01). Appl. 19.07.2005; publ. 20.12.2006.), Containing information inputs, harmonic oscillator, controlled phase shifters, phase shifter at an angle π / 2, attenuator, balanced phase detector, output. The disadvantage is low functionality.

Наиболее близким к заявляемому является изобретение (пат. 2290754 Российская Федерация, МПК Н03М1/66 (2006.01). заявл. 11.07.2005; опубл. 27.12.2006), содержащее информационные входы вычетов, генератор гармонического колебания, управляемые фазовращатели, фазовращатель на угол π/2, аттенюатор, балансный фазовый детектор, выход. Недостаток - низкие функциональные возможности, определенные алгоритмом преобразования только модулярного цифрового кода.The closest to the claimed invention is (US Pat. 2290754 Russian Federation, IPC Н03М1 / 66 (2006.01). Appl. 11.07.2005; publ. 27.12.2006), containing information inputs of residues, a harmonic oscillator, controlled phase shifters, phase shifter at an angle π / 2, attenuator, balanced phase detector, output. The disadvantage is the low functionality determined by the modular digital code only conversion algorithm.

Техническая задача, на решение которой направлено заявляемое устройство, состоит в реализации универсального способа формирования выходного аналогового эквивалента входной цифровой величины, заданной как в модулярном, так и позиционном представлении.The technical problem to be solved by the claimed device consists in the implementation of a universal method of forming the output analog equivalent of the input digital value, given both in modular and positional representation.

Технический результат выражается в расширении функциональных возможностей.The technical result is expressed in the expansion of functionality.

Технический результат достигается тем, что в цифроаналоговый преобразователь, содержащий n входов вычетов устройства, где n - количество оснований системы остаточных классов, n управляемых фазовращателей, генератор гармонического колебания, первый фазовращатель на угол π/2, выход устройства, введены позиционный вход устройства, первая и вторая группы из n блоков умножения фазы, n блоков памяти, сумматор фаз, второй фазовращатель на угол π/2, первый и второй аналоговые перемножители, первый и второй фильтры низких частот, вход постоянного сигнала устройства, сумматор сигналов, при этом выход генератора гармонического колебания соединен с первыми входами управляемых фазовращателей, первыми входами блоков умножения фазы первой и второй группы, первым входом сумматора фаз, вторыми входами первого и второго аналоговых перемножителей, выходы которых соединены с входами соответствующих фильтров низких частот, выходы которых соответственно соединены с вторым и третьим входами сумматора сигналов, при этом вход постоянного сигнала устройства объединен с первым входом сумматора сигналов, выход которого объединен с выходом устройства, позиционный вход устройства объединен с третьими входами блоков умножения фазы первой группы, выходы блоков памяти соединены с третьими входами соответствующих блоков умножения фазы второй группы, при этом входы вычетов устройства объединены с вторыми входами соответствующих управляемых фазовращателей, выходы которых соединены с вторыми входами соответствующих блоков умножения фазы первой группы, выходы которых соединены с вторыми входами соответствующих блоков умножения фазы второй группы, при этом выход i-го

Figure 00000001
блока умножения фазы второй группы соединен с i+1-ым входом сумматора фаз, выход которого соединен с входом первого фазовращателя на угол π/2, выход которого соединен с первым входом первого аналогового перемножителя, а также через второй фазовращатель на угол π/2 соединен с первым входом второго аналогового перемножителя.The technical result is achieved by the fact that in a digital-to-analog converter containing n device residue inputs, where n is the number of bases of the residual class system, n controlled phase shifters, a harmonic oscillator, the first phase shifter by an angle π / 2, the device output, a positional input of the device is introduced, the first and a second group of n phase multipliers, n memory blocks, a phase adder, a second phase shifter by an angle of π / 2, first and second analog multipliers, first and second low-pass filters, a constant signal input of the device, a signal adder, and the output of a harmonic generator oscillations are connected to the first inputs of the controlled phase shifters, the first inputs of the phase multipliers of the first and second groups, the first input of the phase adder, the second inputs of the first and second analog multipliers, the outputs of which are connected to the inputs of the corresponding low-pass filters, the outputs of which are respectively connected to the second and third inputs adder signal c, while the input of the constant signal of the device is combined with the first input of the signal adder, the output of which is combined with the output of the device, the position input of the device is combined with the third inputs of the phase multiplication blocks of the first group, the outputs of the memory blocks are connected with the third inputs of the corresponding blocks for multiplying the phase of the second group, with the inputs of the residues of the device are combined with the second inputs of the corresponding controlled phase shifters, the outputs of which are connected to the second inputs of the corresponding blocks for multiplying the phase of the first group, the outputs of which are connected to the second inputs of the corresponding blocks for multiplying the phase of the second group, while the output of the i-th
Figure 00000001
the phase multiplier unit of the second group is connected to the i + 1-th input of the phase adder, the output of which is connected to the input of the first phase shifter by an angle π / 2, the output of which is connected to the first input of the first analog multiplier, and also through the second phase shifter to an angle π / 2 with the first input of the second analog multiplier.

На фиг.1 представлена структурная схема цифроаналогового преобразователя.Figure 1 shows a block diagram of a digital-to-analog converter.

На фиг.2 приведены две функциональные зависимости для значений угла в первой координатной четверти.Figure 2 shows two functional dependencies for the values of the angle in the first coordinate quarter.

Сущность изобретения сводится к промежуточному преобразованию цифрового модулярного или позиционного кода в дискретно-фазированную форму представления чисел в системе остаточных классов с дальнейшим переходом к выходному аналоговому эквиваленту в виде тока или напряжения. Пусть задана система остаточных классов по взаимно простым основаниям p1, … pn с объемом чисел

Figure 00000002
, тогда модулярная форма числа Α=(γ1, … γn) через управляемые фазовращатели или позиционное двоичное представление А через дополнительную функцию блоков умножения фазы (патент РФ №2653310) преобразуется в дискретные фазы 2π⋅γj/pj
Figure 00000003
гармонических сигналов одной частоты. В первом случае управляемые фазовращатели из унитарного кода вычетов формируют набег фазы. Несмотря на то, что данная операция осуществляется на линиях задержки, где результатом является величина с отрицательным знаком, в силу периодичности гармоники и табличного способа коммутации ключей в самом блоке (патент РФ №2253943, фиг.2) возможно сформировать любой положительный сдвиг фазы. На первых блоках умножения фазы осуществляется операция, где в качестве операндов выступают сигналы от фазовращателей и двоичный код соответствующий "1". Во втором случае - набор фаз, соответствующий "1" в формате выбранной системы остаточных классов, и двоичный код преобразуемого числа А. Далее посредством суммирования формируется единый фазовый эквивалент числа А:The essence of the invention is reduced to the intermediate conversion of a digital modular or positional code into a discrete-phased form of representation of numbers in the system of residual classes with a further transition to the output analog equivalent in the form of current or voltage. Let a system of residual classes on coprime bases p 1 ,… p n with the volume of numbers
Figure 00000002
, then the modular form of the number Α = (γ 1 , ... γ n ) through controlled phase shifters or positional binary representation A through the additional function of the phase multiplication blocks (RF patent No. 2653310) is converted into discrete phases 2π⋅γ j / p j
Figure 00000003
harmonic signals of the same frequency. In the first case, the controlled phase shifters form the phase incursion from the unitary residue code. Despite the fact that this operation is carried out on delay lines, where the result is a value with a negative sign, due to the periodicity of the harmonics and the tabular method of switching keys in the unit itself (RF patent No. 2253943, Fig. 2), it is possible to form any positive phase shift. On the first blocks for multiplying the phase, an operation is carried out, where the signals from the phase shifters and the binary code corresponding to "1" act as operands. In the second case, a set of phases corresponding to "1" in the format of the selected system of residual classes, and the binary code of the converted number A. Then, by summation, a single phase equivalent of the number A is formed:

Figure 00000004
Figure 00000004

где μj - вес ортогонального базиса, полученный из решения сравнения

Figure 00000005
. Реализация арифметических операций выражения (1)where μ j is the weight of the orthogonal basis obtained from the solution of the comparison
Figure 00000005
... Implementation of arithmetic operations of expression (1)

осуществляется (фиг.1) блоками умножения фазы 6.1-6.n (патент РФ №2653310) и сумматором фаз 8 (патент РФ №2653312). Формирование на выходе аналогового эквивалента для входной цифровой величины определяется функциональной зависимостью (фиг.2):carried out (figure 1) blocks for multiplying the phase 6.1-6.n (RF patent No. 2653310) and the phase adder 8 (RF patent No. 2653312). Formation at the output of an analog equivalent for an input digital value is determined by the functional dependence (figure 2):

Figure 00000006
Figure 00000006

где ϕ - угол, изменяющийся в пределах от 0 до π/2. Такое ограничение фазы отражается в возможности использования чисел только из первой четверти диапазона (А≤Р/4), но дает максимальное отклонение от идеальной линейной характеристики около 2.1%, что в разы лучше, чем у прототипа. Формирование составных частей выходного аналогового эквивалента числа А осуществляется через низкочастотную фильтрацию результата перемножения тональных гармоник с аргументами α=ωt+ϕ и β=ωt.:where ϕ is an angle ranging from 0 to π / 2. This phase limitation is reflected in the possibility of using numbers only from the first quarter of the range (A≤P / 4), but gives a maximum deviation from the ideal linear characteristic of about 2.1%, which is many times better than that of the prototype. Formation of the constituent parts of the output analog equivalent of the number A is carried out through low-frequency filtering of the result of multiplying tonal harmonics with the arguments α = ωt + ϕ and β = ωt .:

Figure 00000007
Figure 00000007

Figure 00000008
Figure 00000008

Полученные составные части складываются с постоянным уровнем сигнала, равным половине амплитуды используемых тональных гармоник, что приводит к выполнению выражения (2). Таким образом, реализуется заявленное расширение функциональных возможностей.The resulting components are added with a constant signal level equal to half the amplitude of the used tonal harmonics, which leads to the fulfillment of expression (2). Thus, the claimed expansion of functionality is realized.

Следует заметить, что разветвление сигнальных линий СВЧ на фиг.1 должно сопровождаться наличием делителя мощности и усилителей для увеличения амплитуды гармоник до единичного значения, но для упрощения схемы данные элементы опущены.It should be noted that the branching of the microwave signal lines in Fig. 1 should be accompanied by the presence of a power divider and amplifiers to increase the amplitude of the harmonics to unity, but these elements are omitted to simplify the circuit.

Дополнительным эффектом является повышение точности преобразования, что, как было замечено выше, в разы лучше, чем у прототипа.An additional effect is an increase in the conversion accuracy, which, as noted above, is many times better than that of the prototype.

Показанный на фиг.1 цифроаналоговый преобразователь содержит генератор гармонического колебания 1, входы вычетов устройства 2.1-2.n, позиционный вход устройства 3, управляемые фазовращатели 4.1-4.n, первая группа блоков умножения фазы 5.1-5.n, вторая группа блоков умножения фазы 6.1-6.n, блоки памяти 7.1-7.n, сумматор фаз 8, первый и второй фазовращатель на угол π/2 9, первый и второй аналоговые перемножители 10, вход постоянного сигнала 11, первый и второй фильтры низких частот 12, сумматор сигналов 13, выход устройства 14.Shown in figure 1 digital-to-analog converter contains a harmonic oscillator 1, the inputs of the residues of the device 2.1-2.n, the position input of the device 3, controlled phase shifters 4.1-4.n, the first group of blocks for multiplying the phase 5.1-5.n, the second group of multiplying blocks phases 6.1-6.n, memory blocks 7.1-7.n, phase adder 8, first and second phase shifters at an angle π / 2 9, first and second analog multipliers 10, constant signal input 11, first and second low-pass filters 12, signal adder 13, device output 14.

Выход генератора гармонического колебания 1 соединен с первыми входами управляемых фазовращателей 4.1-4.n, первыми входами блоков умножения фазы 5.1-5.n и 6.1-6.n, первым входом сумматора фаз 8, вторыми входами первого и второго аналоговых перемножителей 10, выходы которых соединены с входами соответствующих фильтров низких частот 12, выходы которых соответственно соединены с вторым и третьим входами сумматора сигналов 13, при этом вход постоянного сигнала устройства 11 объединен с первым входом сумматора сигналов 13, выход которого объединен с выходом устройства 14, позиционный вход устройства 3 объединен с третьими входами блоков умножения фазы 5.1-5.n, выходы блоков памяти 7.1-7.n соединены с третьими входами соответствующих блоков умножения фазы 6.1-6.n, при этом входы вычетов устройства 2.1-2.n объединены с вторыми входами соответствующих управляемых фазовращателей 4.1-4.n, выходы которых соединены с вторыми входами соответствующих блоков умножения фазы 5.1-5.n, выходы которых соединены с вторыми входами соответствующих блоков умножения фазы 6.1-6.n, при этом выход блока умножения фазы 6.i

Figure 00000009
соединен с i+1-м входом сумматора фаз 8, выход которого соединен с входом первого фазовращателя на угол π/2 9, выход которого соединен с первым входом первого аналогового перемножителя 10, а также через второй фазовращатель на угол π/2 9 соединен с первым входом второго аналогового перемножителя 10.The output of the harmonic oscillator 1 is connected to the first inputs of the controlled phase shifters 4.1-4.n, the first inputs of the phase multipliers 5.1-5.n and 6.1-6.n, the first input of the phase adder 8, the second inputs of the first and second analog multipliers 10, outputs which are connected to the inputs of the corresponding low-pass filters 12, the outputs of which are respectively connected to the second and third inputs of the signal adder 13, while the constant signal input of the device 11 is combined with the first input of the signal adder 13, the output of which is combined with the output of the device 14, the position input of the device 3 is combined with the third inputs of the multiplying blocks of the phase 5.1-5.n, the outputs of the memory blocks 7.1-7.n are connected to the third inputs of the corresponding blocks for multiplying the phase 6.1-6.n, while the inputs of the residues of the device 2.1-2.n are combined with the second inputs of the corresponding controlled phase shifters 4.1-4.n, the outputs of which are connected to the second inputs of the corresponding blocks for multiplying the phase 5.1-5.n, the outputs of which are are connected with the second inputs of the corresponding blocks for multiplying phase 6.1-6.n, while the output of the block for multiplying phase 6.i
Figure 00000009
connected to the i + 1-th input of the phase adder 8, the output of which is connected to the input of the first phase shifter at the angle π / 2 9, the output of which is connected to the first input of the first analog multiplier 10, and also through the second phase shifter at the angle π / 2 9 is connected to the first input of the second analog multiplier 10.

Работа устройства осуществляется в двух режимах: преобразование модулярного или позиционного кода. Пусть задана система остаточных классов по n взаимно простым основаниям p1, … pn с объемом чисел

Figure 00000010
, тогда в первом случае модулярная форма числа А=(γ1, … γn), при условии что А≤Р/4, подается на входы вычетов 2.1-2.n. В то же время на позиционный вход устройства 3 подается двоичный код соответствующий "1". Тональный сигнал от генератора гармонического колебания 1 с нулевой начальной фазой разбивается на отдельные гармоники и подается на первые входы управляемых фазовращателей 4.1-4.n, где формируются соответствующие набеги фаз 2π⋅γj/pj
Figure 00000011
. После умножения на "1" на блоках 5.1-5.n все готово для окончательного преобразования к аналоговому выходному эквиваленту. Во втором случае на входы вычетов 2.1-2.n подаются значения остатков соответствующие "1": (1, … 1), что приводит к формированию набегов фаз равных 2π/pj, а на позиционный вход устройства - двоичное представление числа
Figure 00000012
, где β - разряды числа ("0" или "1"), а к определяется как наименьшее при выполнении условия 2k>Р/4. Умножение на блоках 5.1-5.n соответствует равенству:The device operates in two modes: modular or positional code conversion. Let a system of residual classes in n coprime bases p 1 ,… p n with the volume of numbers
Figure 00000010
, then in the first case the modular form of the number А = (γ 1 , ... γ n ), provided that А≤Р / 4, is fed to the inputs of the residues 2.1-2.n. At the same time, a binary code corresponding to "1" is fed to the position input of the device 3. The tone signal from the harmonic oscillator 1 with a zero initial phase is divided into separate harmonics and fed to the first inputs of controlled phase shifters 4.1-4.n, where the corresponding phase incursions 2π⋅γ j / p j
Figure 00000011
... After multiplying by "1" on blocks 5.1-5.n everything is ready for the final conversion to analog output equivalent. In the second case, the residual values corresponding to "1": (1, ... 1) are fed to the inputs of the residues 2.1-2.n, which leads to the formation of phase incursions equal to 2π / p j , and the binary representation of the number is fed to the positional input of the device
Figure 00000012
, where β are the digits of the number ("0" or "1"), and k is defined as the smallest when the condition 2 k > P / 4 is satisfied. Multiplication on blocks 5.1-5.n corresponds to the equality:

Figure 00000013
Figure 00000013

Поскольку определена система остаточных классов, то известны и коэффициенты uj для выражения (1). Полученные любым вариантом исходные набеги фаз преобразуются на блоках 6.1-6.n и сумматоре 8 в единый эквивалент числа Α: ϕ. Далее на блоках 10 происходит перемножение сигналов так, что за счет фазовращателей 9 на первый из них гармоника приходит с дополнительной задержкой -π/2, а на второй - -π. После чего осуществляется низкочастотная фильтрация на 12, что соответствует выполнению выражений (3) и (4). Сложение на 13 с постоянной со входа 11 величиной сигнала (тока или напряжения) приводит к реализации выражения (2) и формированию на выходе 14 аналогового эквивалента входной цифровой величины.Since the system of residual classes has been determined, the coefficients u j for expression (1) are also known. The initial phase incursions obtained by any option are transformed on blocks 6.1-6.n and adder 8 into a single equivalent of the number Α: ϕ. Further, on blocks 10, the signals are multiplied so that due to phase shifters 9, the harmonic comes to the first of them with an additional delay of -π / 2, and to the second - -π. After that, low-frequency filtering is carried out by 12, which corresponds to the fulfillment of expressions (3) and (4). Addition by 13 with a constant value of the signal (current or voltage) from the input 11 leads to the realization of expression (2) and the formation at the output 14 of the analog equivalent of the input digital value.

Пример.Example.

Пусть задана система остаточных классов по четырем взаимно простым основаниям 3, 5, 7 и 4 с объемом чисел

Figure 00000014
, тогда в первом случае модулярная форма числа А=37=(1, 2, 2, 1), при условии, что А≤Р/4 (37<105), подается на входы вычетов 2.1-2.4. В то же время на позиционный вход устройства 3 подается двоичный код соответствующий "1". Тональный сигнал от генератора гармонического колебания 1 с нулевой начальной фазой разбивается на отдельные гармоники и подается на первые входы управляемых фазовращателей 4.1-4.4, где формируются соответствующие набеги фаз 2π⋅γj/pj 2π⋅1/3, 2π⋅2/5, 2π⋅2/7, 2π⋅1/4. После умножения на "1" на блоках 5.1-5.4 все готово для окончательного преобразования к аналоговому выходному эквиваленту. Во втором случае на входы вычетов 2.1-2.4 подаются значения остатков соответствующие "1": (1,1,1,1), что приводит к формированию набегов фаз равных 2π/pj: 2π/3, 2π/5, 2π/7, 2π/4, а на позиционный вход устройства - двоичное представление числа Α=37=0⋅26+1⋅25+0⋅24+0⋅23+1⋅22+0⋅21+1-20, где k=7, поскольку определяется как наименьшее при условии 2k>Р/4 (27>105). Умножение на блоках 5.1-5.4 соответствует равенствам:Let a system of residual classes be given for four coprime bases 3, 5, 7, and 4 with the volume of numbers
Figure 00000014
, then in the first case the modular form of the number А = 37 = (1, 2, 2, 1), provided that А≤Р / 4 (37 <105), is fed to the inputs of the residues 2.1-2.4. At the same time, a binary code corresponding to "1" is fed to the position input of the device 3. The tone signal from the harmonic oscillator 1 with a zero initial phase is divided into separate harmonics and fed to the first inputs of controlled phase shifters 4.1-4.4, where the corresponding phase incursions 2π⋅γ j / p j 2π⋅1 / 3, 2π⋅2 / 5 are formed, 2π⋅2 / 7, 2π⋅1 / 4. After multiplying by "1" in blocks 5.1-5.4, everything is ready for the final conversion to an analog output equivalent. In the second case, the residual values corresponding to "1": (1,1,1,1) are fed to the deduction inputs 2.1-2.4, which leads to the formation of phase incursions equal to 2π / p j : 2π / 3, 2π / 5, 2π / 7 , 2π / 4, and to the positional input of the device - the binary representation of the number Α = 37 = 0⋅26 + 1⋅25 + 0⋅24 + 0⋅23 + 1 ,22 + 0⋅21 + 1-20, where k = 7 , since it is determined as the smallest under the condition 2 k > P / 4 (2 7 > 105). Multiplication on blocks 5.1-5.4 corresponds to the equalities:

Figure 00000015
Figure 00000016
Figure 00000015
Figure 00000016

Figure 00000017
Figure 00000018
Figure 00000017
Figure 00000018

Поскольку определена система остаточных классов, то известны и коэффициенты μj для выражения (1): μ1=2, μ2=4, μ3=2, μ4=1. Полученные любым вариантом исходные набеги фаз преобразуются на блоках 6.1-6.4 и сумматоре 8 в единый эквивалент числа А:Since the system of residual classes is defined, the coefficients μ j for expression (1) are also known: μ 1 = 2, μ 2 = 4, μ 3 = 2, μ 4 = 1. The initial phase incursions obtained by any option are converted on blocks 6.1-6.4 and adder 8 into a single equivalent of the number A:

Figure 00000019
Figure 00000019

Далее на блоках 10 происходит перемножение сигналов так, что за счет фазовращателей 9 на первый из них гармоника приходит с дополнительной задержкой -π/2, а на второй - -π. После чего осуществляется низкочастотная фильтрация на 12, что соответствует выполнению выражений (3) и (4):Further, on blocks 10, the signals are multiplied so that due to the phase shifters 9, the harmonic comes to the first of them with an additional delay of -π / 2, and on the second - -π. After that, low-frequency filtering is carried out by 12, which corresponds to the fulfillment of expressions (3) and (4):

Figure 00000020
Figure 00000020

Figure 00000021
Figure 00000021

Сложение на 13 с постоянной со входа 11 величиной сигнала (тока или напряжения) приводит к реализации выражения (2) и формированию на выходе 14 аналогового эквивалента входной цифровой величины:Addition by 13 with a constant value of the signal (current or voltage) from input 11 leads to the implementation of expression (2) and the formation at the output 14 of the analog equivalent of the input digital value:

Figure 00000022
Figure 00000022

Для оценки второго положительного эффекта реализации устройства - точности преобразования - сравним результат с идеальной величиной, полученной как деление числа А=37 на объем применяемых чисел Р/4=105: 37/105=0.3524. Расхождение составляет 1.5%, что укладывается в заявленную точность.To assess the second positive effect of the implementation of the device - the conversion accuracy - compare the result with the ideal value obtained as dividing the number A = 37 by the volume of the applied numbers P / 4 = 105: 37/105 = 0.3524. The discrepancy is 1.5%, which fits the stated accuracy.

Полученное устройство отражает принципы построения ЦАП на основе свойств системы остаточных классов. С точки зрения практического применения преобразователь реализует возможность вывода информации в аналоговой форме из цифровых модулярных и позиционных двоичных вычислительных структур с максимально возможным быстродействием.The resulting device reflects the principles of building a DAC based on the properties of the residual class system. From the point of view of practical application, the converter realizes the possibility of outputting information in analog form from digital modular and positional binary computing structures with the maximum possible speed.

Claims (1)

Цифроаналоговый преобразователь, содержащий n входов вычетов устройства, где n - количество оснований системы остаточных классов, n управляемых фазовращателей, генератор гармонического колебания, первый фазовращатель на угол π/2, выход устройства, отличающийся тем, что введены позиционный вход устройства, первая и вторая группы из n блоков умножения фазы, n блоков памяти, сумматор фаз, второй фазовращатель на угол π/2, первый и второй аналоговые перемножители, первый и второй фильтры низких частот, вход постоянного сигнала устройства, сумматор сигналов, при этом выход генератора гармонического колебания соединен с первыми входами управляемых фазовращателей, первыми входами блоков умножения фазы первой и второй группы, первым входом сумматора фаз, вторыми входами первого и второго аналоговых перемножителей, выходы которых соединены с входами соответствующих фильтров низких частот, выходы которых соответственно соединены с вторым и третьим входами сумматора сигналов, при этом вход постоянного сигнала устройства объединен с первым входом сумматора сигналов, выход которого объединен с выходом устройства, позиционный вход устройства объединен с третьими входами блоков умножения фазы первой группы, выходы блоков памяти соединены с третьими входами соответствующих блоков умножения фазы второй группы, при этом входы вычетов устройства объединены с вторыми входами соответствующих управляемых фазовращателей, выходы которых соединены с вторыми входами соответствующих блоков умножения фазы первой группы, выходы которых соединены с вторыми входами соответствующих блоков умножения фазы второй группы, при этом выход i-го
Figure 00000023
блока умножения фазы второй группы соединен с i+1-м входом сумматора фаз, выход которого соединен с входом первого фазовращателя на угол π/2, выход которого соединен с первым входом первого аналогового перемножителя, а также через второй фазовращатель на угол π/2 соединен с первым входом второго аналогового перемножителя.A digital-to-analog converter containing n inputs of the device residues, where n is the number of bases of the residual class system, n controlled phase shifters, a harmonic oscillator, the first phase shifter at an angle π / 2, the device output, characterized in that the positional input of the device, the first and second groups of n phase multipliers, n memory blocks, phase adder, second phase shifter by π / 2 angle, first and second analog multipliers, first and second low-pass filters, constant signal input of the device, signal adder, while the output of the harmonic oscillator is connected to the first inputs of the controlled phase shifters, the first inputs of the phase multiplication units of the first and second groups, the first input of the phase adder, the second inputs of the first and second analog multipliers, the outputs of which are connected to the inputs of the corresponding low-pass filters, the outputs of which are respectively connected to the second and third inputs of the signal adder, while the entrance is standing This signal of the device is combined with the first input of the signal adder, the output of which is combined with the output of the device, the position input of the device is combined with the third inputs of the phase multiplication blocks of the first group, the outputs of the memory blocks are connected with the third inputs of the corresponding blocks for multiplying the phase of the second group, while the inputs of the residues of the device are combined with the second inputs of the corresponding controlled phase shifters, the outputs of which are connected to the second inputs of the corresponding blocks for multiplying the phase of the first group, the outputs of which are connected to the second inputs of the corresponding blocks for multiplying the phase of the second group, while the output of the i-th
Figure 00000023
the phase multiplier unit of the second group is connected to the i + 1-st input of the phase adder, the output of which is connected to the input of the first phase shifter by an angle π / 2, the output of which is connected to the first input of the first analog multiplier, and also through the second phase shifter to an angle π / 2 with the first input of the second analog multiplier.
RU2020126386A 2020-08-05 2020-08-05 Digital-to-analog converter RU2744475C1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2020126386A RU2744475C1 (en) 2020-08-05 2020-08-05 Digital-to-analog converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2020126386A RU2744475C1 (en) 2020-08-05 2020-08-05 Digital-to-analog converter

Publications (1)

Publication Number Publication Date
RU2744475C1 true RU2744475C1 (en) 2021-03-10

Family

ID=74857521

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2020126386A RU2744475C1 (en) 2020-08-05 2020-08-05 Digital-to-analog converter

Country Status (1)

Country Link
RU (1) RU2744475C1 (en)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU1069155A1 (en) * 1982-05-03 1984-01-23 Ставропольское высшее военное инженерное училище связи им.60-летия Великого Октября Converter of residue code of number into voltage
SU1175034A1 (en) * 1983-05-27 1985-08-23 Ставропольское высшее военное инженерное училище связи им.60-летия Великого Октября Residual glass system code-to-voltage converter
JPS6129208A (en) * 1984-06-21 1986-02-10 テキサス　インスツルメンツ　インコ−ポレイテツド Residue equation general digital filter
US4963869A (en) * 1989-09-29 1990-10-16 The Boeing Company Parallel residue to mixed base converter
SU1742997A1 (en) * 1989-12-11 1992-06-23 Войсковая Часть 32103 Residual class system code-to-voltage converter
RU2239281C2 (en) * 2003-01-04 2004-10-27 Государственное образовательное учреждение высшего профессионального образования "Военный институт радиоэлектроники" Digital harmonic-wave synthesizer
RU2253943C1 (en) * 2003-12-22 2005-06-10 Государственное образовательное учреждение высшего профессионального образования Военный институт радиоэлектроники Method for conversion of code of remainder classes system to voltage
RU2289881C1 (en) * 2005-07-19 2006-12-20 Государственное образовательное учреждение высшего профессионального образования Военный институт радиоэлектроники Method for converting residue classes system into voltage
RU2290754C1 (en) * 2005-07-11 2006-12-27 Государственное образовательное учреждение высшего профессионального образования Военный институт радиоэлектроники Method for transforming code of system of remainder classes to voltage
RU2291557C1 (en) * 2005-07-19 2007-01-10 Государственное образовательное учреждение высшего профессионального образования Военный институт радиоэлектроники Digital filter in system of residual classes

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU1069155A1 (en) * 1982-05-03 1984-01-23 Ставропольское высшее военное инженерное училище связи им.60-летия Великого Октября Converter of residue code of number into voltage
SU1175034A1 (en) * 1983-05-27 1985-08-23 Ставропольское высшее военное инженерное училище связи им.60-летия Великого Октября Residual glass system code-to-voltage converter
JPS6129208A (en) * 1984-06-21 1986-02-10 テキサス　インスツルメンツ　インコ−ポレイテツド Residue equation general digital filter
US4963869A (en) * 1989-09-29 1990-10-16 The Boeing Company Parallel residue to mixed base converter
SU1742997A1 (en) * 1989-12-11 1992-06-23 Войсковая Часть 32103 Residual class system code-to-voltage converter
RU2239281C2 (en) * 2003-01-04 2004-10-27 Государственное образовательное учреждение высшего профессионального образования "Военный институт радиоэлектроники" Digital harmonic-wave synthesizer
RU2253943C1 (en) * 2003-12-22 2005-06-10 Государственное образовательное учреждение высшего профессионального образования Военный институт радиоэлектроники Method for conversion of code of remainder classes system to voltage
RU2290754C1 (en) * 2005-07-11 2006-12-27 Государственное образовательное учреждение высшего профессионального образования Военный институт радиоэлектроники Method for transforming code of system of remainder classes to voltage
RU2289881C1 (en) * 2005-07-19 2006-12-20 Государственное образовательное учреждение высшего профессионального образования Военный институт радиоэлектроники Method for converting residue classes system into voltage
RU2291557C1 (en) * 2005-07-19 2007-01-10 Государственное образовательное учреждение высшего профессионального образования Военный институт радиоэлектроники Digital filter in system of residual classes

Similar Documents

Publication Publication Date Title
US4159526A (en) Digitally controlled variable frequency oscillator
CN1677870B (en) Linearity compensation by harmonic cancellation
RU2744475C1 (en) Digital-to-analog converter
US4860238A (en) Digital sine generator
RU2653310C1 (en) Device for multiplication of number by modulus on constant
KR100744885B1 (en) Pulse modulator and pulse modulation method
RU2744337C1 (en) Digital-to-analog converter in a residual class system
US6784822B1 (en) Method and circuit for folded analog-to-digital converter (ADC) using frequency detectors and time detectors
RU2656992C1 (en) Arithmetic device by m module
Owen et al. 384 TMAC/s FIR filtering on an Artix-7 FPGA using Prism signal processing
US4414535A (en) Magnetic resonance gyro signal processor
RU2653312C1 (en) Device for addition of k numbers by module m
US7482965B1 (en) Digital chirp waveform generator and method
RU2748744C1 (en) Device for multiplying numbers modulo m
RU2149503C1 (en) Digital frequency synthesizer
RU2747568C1 (en) Analog-to-digital converter modulo m
RU2290754C1 (en) Method for transforming code of system of remainder classes to voltage
RU2253943C1 (en) Method for conversion of code of remainder classes system to voltage
SU698116A1 (en) Digital-analogue generator
RU2493646C2 (en) Methods and apparatus for increasing angle modulation index
RU2289881C1 (en) Method for converting residue classes system into voltage
RU2748743C1 (en) Arithmetic device modulo m
RU208079U1 (en) CONTROLLED PHASE REFRACTOR
JPS5881364A (en) Digital phase area amplitude modulator
RU2270476C1 (en) Device for adding n numbers by module p