RU2291557C1 - Digital filter in system of residual classes - Google Patents

Digital filter in system of residual classes Download PDF

Info

Publication number
RU2291557C1
RU2291557C1 RU2005122983/09A RU2005122983A RU2291557C1 RU 2291557 C1 RU2291557 C1 RU 2291557C1 RU 2005122983/09 A RU2005122983/09 A RU 2005122983/09A RU 2005122983 A RU2005122983 A RU 2005122983A RU 2291557 C1 RU2291557 C1 RU 2291557C1
Authority
RU
Russia
Prior art keywords
modulo
output
input
code
digital
Prior art date
Application number
RU2005122983/09A
Other languages
Russian (ru)
Inventor
Александр Анатольевич Болкунов (RU)
Александр Анатольевич Болкунов
Константин Леонидович Овчаренко (RU)
Константин Леонидович Овчаренко
Софи Владимировна Андропова (RU)
София Владимировна Андропова
Original Assignee
Государственное образовательное учреждение высшего профессионального образования Военный институт радиоэлектроники
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Государственное образовательное учреждение высшего профессионального образования Военный институт радиоэлектроники filed Critical Государственное образовательное учреждение высшего профессионального образования Военный институт радиоэлектроники
Priority to RU2005122983/09A priority Critical patent/RU2291557C1/en
Application granted granted Critical
Publication of RU2291557C1 publication Critical patent/RU2291557C1/en

Links

Images

Landscapes

  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

FIELD: radio engineering, possible use in systems for digital processing of speech and images in real time scale.
SUBSTANCE: composition of digital filter in system of residual classes includes (dwg.1) generator of harmonic signal 3, transformer of residual classes system code to code of positional notation 5 and N modulus calculators 4m each one of which contains (dwg.2) transformers of positional code to modular discontinuous-logarithmic form 7, shift registers of digital signal counts 8.1 and shift registers of digital counts of impulse filter characteristic 8.2, modulus adders 9, transformer of code from discontinuous-logarithmic to modular form 10, controllable phase shifters 11 and phase shift meter 12.
EFFECT: increased speed of modulus arithmetic operations during computation of differential equation of digital filter.
2 dwg

Description

Изобретение относится к радиотехнике и может быть использовано в системах цифровой обработки речи и изображений в реальном масштабе времени.The invention relates to radio engineering and can be used in digital systems for the processing of speech and images in real time.

Известен цифровой фильтр в системе остаточных классов (аналог) [1, с.243, рис.7.4 и рис.7.5], содержащий преобразователь двоичного позиционного кода в код системы остаточных классов, цифровые фильтры по модулю mi (

Figure 00000002
; N - количество оснований системы остаточных классов; mi - взаимно простые целые положительные числа) и преобразователь кода системы остаточных классов в двоичный позиционный код. При этом каждый цифровой фильтр по модулю mi содержит 2·К цифровых линий задержки (регистров хранения промежуточных результатов расчета), К сумматоров по модулю mi и К умножителей по модулю mi, где К - порядок цифрового фильтра.A known digital filter in the system of residual classes (analogue) [1, p.243, Fig. 7.4 and Fig.7.5], containing a binary positional code converter in the code of the system of residual classes, digital filters modulo m i (
Figure 00000002
; N is the number of bases of the system of residual classes; m i are mutually prime positive integers) and the code converter of the system of residual classes into a binary positional code. Moreover, each digital filter modulo m i contains 2 · K digital delay lines (storage registers for intermediate calculation results), K adders modulo m i and K multipliers modulo m i , where K is the order of the digital filter.

Недостаток аналога - большая длительность конвейерной задержки в цифровых фильтрах по модулям системы остаточных классов при расчете реакции фильтра на входное воздействие, прямо пропорциональная порядку К цифрового фильтра.The disadvantage of the analogue is the long duration of the pipeline delay in digital filters by the modules of the residual class system when calculating the response of the filter to the input effect, which is directly proportional to the order K of the digital filter.

Наиболее близким по технической сущности (прототипом к предлагаемому изобретению) является цифровой фильтр в системе остаточных классов [2, с.10-11, рис.4 и рис.5], содержащий вычислители по модулю mi (

Figure 00000002
; N - количество оснований системы остаточных классов; mi - взаимно простые целые положительные числа) и преобразователь кода системы остаточных классов в код позиционной системы счисления, причем i-ый вычислитель по модулю mi
Figure 00000003
содержит два преобразователя позиционного кода в модулярную дискретно-логарифмическую форму, 2·К сдвиговых регистра хранения цифровых отсчетов сигнала и цифровых отсчетов импульсной характеристики фильтра, К сумматоров по модулю (mi-1), К преобразователей кода из дискретно-логарифмической в модулярную форму (К - порядок цифрового фильтра) и пирамидальный сумматор по модулю mi, состоящий из двухвходовых сумматоров по модулю mi, аналогичных сумматорам в двоичной позиционной системе счисления.The closest in technical essence (the prototype to the proposed invention) is a digital filter in the system of residual classes [2, pp. 10-11, Fig. 4 and Fig. 5], containing calculators modulo m i (
Figure 00000002
; N is the number of bases of the system of residual classes; m i are mutually prime positive integers) and the code converter of the system of residual classes into the code of the positional number system, and the i-th computer is modulo m i
Figure 00000003
contains two converters of the positional code into a modular discrete-logarithmic form, 2 · K shift registers for storing digital samples of the signal and digital samples of the impulse response of the filter, K adders modulo (m i -1), K code converters from discrete-logarithmic to modular form ( K is the order of the digital filter) and the pyramidal adder modulo m i , consisting of two-input adders modulo m i similar to adders in a binary positional number system.

Недостаток прототипа - большая длительность задержки при расчете реакции цифрового фильтра на входное воздействие, прямо пропорциональная количеству ярусов в пирамидальном сумматоре по модулю mi, число которых равно ]log2K[, где]•[ - символ округления в большую сторону до ближайшего целого числа.The disadvantage of the prototype is the long delay in calculating the response of the digital filter to the input effect, which is directly proportional to the number of tiers in the pyramid adder modulo m i , the number of which is] log 2 K [, where] • [- rounding symbol to the nearest whole number .

Задача, на решение которой направлено заявляемое устройство, состоит в сокращении времени задержки при расчете реакции цифрового фильтра на входное воздействие.The problem to which the claimed device is directed is to reduce the delay time when calculating the response of a digital filter to an input effect.

Технический результат выражается в повышении быстродействия выполнения арифметических операций по модулю mi

Figure 00000003
при расчете разностного уравнения цифрового фильтра.The technical result is expressed in improving the performance of arithmetic operations modulo m i
Figure 00000003
when calculating the difference equation of a digital filter.

Технический результат достигается тем, что в цифровой фильтр в системе остаточных классов, содержащий вычислители по модулю mi (

Figure 00000002
; N - количество оснований системы остаточных классов; mi - взаимно простые целые положительные числа) и преобразователь кода системы остаточных классов в код позиционной системы счисления, выход которого является выходом устройства, причем первый и второй входы i-го вычислителя по модулю mi
Figure 00000003
подключены соответственно к первому и второму входу цифрового фильтра, а выход i-го вычислителя по модулю mi - к соответствующему входу преобразователя кода системы остаточных классов в код позиционной системы счисления, при этом i-ый вычислитель по модулю mi содержит первый и второй преобразователи позиционного кода в модулярную дискретно-логарифмическую форму, входы которых соответственно являются первыми и вторыми входами i-го вычислителя по модулю mi, К последовательно соединенных сдвиговых регистров цифровых отсчетов сигнала, К последовательно соединенных сдвиговых регистров цифровых отсчетов импульсной характеристики фильтра, К сумматоров по модулю (mi-1) и К преобразователей кода из дискретно-логарифмической в модулярную форму (К - порядок цифрового фильтра), при этом вход первого сдвигового регистра цифровых отсчетов сигнала и вход первого сдвигового регистра цифровых отсчетов импульсной характеристики фильтра подключены соответственно к выходу первого и выходу второго преобразователей позиционного кода в модулярную дискретно-логарифмическую форму, причем выходы j-ых
Figure 00000004
сдвиговых регистров цифровых отсчетов сигнала и сдвиговых регистров цифровых отсчетов импульсной характеристики фильтра соединены соответственно с первым и вторым входом j-го
Figure 00000004
сумматора по модулю (mi-1), выход которого подключен ко входу j-го преобразователя кода из дискретно-логарифмической в модулярную форму, согласно изобретению введен генератор гармонического сигнала, выход которого подключен к третьим входам вычислителей по модулю mi, а в состав вычислителей по модулю mi введены К управляемых фазовращателей и измеритель сдвига фазы, выход которого является выходом i-го вычислителя по модулю mi
Figure 00000003
, причем первый вход первого управляемого фазовращателя и первый вход (L+1)-го управляемого фазовращателя, где L=К/2 при К четном и L=(К-1)/2 при К нечетном, соединены с третьим входом i-го вычислителя по модулю mi, выход l-го
Figure 00000005
и q-го
Figure 00000006
управляемого фазовращателя соединен соответственно с первым входом (l+1)-го и (q+1)-го управляемого фазовращателя, выход L-го и К-го управляемого фазовращателя подключен соответственно к первому и второму входу измерителя сдвига фазы, а второй вход j-го
Figure 00000004
управляемого фазовращателя соединен с выходом j-го
Figure 00000004
преобразователя кода из дискретно-логарифмической в модулярную форму.The technical result is achieved by the fact that in a digital filter in the system of residual classes containing calculators modulo m i (
Figure 00000002
; N is the number of bases of the system of residual classes; m i are mutually prime positive integers) and the code converter of the system of residual classes into the code of the positional number system, the output of which is the output of the device, the first and second inputs of the i-th calculator modulo m i
Figure 00000003
connected respectively to the first and second input of the digital filter, and the output of the i-th calculator modulo m i to the corresponding input of the code converter of the system of residual classes into the code of the positional number system, while the i-th calculator modulo m i contains the first and second converters a positional code in modular discrete logarithmic form, respectively, inputs of which are the first and second inputs of the i-th modulo calculator m i, K digital samples of serially connected shift register signal K pos edovatelno connected shift registers of digital samples of the impulse response of a filter, K adders modulo (m i -1) and K of the code converters discrete logarithmic in modular form (K - order digital filter), the input of the first shift register and the digital samples input signal the first shift register of digital samples of the impulse response of the filter are connected respectively to the output of the first and the output of the second converters of the position code in a modular discrete-logarithmic form, and j outputs
Figure 00000004
shift registers of digital samples of the signal and shift registers of digital samples of the impulse response of the filter are connected respectively to the first and second input of the jth
Figure 00000004
modulo adder (m i -1), the output of which is connected to the input of the j-th code converter from the discrete-logarithmic to modular form, according to the invention, a harmonic signal generator is introduced, the output of which is connected to the third inputs of the calculators modulo m i , and modulators m i introduced K controlled phase shifters and a phase shift meter, the output of which is the output of the i-th calculator modulo m i
Figure 00000003
the first input of the first controlled phase shifter and the first input of the (L + 1) -th controlled phase shifter, where L = K / 2 for K even and L = (K-1) / 2 for K odd, are connected to the third input of the i-th calculator modulo m i , the output of the l-th
Figure 00000005
and q
Figure 00000006
controlled phase shifter is connected respectively to the first input of the (l + 1) -th and (q + 1) -th controlled phase shifter, the output of the Lth and Kth controlled phase shifter is connected respectively to the first and second input of the phase shift meter, and the second input j th
Figure 00000004
controlled phase shifter is connected to the jth output
Figure 00000004
code converter from discrete-logarithmic to modular form.

Анализ научно-технической литературы показал, что до даты подачи заявки отсутствовали устройства с указанной совокупностью признаков.Analysis of the scientific and technical literature showed that prior to the filing date of the application, there were no devices with the indicated set of features.

Следовательно, предложение отвечает требованию новизны.Therefore, the proposal meets the requirement of novelty.

Кроме того, требуемый технический результат достигается всей вновь введенной совокупностью существенных признаков, в частности тем, что в цифровой фильтр введены новые функциональные элементы - генератор гармонического сигнала, последовательно соединенные управляемые фазовращатели и измеритель сдвига фазы.In addition, the required technical result is achieved by the entire newly introduced set of essential features, in particular by the fact that new functional elements are introduced into the digital filter - a harmonic signal generator, serially connected controlled phase shifters and a phase shift meter.

В известной литературе отсутствуют сведения об использовании указанной совокупности элементов для решения указанной технической задачи.In the known literature there is no information about the use of the specified set of elements to solve the specified technical problem.

Следовательно, предложение отвечает требованию изобретательского уровня.Therefore, the proposal meets the requirement of inventive step.

При этом, как будет показано ниже, все использованные в предлагаемом устройстве элементы являются стандартными цифровыми элементами, применяемыми в вычислительной технике, и стандартными элементами радиотехнических устройств СВЧ-диапазона.Moreover, as will be shown below, all elements used in the proposed device are standard digital elements used in computer technology and standard elements of microwave devices in the microwave range.

Следовательно, предложение отвечает требованию промышленной применимости.Consequently, the proposal meets the requirement of industrial applicability.

На фиг.1 представлена структурная схема предлагаемого цифрового фильтра в системе остаточных классов, где 1 и 2 - входы цифрового фильтра, 3 - генератор гармонического сигнала, 4.i - вычислитель по модулю mi

Figure 00000003
, 5 - преобразователь кода системы остаточных классов в код позиционной системы счисления, 6 - выход цифрового фильтра.Figure 1 shows the structural diagram of the proposed digital filter in the system of residual classes, where 1 and 2 are the inputs of the digital filter, 3 is a harmonic signal generator, 4.i is a calculator modulo m i
Figure 00000003
5 - a code converter of a system of residual classes into a code of a positional number system; 6 - a digital filter output.

Входы 1 и 2 цифрового фильтра соединены соответственно с входами Вх.1 и Вх.2 вычислителей по модулю mi 4.1-4.N, ко входу Вх.3 которых подключен выход генератора гармонического сигнала 3, при этом выходы вычислителей по модулю mi 4.1-4.N соединены с соответствующими входами преобразователя кода системы остаточных классов в код позиционной системы счисления 5, выход которого является выходом 6 цифрового фильтра в системе остаточных классов.Inputs 1 and 2 of the digital filter are connected, respectively, to inputs Вх.1 and Вх.2 of the calculators modulo m i 4.1-4.N, to the input Вх.3 of which the output of the harmonic signal generator 3 is connected, while the outputs of the calculators modulo m i 4.1 -4.N are connected to the corresponding inputs of the code converter of the system of residual classes in the code of the positional number system 5, the output of which is the output 6 of the digital filter in the system of residual classes.

На фиг.2 представлена структурная схема вычислителя по модулю mi 4.i

Figure 00000003
, где 7.1 и 7.2 - соответственно первый и второй преобразователи позиционного кода в модулярную дискретно-логарифмическую форму, 8.1.1-8.1.К и 8.2.1-8.2.К - соответственно сдвиговые регистры цифровых отсчетов сигнала и сдвиговые регистры цифровых отсчетов импульсной характеристики фильтра, 9.1-9.К - сумматоры по модулю (mi-1), 10.1-10.К - преобразователи кода из дискретно-логарифмической в модулярную форму, 11.1-11.К - управляемые фазовращатели, 12 - измеритель сдвига фазы.Figure 2 presents the structural diagram of the calculator modulo m i 4.i
Figure 00000003
where 7.1 and 7.2 are, respectively, the first and second converters of the positional code into a modular discrete-logarithmic form, 8.1.1-8.1.K and 8.2.1-8.2.K are the shift registers of the digital samples of the signal and the shift registers of the digital samples of the impulse response of the filter, respectively , 9.1-9.K - modulo adders (m i -1), 10.1-10.K - code converters from discrete-logarithmic to modular form, 11.1-11.K - controlled phase shifters, 12 - phase shift meter.

Входы первого и второго преобразователей позиционного кода в модулярную дискретно-логарифмическую форму 7.1 и 7.2 соединены соответственно с входами Вх.1 и Вх.2 вычислителя по модулю mi 4.i, а выходы преобразователей 7.1 и 7.2 подключены соответственно ко входу сдвигового регистра цифровых отсчетов сигнала 8.1.1 и ко входу сдвигового регистра цифровых отсчетов импульсной характеристики фильтра 8.2.1, при этом выход регистра 8.1.j соединен со входом регистра 8.1.(j+1) и первым входом сумматора по модулю (mi-1) 9.j

Figure 00000007
, а выход регистра 8.2. j - со входом регистра 8.2.(j+1) и вторым входом сумматора по модулю (mi-1) 9.j
Figure 00000007
, причем выходы регистров 8.1.К и 8.2.K подключены соответственно к первому и второму входу сумматора по модулю (mi-1) 9.К, выход сумматора по модулю (mi-1) 9.l
Figure 00000008
через преобразователь кода из дискретно-логарифмической в модулярную форму 10.l соединен со вторым входом управляемого фазовращателя 11.l, при этом первый вход управляемого фазовращателя 11.1 и первый вход управляемого фазовращателя 11.(L+1) подключен ко входу Вх.3 вычислителя по модулю mi 4.i, выход управляемого фазовращателя 11.j
Figure 00000009
соединен с первым входом управляемого фазовращателя 11.(j+1), а выход управляемого фазовращателя 11.q
Figure 00000006
соединен с первым входом управляемого фазовращателя 11.(q+1), причем выход управляемого фазовращателя 11.L и выход управляемого фазовращателя 11.К подключен соответственно к первому и ко второму входу измерителя сдвига фазы 12, выход которого является выходом вычислителя по модулю mi 4.i.The inputs of the first and second position code converters to the modular discrete-logarithmic form 7.1 and 7.2 are connected respectively to the inputs Вх.1 and Вх.2 of the calculator modulo m i 4.i, and the outputs of the converters 7.1 and 7.2 are connected respectively to the input of the shift register of digital samples signal 8.1.1 and to the input of the shift register of digital samples of the impulse response of the filter 8.2.1, while the output of register 8.1.j is connected to the input of register 8.1. (j + 1) and the first input of the adder modulo (m i -1) 9. j
Figure 00000007
, and the output of the register 8.2. j - with the input of the register 8.2. (j + 1) and the second input of the adder modulo (m i -1) 9.j
Figure 00000007
and the outputs of the registers 8.1.K and 8.2.K are connected respectively to the first and second input of the adder modulo (m i -1) 9.K, the output of the adder modulo (m i -1) 9.l
Figure 00000008
through a code converter from a discrete-logarithmic to modular form 10.l is connected to the second input of the controlled phase shifter 11.l, while the first input of the controlled phase shifter 11.1 and the first input of the controlled phase shifter 11. (L + 1) is connected to the input of input 3 of the calculator module m i 4.i, output of the controlled phase shifter 11.j
Figure 00000009
connected to the first input of the controlled phase shifter 11. (j + 1), and the output of the controlled phase shifter 11.q
Figure 00000006
connected to the first input of the controlled phase shifter 11. (q + 1), and the output of the controlled phase shifter 11.L and the output of the controlled phase shifter 11.K is connected respectively to the first and second input of the phase shift meter 12, the output of which is the output of the calculator modulo m i 4.i.

Рассмотрим работу цифрового фильтра в системе остаточных классов. Перед началом работы цифрового фильтра через его вход 2 в регистры 8.2.1-8.2.K вычислителя по модулю mi 4.i

Figure 00000003
записываются преобразованные из двоичного позиционного кода в дискретно-логарифмическую форму в преобразователе 7.2 цифровые отсчеты импульсной характеристики фильтра.Consider the operation of a digital filter in a system of residual classes. Before starting the digital filter through its input 2 to the registers 8.2.1-8.2.K of the calculator modulo m i 4.i
Figure 00000003
the digital samples of the impulse response of the filter are converted from a binary positional code into a discrete-logarithmic form in converter 7.2.

Дискретно-логарифмическое представление целого числа а по произвольному целочисленному модулю m-|a|m здесь применяется для замены выполнения операции умножения по модулю m сложением по модулю (m-1) на основе использования свойств дискретных логарифмов и антилогарифмов [2, с.8-9], где

Figure 00000010
- вычет числа а по модулю m. В этом случае при расчете разностного уравнения цифрового фильтра в вычислителе по модулю mi 4.i
Figure 00000003
:The discrete-logarithmic representation of the integer a by an arbitrary integer module m- | a | m is used here to replace the operation of multiplication modulo m by modulo addition (m-1) based on the use of the properties of discrete logarithms and antilogarithms [2, pp. 8-9], where
Figure 00000010
is the residue of the number a modulo m. In this case, when calculating the difference equation of the digital filter in the computer modulo m i 4.i
Figure 00000003
:

Figure 00000011
Figure 00000011

операция умножения по модулю mi цифровых отсчетов импульсной характеристики фильтра h(r) на цифровые отсчеты сигнала s(n-r) может быть заменена более экономной операцией сложения по модулю (mi-1), где y(n) - n-ый цифровой отсчет выходного сигнала фильтра.the operation of multiplying modulo m i digital samples of the impulse response of the filter h (r) by digital samples of the signal s (nr) can be replaced by the more economical addition operation modulo (m i -1), where y (n) is the nth digital sample filter output signal.

При поступлении на вход 1 цифрового фильтра цифровых отсчетов сигнала s(n) они из двоичного позиционного кода переводятся в дискретно-логарифмическую форму в преобразователе 7.1 вычислителя по модулю mi 4.i

Figure 00000003
. Преобразованные цифровые отсчеты сигнала на каждом такте работы цифрового фильтра последовательно «продвигаются» в регистрах 8.1.1-8.1.K. Снимаемые с выхода регистров 8.1.j и 8.2.j
Figure 00000004
данные на каждом такте складываются по модулю (mi-1) в сумматоре 9.j. Тем самым формируется дискретный логарифм произведения
Figure 00000012
в разностном уравнении (1) на n-ом такте, как сумма дискретных логарифмов чисел
Figure 00000013
и
Figure 00000014
Полученный результат сложения затем преобразуется в модулярную форму в преобразователе 10.j. В данном преобразователе осуществляется процедура вычисления дискретного антилогарифма и перехода от представления числа по модулю (mi-1) к представлению по модулю mi числа
Figure 00000012
[2, с.8].When digital signal samples s (n) are received at input 1 of a digital filter, they are converted from a binary positional code into a discrete-logarithmic form in the converter 7.1 of the calculator modulo m i 4.i
Figure 00000003
. The converted digital samples of the signal at each clock cycle of the digital filter are sequentially "advanced" in the registers 8.1.1-8.1.K. Removed from the output of the registers 8.1.j and 8.2.j
Figure 00000004
the data on each cycle are added modulo (m i -1) in the adder 9.j. This forms the discrete logarithm of the product
Figure 00000012
in difference equation (1) on the nth step, as the sum of discrete logarithms of numbers
Figure 00000013
and
Figure 00000014
The resulting addition result is then converted to modular form in transducer 10.j. In this converter, the procedure for calculating the discrete antilogarithm and the transition from the representation of the number modulo (m i -1) to the representation modulo m i of the number is carried out
Figure 00000012
[2, p. 8].

Затем, в соответствии с полученным результатом произведения по модулю mi цифрового отсчета сигнала на цифровой отсчет импульсной характеристики фильтра, в управляемом фазовращателе 11.j

Figure 00000015
установится сдвиг фазы на угол
Figure 00000016
а в управляемом фазовращателе 11.q
Figure 00000017
- сдвиг фазы на угол
Figure 00000018
После прохождения через последовательно соединенные управляемые фазовращатели 11.1-11.L и 11.(L+1)-11.К гармонического сигнала, поступающего на Вх. 3 вычислителя по модулю mi 4.i
Figure 00000003
с выхода генератора 3, на выходе фазовращателей 11.L и 11.К соответственно установится суммарный набег фазы:Then, in accordance with the result of the product modulo m i of the digital readout of the signal by the digital readout of the impulse response of the filter, in the controlled phase shifter 11.j
Figure 00000015
phase shift by angle
Figure 00000016
and in the controlled phase shifter 11.q
Figure 00000017
- phase angle shift
Figure 00000018
After passing through a series-connected controlled phase shifters 11.1-11.L and 11. (L + 1) -11. K harmonic signal received at the input. 3 calculators modulo m i 4.i
Figure 00000003
from the output of the generator 3, at the output of the phase shifters 11.L and 11.K, respectively, the total phase incursion is established:

Figure 00000019
Figure 00000019

Figure 00000020
Figure 00000020

В измерителе сдвига фазы 12 определяется разность фазы сигнала на выходе управляемого фазовращателя 11.L и управляемого фазовращателя 11.К.The phase shift meter 12 determines the phase difference of the signal at the output of the controlled phase shifter 11.L and the controlled phase shifter 11.K.

В соответствии с (2) и (3) она будет равна следующей величине:In accordance with (2) and (3) it will be equal to the following value:

Figure 00000021
Figure 00000021

Видно, что разность фаз сигнала на выходе управляемого фазовращателя 11.L и управляемого фазовращателя 11.K в данном случае будет прямо пропорциональна величине n-ого цифрового отсчета выходного сигнала фильтра у(n) по модулю mi.It is seen that the phase difference of the signal at the output of the controlled phase shifter 11.L and the controlled phase shifter 11.K in this case will be directly proportional to the value of the n-th digital readout of the filter output signal y (n) modulo m i .

Этот результат поступает с выхода вычислителя по модулю mi 4.i

Figure 00000003
на соответствующий вход преобразователя кода системы остаточных классов в код позиционной системы счисления 5. В преобразователе 5 на основе китайской теоремы об остатках [2, с.11; 3, с.36] реализуется алгоритм перевода кода числа
Figure 00000022
из системы остаточных классов в позиционный код числа у(n). Полученный результат вычисления у(n) подается на выход 6 цифрового фильтра в системе остаточных классов.This result comes from the output of the calculator modulo m i 4.i
Figure 00000003
to the corresponding input of the code converter of the system of residual classes into the code of the positional number system 5. In converter 5, based on the Chinese remainder theorem [2, p.11; 3, p. 36] an algorithm for translating the code of a number is implemented
Figure 00000022
from the system of residual classes to the positional code of the number y (n). The obtained calculation result y (n) is fed to the output 6 of the digital filter in the system of residual classes.

В качестве элементов для реализации цифрового фильтра в системе остаточных классов могут быть использованы полупроводниковые интегральные постоянные запоминающие устройства при построении преобразователей 7.1,7.2 и 10.1-10. К, полупроводниковые интегральные триггеры при построении регистров 8.1.1-8.1.K и 8.2.1-8.2.K, двоичные позиционные сумматоры при построении сумматоров 9.1-9.К и преобразователя 5. При реализации генератора 3, управляемых фазовращателей 11.1-11.K и измерителя сдвига фазы 12 могут быть использованы схемные решения СВЧ-техники. В частности, управляемые фазовращатели могут быть реализованы как коммутируемые pin-диодами полосковые линии задержки [4, с.102], а измеритель сдвига фазы может быть выполнен по схеме измерителя неэнергетических параметров сигнала известной формы, построенного в виде набора из mi корреляторов [5, с.488, рис.12.1].As elements for the implementation of a digital filter in a system of residual classes, semiconductor integrated read-only memory devices can be used in the construction of converters 7.1,7.2 and 10.1-10. K, semiconductor integrated triggers when building registers 8.1.1-8.1.K and 8.2.1-8.2.K, binary positional adders when building adders 9.1-9.K and converter 5. When implementing generator 3, controlled phase shifters 11.1-11. K and phase shift meter 12, microwave circuitry can be used. In particular, controlled phase shifters can be implemented as strip delay lines switched by pin diodes [4, p.102], and a phase shift meter can be made according to the scheme of a non-energy parameter meter of a known waveform constructed as a set of m i correlators [5 , p. 488, fig. 12.1].

С учетом изложенного, сравним быстродействие вычисления разностного уравнения (1) в прототипе и предлагаемом цифровом фильтре.Based on the foregoing, compare the speed of computing the difference equation (1) in the prototype and the proposed digital filter.

Вследствие применения одинаковых блоков в прототипе и предлагаемом фильтре равно по величине как время преобразования кодов из позиционной системы счисления в модулярную дискретно-логарифмическую форму и в модулярную форму, так и время вычисления сумм по модулю (mi-1). Отличие будет заключаться во времени формирования результатов суммирования К чисел по модулю mi. Как уже отмечалось выше, в прототипе время сложения К чисел по модулю mi будет прямо пропорционально ]log2К[. С учетом того, что в прототипе сложение К чисел осуществляется в пирамиде двухвходовых сумматоров, общее время формирования данной суммы будет равно:Due to the use of the same blocks in the prototype and the proposed filter, it is equal in magnitude to both the time the codes are converted from the positional number system to the modular discrete-logarithmic form and the modular form, and the time to calculate the sums modulo (m i -1). The difference will be in the time of formation of the results of summing K numbers modulo m i . As noted above, in the prototype, the addition time of K numbers modulo m i will be directly proportional to] log 2 K [. Given the fact that in the prototype the addition of K numbers is carried out in the pyramid of two-input adders, the total formation time of this amount will be equal to:

Figure 00000023
Figure 00000023

где tsm - время сложения двух чисел в позиционном сумматоре [2, с.11]: tsm=5×tper; tper - время распространения сигнала переноса в сумматоре.where t sm is the addition time of two numbers in the positional adder [2, p.11]: t sm = 5 × t per ; t per is the propagation time of the transport signal in the adder.

Так как время формирования сигнала переноса tper не может быть меньше времени переключения полупроводникового логического вентиля tν, то в качестве оценки времени сложения двух чисел можно воспользоваться выражением: tsm≈5×tν. С учетом приведенной в [6, с.173] оценки предельного времени переключения полупроводникового логического вентиля tν=10-10 с, получаем на основании (4) расчетное время формирования в прототипе суммы К чисел по модулю:Since the formation time of the transfer signal t per cannot be less than the switching time of the semiconductor logic gate t ν , we can use the expression: t sm ≈5 × t ν as an estimate of the addition time of two numbers. Taking into account the estimate given in [6, p.173] of the limiting time of switching a semiconductor logic gate t ν = 10 -10 s, we obtain, on the basis of (4), the estimated time of formation of the prototype sum K of numbers modulo:

Figure 00000024
Figure 00000024

Время вычисления суммы К чисел по модулю в предлагаемом цифровом фильтре будет складываться из времени задержки гармонического сигнала при прохождении через К/2 управляемых фазовращателей и времени принятия решения о значении результата арифметической операции в измерителе сдвига фазы. Учитывая, что поворот фазы на 360 градусов соответствует задержке сигнала на его период T, максимальное время задержки в управляемых фазовращателях будет равно К·T/2. Время принятия решения о значении результата в измерителе сдвига фазы можно оценить продолжительностью протекания переходных процессов в его корреляторах, которая приближенно равна длительности 5...10 периодов гармонического сигнала: (5...10)·T. Таким образом, общее время вычисления суммы К чисел по модулю в предлагаемом цифровом фильтре составит:The time for calculating the sum of K numbers modulo in the proposed digital filter will be the sum of the delay time of the harmonic signal when passing through K / 2 controlled phase shifters and the time it takes to decide on the value of the result of an arithmetic operation in a phase shift meter. Given that the phase rotation of 360 degrees corresponds to the signal delay for its period T, the maximum delay time in the controlled phase shifters will be equal to K · T / 2. The decision-making time about the value of the result in the phase shift meter can be estimated by the duration of the transition processes in its correlators, which is approximately equal to the duration of 5 ... 10 periods of the harmonic signal: (5 ... 10) · T. Thus, the total time for calculating the sum of K numbers modulo in the proposed digital filter will be:

Figure 00000025
Figure 00000025

Известно [4], что уже сейчас на практике реализованы вплоть до 150 ГГц типовые радиотехнические элементы (в том числе и в интегральном исполнении), на основе которых могут быть построены генератор 3, управляемые фазовращатели 11.1-11.K и измеритель сдвига фазы 12. Тогда при частоте генератора гармонического сигнала ƒ=150 ГГц (T=0,0066 нс) получаем с учетом (6):It is known [4] that already in practice up to 150 GHz typical radio engineering elements (including integrated ones) are implemented, on the basis of which a generator 3, controlled phase shifters 11.1-11.K and a phase shift meter 12 can be built. Then, at the frequency of the harmonic signal generator ƒ = 150 GHz (T = 0.0066 ns), we obtain taking into account (6):

Figure 00000026
Figure 00000026

Из сравнения (5) и (7) видно, что предлагаемый цифровой фильтр предпочтительнее прототипа, еслиFrom a comparison of (5) and (7) it can be seen that the proposed digital filter is preferable to the prototype if

Figure 00000027
Figure 00000027

Данное условие выполняется при К<1630.This condition is satisfied at K <1630.

Таким образом, если порядок цифрового фильтра не превышает величины 1630, то предлагаемая архитектура цифрового фильтра в системе остаточных классов предпочтительнее прототипа.Thus, if the order of the digital filter does not exceed 1630, then the proposed architecture of the digital filter in the system of residual classes is preferable to the prototype.

Источники информацииInformation sources

1. Нейрокомпьютеры в остаточных классах. Кн.11 (Червяков Н.И., Сахнюк П.А., Шапошников А.В., Макоха А.Н.): учеб. пособие для вузов. - М.: Радиотехника, 2003. - 272 с.1. Neurocomputers in residual classes. Book 11 (Chervyakov N.I., Sakhnyuk P.A., Shaposhnikov A.V., Makokha A.N.): textbook. manual for universities. - M .: Radio engineering, 2003 .-- 272 p.

2. Амербаев В.М., Стемпковский А.Л., Широ Г.Э. Быстродействующий согласованный фильтр, построенный по модулярному принципу. // Информационные технологии, №9, 2004, с.5-12.2. Amerbaev V.M., Stempkovsky A.L., Shiro G.E. High-speed matched filter built on the modular principle. // Information technology, No. 9, 2004, p. 5-12.

3. Акушский И.Я., Юдицкий Д.И. Машинная арифметика в остаточных классах. - М.: Сов. радио, 1968. - 440 с.3. Akushsky I.Ya., Yuditsky D.I. Machine arithmetic in residual classes. - M .: Owls. Radio, 1968 .-- 440 p.

4. Радиоприемные устройства: учеб. пособие для радиотехнич. спец. вузов. / Ю.Т.Давыдов, Ю.С.Данилич, А.П.Жуковский. - М.: Высш. шк., 1989. - 342 с.4. Radio receivers: textbook. allowance for radio engineering. specialist. universities. / Yu.T. Davydov, Yu.S. Danilich, A.P. Zhukovsky. - M .: Higher. school., 1989 .-- 342 p.

5. Тихонов В.И. Статистическая радиотехника. - М.: Сов. радио, 1966. - 678 с.5. Tikhonov V.I. Statistical radio engineering. - M .: Owls. Radio, 1966 .-- 678 p.

6. Акаев А.А., Майоров С.А. Оптические методы обработки информации. - М.: Высш. шк., 1988. - 237 с.6. Akayev A.A., Mayorov S.A. Optical methods of information processing. - M .: Higher. school, 1988 .-- 237 p.

Claims (1)

Цифровой фильтр в системе остаточных классов, содержащий вычислители по модулю mi (
Figure 00000028
N - количество оснований системы остаточных классов; mi - взаимно простые целые положительные числа) и преобразователь кода системы остаточных классов в код позиционной системы счисления, выход которого является выходом устройства, причем первый и второй входы i-го вычислителя по модулю mi (
Figure 00000029
) подключены соответственно к первому и второму входам цифрового фильтра, а выход i-го вычислителя по модулю mi - к соответствующему входу преобразователя кода системы остаточных классов в код позиционной системы счисления, при этом i-й вычислитель по модулю mi содержит первый и второй преобразователи позиционного кода в модулярную дискретно-логарифмическую форму, входы которых соответственно являются первыми и вторыми входами i-го вычислителя по модулю mi, К последовательно соединенных сдвиговых регистров цифровых отсчетов сигнала, К последовательно соединенных сдвиговых регистров цифровых отсчетов импульсной характеристики фильтра, К сумматоров по модулю (mi-1) и К преобразователей кода из дискретно-логарифмической в модулярную форму (К - порядок цифрового фильтра), при этом вход первого сдвигового регистра цифровых отсчетов сигнала и вход первого сдвигового регистра цифровых отсчетов импульсной характеристики фильтра подключены соответственно к выходу первого и выходу второго преобразователей позиционного кода в модулярную дискретно-логарифмическую форму, причем выходы j-х
Figure 00000030
сдвиговых регистров цифровых отсчетов сигнала и сдвиговых регистров цифровых отсчетов импульсной характеристики фильтра соединены соответственно с первым и вторым входами j-ro
Figure 00000031
сумматора по модулю (mi-1), выход которого подключен ко входу j-ro преобразователя кода из дискретно-логарифмической в модулярную форму, отличающийся тем, что в него введен генератор гармонического сигнала, выход которого подключен к третьим входам вычислителей по модулю mi, а в состав вычислителей по модулю mi введены К управляемых фазовращателей и измеритель сдвига фазы, выход которого является выходом i-го вычислителя по модулю mi
Figure 00000032
, причем первый вход первого управляемого фазовращателя и первый вход (L+1)-го управляемого фазовращателя, где L=K/2 при К четном и L=(K-1)/2 при К нечетном, соединены с третьим входом i-го вычислителя по модулю mi, выходы l-го
Figure 00000033
и q-го
Figure 00000034
управляемых фазовращателей соединены соответственно с первым входом (l+1)-го и (q+1)-го управляемых фазовращателей, выходы L-го и К-го управляемых фазовращателей подключены соответственно к первому и второму входам измерителя сдвига фазы, а второй вход j-го
Figure 00000035
управляемого фазовращателя соединен с выходом j-го
Figure 00000036
преобразователя кода из дискретно-логарифмической в модулярную форму.A digital filter in the system of residual classes containing calculators modulo m i (
Figure 00000028
N is the number of bases of the system of residual classes; m i are mutually prime positive integers) and the code converter of the system of residual classes into the code of the positional number system, the output of which is the output of the device, the first and second inputs of the i-th calculator modulo m i (
Figure 00000029
) are connected respectively to the first and second inputs of the digital filter, and the output of the i-th calculator modulo m i - to the corresponding input of the code converter of the system of residual classes into the code of the positional number system, while the i-th calculator modulo m i contains the first and second positional code converters in modular discrete logarithmic form, the inputs of which are respectively the first and second inputs of the i-th modulo calculator m i, K digital samples of serially connected shift register signal of K been consistent connected shift registers of digital samples of the impulse response of a filter, K adders modulo (m i -1) and K of the code converters discrete logarithmic in modular form (K - order digital filter), the input of the first shift register and the digital samples input signal the first shift register of digital samples of the impulse response of the filter are connected respectively to the output of the first and the output of the second converters of the position code in a modular discrete-logarithmic form, outputs j-x
Figure 00000030
shift registers of digital samples of the signal and shift registers of digital samples of the impulse response of the filter are connected respectively to the first and second inputs j-ro
Figure 00000031
modulo adder (m i -1), the output of which is connected to the j-ro input of a code converter from a discrete-logarithmic to modular form, characterized in that a harmonic signal generator is inserted into it, the output of which is connected to the third inputs of the calculators modulo m i , and K controlled phase shifters and a phase shift meter, the output of which is the output of the ith calculator modulo m i, are introduced into the composition of calculators modulo m i
Figure 00000032
moreover, the first input of the first controlled phase shifter and the first input of the (L + 1) -th controlled phase shifter, where L = K / 2 for K even and L = (K-1) / 2 for K odd, are connected to the third input of the i-th calculator modulo m i , outputs of the l-th
Figure 00000033
and q
Figure 00000034
controlled phase shifters are connected respectively to the first input of the (l + 1) -th and (q + 1) -th controlled phase shifters, the outputs of the Lth and Kth controlled phase shifters are connected respectively to the first and second inputs of the phase shift meter, and the second input j th
Figure 00000035
controlled phase shifter is connected to the jth output
Figure 00000036
code converter from discrete-logarithmic to modular form.
RU2005122983/09A 2005-07-19 2005-07-19 Digital filter in system of residual classes RU2291557C1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2005122983/09A RU2291557C1 (en) 2005-07-19 2005-07-19 Digital filter in system of residual classes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2005122983/09A RU2291557C1 (en) 2005-07-19 2005-07-19 Digital filter in system of residual classes

Publications (1)

Publication Number Publication Date
RU2291557C1 true RU2291557C1 (en) 2007-01-10

Family

ID=37761378

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2005122983/09A RU2291557C1 (en) 2005-07-19 2005-07-19 Digital filter in system of residual classes

Country Status (1)

Country Link
RU (1) RU2291557C1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2744475C1 (en) * 2020-08-05 2021-03-10 Федеральное государственное казенное военное образовательное учреждение высшего образования "Военный учебно-научный центр Военно-воздушных сил "Военно-воздушная академия имени профессора Н.Е. Жуковского и Ю.А. Гагарина" (г. Воронеж) Министерства обороны Российской Федерации Digital-to-analog converter

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
АМЕРБАЕВ В.М. и др. Быстродействующий согласованный фильтр, построенные по модулярному принципу // Информационные технологии, 2004, №9, с.10-11. *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2744475C1 (en) * 2020-08-05 2021-03-10 Федеральное государственное казенное военное образовательное учреждение высшего образования "Военный учебно-научный центр Военно-воздушных сил "Военно-воздушная академия имени профессора Н.Е. Жуковского и Ю.А. Гагарина" (г. Воронеж) Министерства обороны Российской Федерации Digital-to-analog converter

Similar Documents

Publication Publication Date Title
JPH0229821A (en) Cordic complex multiplier
JPS62286307A (en) Apparatus and method for multiplication and addition of multiple stage digital signal
Ngah et al. Sigmoid function implementation using the unequal segmentation of differential lookup table and second order nonlinear function
Gulati et al. Implementation of an efficient multiplier using the vedic multiplication algorithm
RU2291557C1 (en) Digital filter in system of residual classes
Chen et al. Hardware Resource and Computational Density Efficient CNN Accelerator Design Based on FPGA
Yazhini et al. Fir filter implementation using modified distributed arithmetic architecture
RU2287893C1 (en) Digital filter in residual-class system
CN107657078B (en) Ultrasonic phased array floating point focusing transmission implementation method based on FPGA
CN114185014B (en) Parallel convolution method and device applied to radar signal processing
RU2735488C1 (en) Digital correlator
CN108900177A (en) A kind of FIR filter and its method that data are filtered
Elshoff et al. The binary floating point digital differential analyzer
RU2446453C1 (en) Apparatus for solving linear integer programming problems
Ghosh et al. FPGA implementation of MAC unit for double base ternary number system (DBTNS) and its performance analysis
RU2763988C1 (en) Accumulating adder-subtractor by an arbitrary natural number modulo
RU2713868C1 (en) Apparatus for solving task of selecting technical means of complex system
RU2797164C1 (en) Pipeline module multiplier
RU2753594C1 (en) Frequency synthesizers summing unit
RU2737236C1 (en) Multichannel systolic processor for calculating polynomial functions
Deepika et al. Low power FIR filter design using truncated multiplier
SU951299A1 (en) Device for rotating vector with correction
RU2237274C2 (en) Device for dividing number in modular code on base of scale of notation
RU2097828C1 (en) Programmable digital filter
CN100465878C (en) Method for extracting operation and apparatus thereof

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20070720