RU2719688C1 - Способ для выполнения кодирования на основе матрицы контроля по четности кода разреженного контроля по четности (ldpc) в системе беспроводной связи и терминал с его использованием - Google Patents
Способ для выполнения кодирования на основе матрицы контроля по четности кода разреженного контроля по четности (ldpc) в системе беспроводной связи и терминал с его использованием Download PDFInfo
- Publication number
- RU2719688C1 RU2719688C1 RU2019129807A RU2019129807A RU2719688C1 RU 2719688 C1 RU2719688 C1 RU 2719688C1 RU 2019129807 A RU2019129807 A RU 2019129807A RU 2019129807 A RU2019129807 A RU 2019129807A RU 2719688 C1 RU2719688 C1 RU 2719688C1
- Authority
- RU
- Russia
- Prior art keywords
- value
- matrix
- columns
- applying
- specified
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
- H03M13/615—Use of computational or mathematical techniques
- H03M13/616—Matrix operations, especially for generator matrices or check matrices, e.g. column or row permutations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/6306—Error control coding in combination with Automatic Repeat reQuest [ARQ] and diversity transmission, e.g. coding schemes for the multiple transmission of the same information or the transmission of incremental redundancy
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/635—Error control coding in combination with rate matching
- H03M13/6362—Error control coding in combination with rate matching by puncturing
- H03M13/6368—Error control coding in combination with rate matching by puncturing using rate compatible puncturing or complementary puncturing
- H03M13/6393—Rate compatible low-density parity check [LDPC] codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0041—Arrangements at the transmitter end
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0041—Arrangements at the transmitter end
- H04L1/0042—Encoding specially adapted to other signal generation operation, e.g. in order to reduce transmit distortions, jitter, or to improve signal shape
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0057—Block codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0061—Error detection codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Probability & Statistics with Applications (AREA)
- Mathematical Physics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computational Mathematics (AREA)
- Algebra (AREA)
- Computing Systems (AREA)
- Error Detection And Correction (AREA)
Abstract
Изобретение относится к беспроводной связи и предназначено для кодирования на основе матрицы контроля по четности LDPC кода в системе беспроводной связи. Технический результат – обеспечение широкого покрытия/педачи данных за счет поддержки различных кодовых скоростей. Способ для выполнения кодирования на основе матрицы контроля по четности кода разреженного контроля по четности согласно настоящему варианту осуществления содержит этапы: формирования матрицы контроля по четности посредством терминала, при этом матрица контроля по четности соответствует характеристической матрице, каждый компонент характеристической матрицы соответствует значению индекса сдвига, определенному через операцию по модулю между соответствующим компонентом в базовой матрице и Zc, которое представляет собой значение подъема, и базовая матрица представляет собой матрицу 42×52; и выполнения кодирования входных данных посредством терминала с использованием матрицы контроля по четности, при этом значение подъема ассоциировано с длиной входных данных. 2 н. и 13 з.п. ф-лы, 14 ил., 3 табл.
Description
Область техники, к которой относится изобретение
[1] Настоящее раскрытие относится к беспроводной связи, а более конкретно, к способу выполнения кодирования на основе матрицы контроля по четности LDPC-кода в системе беспроводной связи и к пользовательскому оборудованию с его использованием.
Уровень техники
[2] Традиционный способ кодирования на основе разреженного контроля по четности (LDPC) использован в системах беспроводной связи, к примеру, в системе на основе беспроводной локальной вычислительной сети (WLAN) по стандарту IEEE 802.11n, к WiMAX-системе для мобильных устройств по стандарту IEEE 802.16e и к DVB-S2-системе. Способ LDPC-кодирования по существу представляет собой тип линейного блочного кода, и в силу этого работа способа LDPC-кодирования выполняется посредством умножения матрицы контроля по четности на входной вектор.
[3] Прогнозируется то, что передача данных для связи пятого поколения (5G) должна поддерживать от максимум 20 Гбит/с до минимум несколько десятков битов в секунду (например, 40 битов в случае LTE). Другими словами, чтобы поддерживать широкое покрытие передачи данных, необходимо поддерживать различные кодовые скорости. Чтобы удовлетворять такому требованию, обсуждаются различные способы кодирования на основе LDPC-кода.
Подробное описание изобретения
Техническая задача
[4] Цель настоящего раскрытия заключается в том, чтобы предоставлять способ выполнения кодирования и пользовательское оборудование с его использованием, на основе матрицы контроля по четности LDPC-кода, которая является предпочтительной с точки зрения задержки в передаче короткого блока с относительно небольшой длиной.
Техническое решение
[5] Согласно аспекту настоящего раскрытия, в данном документе предусмотрен способ выполнения кодирования на основе матрицы контроля по четности кода разреженного контроля по четности (LDPC), включающий в себя формирование матрицы контроля по четности посредством пользовательского оборудования, при этом матрица контроля по четности соответствует характеристической матрице, каждый элемент характеристической матрицы соответствует значению индекса сдвига, определенному посредством операции по модулю между соответствующим элементом в базовой матрице и значением Zc подъема, и базовая матрица представляет собой матрицу 42×52; и выполнение кодирования для входных данных с использованием матрицы контроля по четности посредством пользовательского оборудования, при этом значение подъема ассоциировано с длиной входных данных.
Преимущества изобретения
[6] Согласно варианту осуществления настоящего раскрытия, предусмотрены способ выполнения кодирования и пользовательское оборудование с его использованием, на основе матрицы контроля по четности LDPC-кода, которая является предпочтительной с точки зрения задержки в передаче короткого блока с относительно небольшой длиной.
Краткое описание чертежей
[7] Фиг. 1 является блок-схемой системы беспроводной связи согласно варианту осуществления настоящего раскрытия.
[8] Фиг. 2 является схемой, на которую ссылаются, чтобы пояснять характеристики субматрицы P.
[9] Фиг. 3 является схемой, иллюстрирующей матрицу контроля по четности согласно варианту осуществления настоящего раскрытия.
[10] Фиг. 4 является схемой, иллюстрирующей характеристическую матрицу, соответствующую матрице контроля по четности согласно варианту осуществления настоящего раскрытия.
[11] Фиг. 5 является схемой, иллюстрирующей структуру базовой матрицы для матрицы контроля по четности согласно варианту осуществления настоящего раскрытия.
[12] Фиг. 6 иллюстрирует матрицу A, принадлежащую базовой матрице согласно варианту осуществления настоящего раскрытия.
[13] Фиг. 7A и 7B иллюстрируют матрицу C, принадлежащую базовой матрице согласно варианту осуществления настоящего раскрытия.
[14] Фиг. 8A и 8B иллюстрируют матрицу C, принадлежащую базовой матрице согласно варианту осуществления настоящего раскрытия.
[15] Фиг. 9 является блок-схемой последовательности операций, иллюстрирующей способ выполнения кодирования на основе матрицы контроля по четности LDPC-кода согласно варианту осуществления настоящего раскрытия.
[16] Фиг. 10 является блок-схемой последовательности операций, иллюстрирующей способ процедуры выполнения декодирования для транспортного блока на основе любой из матриц контроля по четности двух типов согласно другому варианту осуществления настоящего раскрытия.
[17] Фиг. 11 является блок-схемой последовательности операций, иллюстрирующей способ выполнения сегментации на кодовые блоки на основе матрицы контроля по четности LDPC согласно другому варианту осуществления настоящего раскрытия.
[18] Фиг. 12 является блок-схемой последовательности операций, иллюстрирующей способ выполнения процедуры декодирования на основе матрицы контроля по четности согласно другому варианту осуществления настоящего раскрытия.
Оптимальный режим осуществления изобретения
[19] Вышеописанные характеристики и нижеприведенное подробное описание представляют собой просто примерные подробности, которые предоставляются для того, чтобы упрощать описание и понимание этого раскрытия. Более конкретно, это раскрытие может реализовываться в другом формате без ограничения только примерным вариантом осуществления, представленным в данном документе. Нижеприведенные примерные варианты осуществления представляют собой просто примеры, которые предоставляются для того, чтобы полностью раскрывать это раскрытие и описывать это раскрытие специалистам в области техники, к которой относится это раскрытие. Соответственно, если существует несколько способов для реализации элементов настоящего раскрытия, следует прояснять, что это раскрытие может реализовываться посредством любого конкретного или аналогичного способа.
[20] В этом раскрытии, если структура описывается как включающая в себя конкретные элементы, либо если процедура описывается как включающая в себя конкретные этапы процесса, это указывает то, что другие элементы или другие этапы процесса могут быть дополнительно включены. Более конкретно, должно быть очевидным то, что термины, используемые в этом раскрытии, приводятся просто для того, чтобы описывать конкретный примерный вариант осуществления настоящего раскрытия, и то, что такие термины не используются для того, чтобы ограничивать принцип или идею этого раскрытия. Кроме того, также должно быть очевидным то, что примеры, приводимые для того, чтобы упрощать понимание изобретения, также включают в себя комплементарные варианты осуществления данных примеров.
[21] Каждому из терминов, используемых в этом раскрытии, предоставляется значение, которое, в общем, может пониматься специалистами в области техники, к которой относится это раскрытие. Каждый из терминов, которые, в общем, используются в данном документе, должен пониматься и интерпретироваться в силу своего универсального смысла в соответствии с контекстом этого раскрытия. Кроме того, термины, используемые в этом раскрытии, не должны интерпретироваться в качестве чрезмерно идеального или формального смысла, если явно не указано иное. Прилагаемые чертежи предоставляются для того, чтобы описывать примерный вариант осуществления этого раскрытия.
[22] Фиг. 1 является блок-схемой системы беспроводной связи согласно варианту осуществления настоящего раскрытия.
[23] Ссылаясь на фиг. 1, система беспроводной связи может включать в себя передающее пользовательское оборудование 10 (UE) и приемное UE 20.
[24] Передающее UE 10 может включать в себя LDPC-кодер 100 и модулятор 200. LDPC-кодер 100 может принимать данные m, кодировать принимаемые данные m и выводить кодовое слово c. Модулятор 200 может принимать кодовое слово c и выполнять радиомодуляцию для принимаемого кодового слова c. Радиомодулированное кодовое слово может передаваться в приемное UE 20 через антенну.
[25] Можно принимать во внимание, что процессор (не показан) передающего UE 10 включает в себя LDPC-кодер 100 и модулятор 200 и соединяется с антенной передающего UE 10.
[26] Приемное UE 20 может включать в себя демодулятор 300 и LDPC-декодер 400. Демодулятор 300 может принимать радиомодулированное кодовое слово через антенну и демодулировать радиомодулированное кодовое слово в кодовое слово c. LDPC-декодер 400 может принимать кодовое слово c, декодировать кодовое слово c и выводить данные m.
[27] Можно принимать во внимание, что процессор (не показан) приемного UE 20 включает в себя демодулятор 300 и LDPC-декодер 400 и соединяется с антенной приемного UE 20.
[28] Другими словами, система беспроводной связи по фиг. 1 может кодировать данные m в кодовое слово c с использованием LDPC-кодера 100 и декодировать кодовое слово c в данные m с использованием LDPC-декодера 400.
[29] В силу этого, данные могут стабильно передаваться и приниматься между передающим UE 10 и приемным UE 20. Способ LDPC-кодирования и способ декодирования согласно настоящему варианту осуществления могут осуществляться на основе матрицы H контроля по четности.
[30] В настоящем раскрытии, данные m могут упоминаться как входные данные. Матрица H контроля по четности может представлять матрицу для проверки того, включена или нет ошибка в кодовое слово c, принимаемое посредством LDPC-декодера 400. Матрица H контроля по четности может предварительно сохраняться в запоминающем устройстве (не показано) каждого из передающего UE 10 и приемного UE 20.
[31] В дальнейшем в этом документе, описываются варианты осуществления настоящего раскрытия исходя из того, что применяется квазициклический LDPC-код. Матрица H контроля по четности может включать в себя множество субматриц P. Каждая субматрица P может представлять собой нулевую матрицу O или циркулянтную матрицу, полученную посредством сдвига единичной матрицы I.
[32] Чтобы кодировать данные из общего линейного блочного кода, требуется порождающая матрица G. Согласно вышеуказанному предположению, поскольку настоящий вариант осуществления основан на квазициклическом LDPC-способе, LDPC-кодер 100 может кодировать данные m в кодовое слово c с использованием матрицы H контроля по четности без дополнительной порождающей матрицы G.
[33] LDPC-кодер 100 может кодировать данные m в кодовое слово c с использованием матрицы H контроля по четности.
[34] уравнение 1
[35] Что касается уравнения 1, кодовое слово c, сформированное посредством LDPC-кодера 100, может разделяться на данные m и бит p четности.
[36] Например, данные m могут соответствовать набору двоичных данных [m_0, m_1, m_2, ..., m_K-1]. Таким образом, очевидно, что длина данных m, которые должны кодироваться, составляет K.
[37] Например, бит p четности может соответствовать набору двоичных данных [p_0, p_1, p_2, ..., p_N+2Zc-K-1]. Таким образом, очевидно, что длина бита p четности составляет N+2Zc-K. В этом случае, N может составлять 50Zc (т.е. N=50Zc). Zc подробнее поясняется ниже со ссылкой на чертежи.
[38] С точки зрения LDPC-кодера 100, бит p четности для m кодирования данных может извлекаться с использованием матрицы H контроля по четности.
[39] Дополнительно, можно предполагать, что в цепочке канального кодирования, начальные данные размера транспортного блока (в дальнейшем в этом документе, "TBS"), превышающие предварительно установленный пороговый размер (т.е. Kcb, например, 8448 битов), принимаются из верхнего уровня.
[40] В этом случае, начальные данные могут разделяться по меньшей мере на два элемента данных в зависимости от длины K данных (где K является натуральным числом), которые должны кодироваться. Другими словами, длина K данных m может пониматься как размер кодового блока (CBS).
[41] Очевидно, что матрица H контроля по четности согласно варианту осуществления настоящего раскрытия применяется, когда CBS не превышает предварительно определенное пороговое значение (например, 2040 битов).
[42] Между тем, LDPC-декодер 400 может определять то, присутствует или нет ошибка в принимаемом кодовом слове c, на основе матрицы H контроля по четности. То, присутствует или нет ошибка в принимаемом кодовом слове c, может проверяться посредством LDPC-декодера 400 на основе уравнения 2.
[43] уравнение 2
[44] Как указано в уравнении 2, когда умножение матрицы H контроля по четности на транспонированную матрицу кодового слова c равно 0, кодовое слово c, принимаемое посредством приемного UE 20, может определяться как не включающее в себя значение ошибки.
[45] Когда умножение матрицы H контроля по четности на транспонированную матрицу кодового слова c не равно 0, кодовое слово c, принимаемое посредством приемного UE 20, может определяться как включающее в себя значение ошибки.
[46] Фиг. 2 является схемой, на которую ссылаются, чтобы пояснять характеристики субматрицы P.
[47] Ссылаясь на фиг. 1 и 2, матрица H контроля по четности может включать в себя множество субматриц P_y (где y является целым числом). В этом случае, можно принимать во внимание, что каждая субматрица P_y представляет собой матрицу, полученную посредством сдвига единичной матрицы I, имеющей размер ZcxZc, вправо на конкретное значение y.
[48] В частности, поскольку подстрочный индекс y субматрицы P_1 по фиг. 2 равен 1, субматрица P_1 может пониматься как матрица, полученная посредством сдвига всех элементов, включенных в единичную матрицу I, имеющую размер ZcxZc, вправо на один столбец. В этом раскрытии, Zc может упоминаться как значение подъема.
[49] Хотя не показано на фиг. 2, поскольку подстрочный индекс y субматрицы P_0 равен 0, субматрица P_0 может пониматься как единичная матрица I, имеющая размер ZcxZc.
[50] Помимо этого, поскольку подстрочный индекс y субматрицы P_-1 равен -1, субматрица P_-1 может пониматься как нулевая матрица, имеющая размер ZcxZc.
[51] Фиг. 3 является схемой, иллюстрирующей матрицу контроля по четности согласно варианту осуществления настоящего раскрытия.
[52] Ссылаясь на фиг. 1-3, одна субматрица P_am,n может задаваться в каждом местоположении m,n посредством каждой строки m (где m является натуральным числом в 1-42) и каждого столбца n (где n является натуральным числом в 1-52) матрицы H контроля по четности по фиг. 3.
[53] Подстрочный индекс (т.е. am,n), соответствующий заданному местоположению m,n матрицы H контроля по четности по фиг. 3, задается равным целочисленному значению и может упоминаться как значение индекса сдвига.
[54] Каждая субматрица P_am,n по фиг. 3 может пониматься как матрица, полученная посредством сдвига единичной матрицы I, имеющей размер ZcxZc, вправо на значение am,n индекса сдвига, соответствующее местоположению (m,n). Таким образом, фактический размер матрицы H контроля по четности по фиг. 3 может пониматься как (mxZc)x(nxZc).
[55] Например, значение Zc подъема согласно настоящему варианту осуществления может составлять любое из 15, 30, 60, 120 и 240. В качестве другого примера, значение Zc подъема может составлять любое из 3, 6, 12, 24, 48, 96, 192 и 384.
[56] Фиг. 4 является схемой, иллюстрирующей характеристическую матрицу, соответствующую матрице контроля по четности согласно варианту осуществления настоящего раскрытия.
[57] Ссылаясь на фиг. 1-4, элементы (т.е. a1,1-am,n) согласно местоположению m,n, определенному посредством каждой строки m (где m является натуральным числом в 1-42) и каждого столбца n (где n является натуральным числом в 1-52) характеристической матрицы Hc по фиг. 4, могут задаваться в качестве значений индекса сдвига в соответствующих местоположениях матрицы H контроля по четности по фиг. 3.
[58] Таким образом, матрица H контроля по четности по фиг. 3 может получаться посредством элементов согласно местоположению m,n характеристической матрицы Hc по фиг. 4 и предварительно установленному значению Zc подъема.
[59] Элемент am,n характеристической матрицы Hc по фиг. 4 может задаваться так, как указано ниже в уравнении 3.
[60] уравнение 3
[61] Значение Zc подъема уравнения 3 может составлять любое из 15, 30, 60, 120 и 240. В качестве другого примера, значение Zc подъема может составлять любое из 3, 6, 12, 24, 48, 96, 192 и 384.
[62] В уравнении 3, Vm,n может представлять собой элемент соответствующего местоположения m,n в базовой матрице (далее "Hb"), которая описывается ниже.
[63] Например, можно предполагать, что значение am,n индекса сдвига, соответствующее местоположению m,n матрицы H контроля по четности, полученной посредством уравнения 3, равно или выше 1.
[64] В этом случае, субматрица P_am,n, соответствующая местоположению m,n по фиг. 3, может пониматься как матрица, полученная посредством сдвига всех элементов, включенных в единичную матрицу I, имеющую размер ZcxZc (где Zc является натуральным числом), вправо на значение индекса сдвига (т.е. am,n), соответствующее местоположению (m,n) по фиг. 3.
[65] В качестве другого примера, можно предполагать, что значение am,n индекса сдвига, соответствующее местоположению m,n матрицы H контроля по четности, полученной посредством уравнения 3, равно 0.
[66] В этом случае, субматрица P_am,n, соответствующая местоположению m,n по фиг. 3, может поддерживать единичную матрицу I, имеющую размер ZcxZc (где Zc является натуральным числом).
[67] В качестве еще одного другого примера, можно предполагать, что значение am,n индекса сдвига, соответствующее местоположению m,n матрицы H контроля по четности, полученной посредством уравнения 3, равно -1.
[68] В этом случае, субматрица P_am,n, соответствующая местоположению m,n по фиг. 3, может заменяться нулевой матрицей, имеющей размер ZcxZc.
[69] Фиг. 5 является схемой, иллюстрирующей структуру базовой матрицы для матрицы контроля по четности согласно варианту осуществления настоящего раскрытия.
[70] Ссылаясь на фиг. 1-5, матрица H контроля по четности по фиг. 3 может формироваться на основе характеристической матрицы Hc по фиг. 4 и значения Zc подъема. Характеристическая матрица Hc по фиг. 4 может получаться посредством операции уравнения 3 на основе базовой матрицы Hb по фиг. 5 и значения Zc подъема.
[71] Ссылаясь на фиг. 1-5, базовая матрица Hb по фиг. 3 согласно настоящему варианту осуществления может включать в себя 4 субматрицы A, B, C и D.
[72] Размер базовой матрицы Hb согласно настоящему варианту осуществления может составлять 42×52. Предварительно определенный элемент Vm,n может располагаться в каждом местоположении m,n, заданном посредством каждой строки m (где m является натуральным числом в 1-42) и каждого столбца n (где n является натуральным числом в 1-52) базовой матрицы Hb.
[73] Матрица A по фиг. 5 может включать в себя множество элементов, соответствующих 1-ому - 17-ому столбцам базовой матрицы Hb в 1-ой - 7-ой строках базовой матрицы Hb. Матрица A подробнее поясняется ниже со ссылкой на фиг. 6.
[74] Матрица B по фиг. 5 может включать в себя элементы, соответствующие 18-ому - 52-ому столбцам базовой матрицы Hb в 1-ой - 7-ой строках базовой матрицы Hb, которые равны -1.
[75] Матрица C по фиг. 5 может включать в себя множество элементов, соответствующих 1-ому - 17-ому столбцам базовой матрицы Hb в 8-ой - 42-ой строках базовой матрицы Hb. Матрица C подробнее поясняется ниже со ссылкой на фиг. 7A и 7B.
[76] Матрица D по фиг. 5 может включать в себя множество элементов, соответствующих 18-ому - 52-ому столбцам базовой матрицы Hb в 8-ой - 42-ой строках базовой матрицы Hb. Матрица D подробнее поясняется ниже со ссылкой на фиг. 8A и 8B.
[77] Помимо этого, элементы, соответствующие множеству конкретных предварительно определенных столбцов базовой матрицы Hb, могут прореживаться. Например, элементы, соответствующие 1-ому и 2-ому столбцам базовой матрицы Hb, могут прореживаться.
[78] В дальнейшем в этом документе, подробно описываются соответствующие элементы Vm,n матриц A, B, C и D, включенных в базовую матрицу Hb, со ссылкой на нижеприведенные чертежи.
[79] Фиг. 6 иллюстрирует матрицу A, включенную в базовую матрицу согласно варианту осуществления настоящего раскрытия.
[80] Ссылаясь на фиг. 1-6, элементы Vm,n, заданные посредством 1-ой строки (m=1) и 1-ого - 17-ого столбцов (n=1, ..., 17) матрицы A, принадлежащей базовой матрице Hb, могут представлять собой {145, 131, 71, 21, -1, -1, 23, -1, -1, 112, 1, 0, -1, -1, -1, -1, -1}.
[81] Элементы Vm,n, заданные посредством 2-ой строки (m=2) и 1-ого - 17-ого столбцов (n=1, ..., 17) матрицы A, принадлежащей базовой матрице Hb, могут представлять собой {142, -1, -1, 174, 183, 27, 96, 23, 9, 167, -1, 0, 0, -1, -1, -1, -1}.
[82] Элементы Vm,n, заданные посредством 3-ей строки (m=3) и 1-ого - 17-ого столбцов (n=1, ..., 17) матрицы A, принадлежащей базовой матрице Hb, могут представлять собой {74, 31, -1, 3, 53, -1, -1, -1, 155, -1, 0, -1, 0, 0, -1, -1, -1}.
[83] Элементы Vm,n, заданные посредством 4-ой строки (m=4) и 1-ого - 17-ого столбцов (n=1, ..., 17) матрицы A, принадлежащей базовой матрице Hb, могут представлять собой {-1, 239, 171, -1, 95, 110, 159, 199, 43, 75, 1, -1, -1, 0, -1, -1, -1}.
[84] Элементы Vm,n, заданные посредством 5-ой строки (m=5) и 1-ого - 17-ого столбцов (n=1, ..., 17) матрицы A, принадлежащей базовой матрице Hb, могут представлять собой {29, 140, -1, -1, -1, -1, -1, -1, -1, -1, -1, 180, -1, -1, 0, -1, -1}.
[85] Элементы Vm,n, заданные посредством 6-ой строки (m=6) и 1-ого - 17-ого столбцов (n=1, ..., 17) матрицы A, принадлежащей базовой матрице Hb, могут представлять собой {121, 41, -1, -1, -1, 169, -1, 88, -1, -1, -1, 207, -1, -1, -1, 0, -1}.
[86] Элементы Vm,n, заданные посредством 7-ой строки (m=7) и 1-ого - 17-ого столбцов (n=1, ..., 17) матрицы A, принадлежащей базовой матрице Hb, могут представлять собой {137, -1, -1, -1, -1, 72, -1, 172, -1, 124, -1, 56, -1, -1, -1, -1, 0}.
[87] Ссылаясь на фиг. 6, набор столбцов, соответствующих 1-ому - 10-ому столбцам (n=1, ..., 10) матрицы A, могут упоминаться как информационные столбцы. Максимальное значение Kb для информационных столбцов базовой матрицы Hb согласно настоящему варианту осуществления может быть равно 10. Таким образом, число Kb информационных столбцов базовой матрицы Hb может переменно задаваться согласно TBS B начальных данных, принимаемых из верхнего уровня.
[88] Число Kb информационных столбцов может быть ассоциировано с длиной K входных данных (например, m на фиг. 1), которые должны кодироваться, и значением Zc подъема, как указано в уравнении 4.
[89] Согласно варианту осуществления по фиг. 6, значение Zc подъема уравнения 4 может составлять любое из 15, 30, 60, 120 и 240. В настоящем раскрытии, значение Zc подъема может составлять значение, обычно используемое в базовой матрице Hb.
[90] уравнение 4
Zc=K/Kb
[91] Что касается уравнения 4, максимальное информационное битовое значение K входных данных (m на фиг. 1), которое кодируется (или может кодироваться) на основе матрицы контроля по четности согласно настоящему раскрытию, может составлять 150, 300, 600, 1200 или 2400.
[92] Помимо этого, в отличие от варианта осуществления по фиг. 6, значение Zc подъема может составлять любое из 3, 6, 12, 24, 48, 96, 192 и 384. В этом случае, максимальное информационное битовое значение K входных данных (m на фиг. 1), которое кодируется (или может кодироваться), на основе матрицы контроля по четности, может составлять 30, 60, 120, 240, 480, 960, 1920 или 3840.
[93] Для ссылки, матрица A 7×17 по фиг. 6 согласно настоящему варианту осуществления может быть такой, как указано в таблице 1.
[94] Табл. 1
[95] Фиг. 7A и 7B иллюстрируют матрицу C, принадлежащую базовой матрице согласно варианту осуществления настоящего раскрытия.
[96] Ссылаясь на фиг. 1-6 и 7A, элементы Vm,n, соответствующие 1-ому - 17-ому столбцам (n=1, ..., 17) базовой матрицы Hb в 8-ой строке (m=8) матрицы C, принадлежащей базовой матрице Hb, могут представлять собой {-1, 86, -1, -1, -1, 186, -1, 87, -1, -1, -1, 172, -1, 154, -1, -1, -1}.
[97] Элементы Vm,n, соответствующие 1-ому - 17-ому столбцам (n=1, ..., 17) базовой матрицы Hb в 9-ой строке (m=9) матрицы C, принадлежащей базовой матрице Hb, могут представлять собой {176, 169, -1, -1, -1, -1, -1, -1, -1, -1, -1, -1, 225, -1, -1, -1, -1}.
[98] Элементы Vm,n, соответствующие 1-ому - 17-ому столбцам (n=1, ..., 17) базовой матрицы Hb в 10-ой строке (m=10) матрицы C, принадлежащей базовой матрице Hb, могут представлять собой {-1, 167, -1, -1, -1, -1, -1, -1, 238, -1, 48, 68, -1, -1, -1, -1, -1}.
[99] Элементы Vm,n, соответствующие 1-ому - 17-ому столбцам (n=1, ..., 17) базовой матрицы Hb в 11-ой строке (m=11) матрицы C, принадлежащей базовой матрице Hb, могут представлять собой {38, 217, -1, -1, -1, -1, 208, 232, -1, -1, -1, -1, -1, -1, -1, -1, -1}.
[100] Элементы Vm,n, соответствующие 1-ому - 17-ому столбцам (n=1, ..., 17) базовой матрицы Hb в 12-ой строке (m=12) матрицы C, принадлежащей базовой матрице Hb, могут представлять собой {178, -1, -1, -1, -1, -1, -1, 214, -1, 168, -1, -1, -1, 51, -1, -1, -1}.
[101] Элементы Vm,n, соответствующие 1-ому - 17-ому столбцам (n=1, ..., 17) базовой матрицы Hb в 13-ой строке (m=13) матрицы C, принадлежащей базовой матрице Hb, могут представлять собой {-1, 124, -1, 122, -1, -1, -1, -1, -1, -1, -1, 72, -1, -1, -1, -1, -1}.
[102] Элементы Vm,n, соответствующие 1-ому - 17-ому столбцам (n=1, ..., 17) базовой матрицы Hb в 14-ой строке (m=14) матрицы C, принадлежащей базовой матрице Hb, могут представлять собой {48, 57, -1, -1, -1, -1, -1, -1, 167, -1, -1, -1, -1, 219, -1, -1, -1}.
[103] Элементы Vm,n, соответствующие 1-ому - 17-ому столбцам (n=1, ..., 17) базовой матрицы Hb в 15-ой строке (m=15) матрицы C, принадлежащей базовой матрице Hb, могут представлять собой {-1, 82, -1, -1, -1, -1, 232, -1, -1, -1, -1, 204, -1, 162, -1, -1, -1}.
[104] Элементы Vm,n, соответствующие 1-ому - 17-ому столбцам (n=1, ..., 17) базовой матрицы Hb в 16-ой строке (m=16) матрицы C, принадлежащей базовой матрице Hb, могут представлять собой {38, -1, -1, -1, -1, -1, -1, -1, -1, -1, 217, 157, -1, -1, -1, -1, -1}.
[105] Элементы Vm,n, соответствующие 1-ому - 17-ому столбцам (n=1, ..., 17) базовой матрицы Hb в 17-ой строке (m=17) матрицы C, принадлежащей базовой матрице Hb, могут представлять собой {-1, 170, -1, -1, -1, -1, -1, -1, -1, 23, -1, 175, 202, -1, -1, -1, -1}.
[106] Элементы Vm,n, соответствующие 1-ому - 17-ому столбцам (n=1, ..., 17) базовой матрицы Hb в 18-ой строке (m=18) матрицы C, принадлежащей базовой матрице Hb, могут представлять собой {-1, 196, -1, -1, -1, 173, -1, -1, -1, -1, -1, 195, 218, -1, -1, -1, -1}.
[107] Элементы Vm,n, соответствующие 1-ому - 17-ому столбцам (n=1, ..., 17) базовой матрицы Hb в 19-ой строке (m=19) матрицы C, принадлежащей базовой матрице Hb, могут представлять собой {128, -1, -1, -1, -1, -1, 211, 210, -1, -1, -1, -1, -1, -1, -1, -1, -1}.
[108] Элементы Vm,n, соответствующие 1-ому - 17-ому столбцам (n=1, ..., 17) базовой матрицы Hb в 20-ой строке (m=20) матрицы C, принадлежащей базовой матрице Hb, могут представлять собой {39, 84, -1, -1, -1, -1, -1, -1, -1, -1, 88, -1, -1, -1, -1, -1, -1}.
[109] Элементы Vm,n, соответствующие 1-ому - 17-ому столбцам (n=1, ..., 17) базовой матрицы Hb в 21-ой строке (m=21) матрицы C, принадлежащей базовой матрице Hb, могут представлять собой {-1, 117, -1, -1, 227, -1, -1, -1, -1, -1, -1, 6, -1, -1, -1, -1, -1}.
[110] Элементы Vm,n, соответствующие 1-ому - 17-ому столбцам (n=1, ..., 17) базовой матрицы Hb в 22-ой строке (m=22) матрицы C, принадлежащей базовой матрице Hb, могут представлять собой {238, -1, -1, -1, -1, -1, -1, -1, 13, -1, -1, -1, -1, 11, -1, -1, -1}.
[111] Элементы Vm,n, соответствующие 1-ому - 17-ому столбцам (n=1, ..., 17) базовой матрицы Hb в 23-ей строке (m=23) матрицы C, принадлежащей базовой матрице Hb, могут представлять собой {-1, 195, 44, -1, -1, -1, -1, -1, -1, -1, -1, -1, -1, -1, -1, -1, -1}.
[112] Элементы Vm,n, соответствующие 1-ому - 17-ому столбцам (n=1, ..., 17) базовой матрицы Hb в 24-ой строке (m=10) матрицы C, принадлежащей базовой матрице Hb, могут представлять собой {5, -1, -1, 94, -1, 111, -1, -1, -1, -1, -1, -1, -1, -1, -1, -1, -1}.
[113] Элементы Vm,n, соответствующие 1-ому - 17-ому столбцам (n=1, ..., 17) базовой матрицы Hb в 25-ой строке (m=25) матрицы C, принадлежащей базовой матрице Hb, могут представлять собой {-1, 81,19, -1, -1, -1, -1, -1, -1, 130, -1, -1, -1, -1, -1, -1, -1}.
[114] Элементы Vm,n, соответствующие 1-ому - 17-ому столбцам (n=1, ..., 17) базовой матрицы Hb в 26-ой строке (m=26) матрицы C, принадлежащей базовой матрице Hb, могут представлять собой {66, -1, -1, -1, -1, 95, -1, -1, -1, -1, -1, -1, -1, -1, -1, -1, -1}.
[115] Элементы Vm,n, соответствующие 1-ому - 17-ому столбцам (n=1, ..., 17) базовой матрицы Hb в 27-ой строке (m=27) матрицы C, принадлежащей базовой матрице Hb, могут представлять собой {-1, -1, 146, -1, -1, -1, -1, 66, -1, -1, -1, -1, 190, 86, -1, -1, -1}.
[116] Для ссылки, части матрицы C, упомянутой на фиг. 7A, согласно настоящему варианту осуществления может быть такой, как указано в таблице 2.
[117] Табл. 2
[118] Ссылаясь на фиг. 1-6 и фиг. 7B, элементы Vm,n, соответствующие 1-ому - 17-ому столбцам (n=1, ..., 17) базовой матрицы Hb в 28-ой строке (m=10) матрицы C, принадлежащей базовой матрице Hb, могут представлять собой {64, -1, -1, -1, -1, -1, 181, -1, -1, -1, -1, -1, -1, -1, -1, -1, -1}.
[119] Элементы Vm,n, соответствующие 1-ому - 17-ому столбцам (n=1, ..., 17) базовой матрицы Hb в 29-ой строке (m=29) матрицы C, принадлежащей базовой матрице Hb, могут представлять собой {-1 7, 144, -1, -1, 16, -1, -1, -1, -1, -1, -1, -1, -1, -1, -1, -1}.
[120] Элементы Vm,n, соответствующие 1-ому - 17-ому столбцам (n=1, ..., 17) базовой матрицы Hb в 30-ой строке (m=30) матрицы C, принадлежащей базовой матрице Hb, могут представлять собой {25, -1, -1, -1, 57, -1, -1, -1, -1, -1, -1, -1, -1, -1, -1, -1, -1}.
[121] Элементы Vm,n, соответствующие 1-ому - 17-ому столбцам (n=1, ..., 17) базовой матрицы Hb в 31-ой строке (m=31) матрицы C, принадлежащей базовой матрице Hb, могут представлять собой {-1, -1, 37, -1, -1, 139, -1, 221, -1, 17, -1, -1, -1, -1, -1, -1, -1}.
[122] Элементы Vm,n, соответствующие 1-ому - 17-ому столбцам (n=1, ..., 17) базовой матрицы Hb в 32-ой строке (m=32) матрицы C, принадлежащей базовой матрице Hb, могут представлять собой {-1, 201, -1, -1, -1, -1, -1, -1, -1, -1, -1, -1, -1, 46, -1, -1, -1}.
[123] Элементы Vm,n, соответствующие 1-ому - 17-ому столбцам (n=1, ..., 17) базовой матрицы Hb в 33-ей строке (m=33) матрицы C, принадлежащей базовой матрице Hb, могут представлять собой {179, -1, -1, -1, -1, 14, -1, -1, -1, -1, -1, -1, 116, -1, -1, -1, -1}.
[124] Элементы Vm,n, соответствующие 1-ому - 17-ому столбцам (n=1, ..., 17) базовой матрицы Hb в 34-ой строке (m=34) матрицы C, принадлежащей базовой матрице Hb, могут представлять собой {-1, -1, 46, -1, -1, -1, -1, 2, -1, -1, 106, -1, -1, -1, -1, -1, -1}.
[125] Элементы Vm,n, соответствующие 1-ому - 17-ому столбцам (n=1, ..., 17) базовой матрицы Hb в 35-ой строке (m=35) матрицы C, принадлежащей базовой матрице Hb, могут представлять собой {184, -1, -1, -1, -1, -1, -1, -1, -1, -1, -1, -1, 135 141, -1, -1, -1}.
[126] Элементы Vm,n, соответствующие 1-ому - 17-ому столбцам (n=1, ..., 17) базовой матрицы Hb в 36-ой строке (m=36) матрицы C, принадлежащей базовой матрице Hb, могут представлять собой {-1, 85, -1, -1, -1, 225, -1, -1, -1, -1, -1, 175, -1, -1, -1, -1, -1}.
[127] Элементы Vm,n, соответствующие 1-ому - 17-ому столбцам (n=1, ..., 17) базовой матрицы Hb в 37-ой строке (m=37) матрицы C, принадлежащей базовой матрице Hb, могут представлять собой {178, -1, 112, -1, -1, -1, -1, 106, -1, -1, -1, -1, -1, -1, -1, -1, -1}.
[128] Элементы Vm,n, соответствующие 1-ому - 17-ому столбцам (n=1, ..., 17) базовой матрицы Hb в 38-ой строке (m=38) матрицы C, принадлежащей базовой матрице Hb, могут представлять собой {-1, -1, -1, -1, -1, -1, -1, -1, -1, -1, 154, -1, -1, 114, -1, -1, -1}.
[129] Элементы Vm,n, соответствующие 1-ому - 17-ому столбцам (n=1, ..., 17) базовой матрицы Hb в 39-ой строке (m=39) матрицы C, принадлежащей базовой матрице Hb, могут представлять собой {-1, 42, -1, -1, -1, 41, -1, -1, -1, -1, -1, 105, -1, -1, -1, -1, -1}.
[130] Элементы Vm,n, соответствующие 1-ому - 17-ому столбцам (n=1, ..., 17) базовой матрицы Hb в 40-ой строке (m=40) матрицы C, принадлежащей базовой матрице Hb, могут представлять собой {167, -1, -1, -1, -1, -1, -1, 45, -1, -1, -1, -1, 189, -1, -1, -1, -1}.
[131] Элементы Vm,n, соответствующие 1-ому - 17-ому столбцам (n=1, ..., 17) базовой матрицы Hb в 41-ой строке (m=41) матрицы C, принадлежащей базовой матрице Hb, могут представлять собой {-1, -1, 78, -1, -1, -1, -1, -1, -1, -1, 67, -1, -1, 180, -1, -1, -1}.
[132] Элементы Vm,n, соответствующие 1-ому - 17-ому столбцам (n=1, ..., 17) базовой матрицы Hb в 42-ой строке (m=42) матрицы C, принадлежащей базовой матрице Hb, могут представлять собой {-1, 53, -1, -1, -1, 215, -1, -1, -1, -1, -1, 230, -1, -1, -1, -1, -1}.
[133] Для ссылки, части матрицы C, упомянутой на фиг. 7B, согласно настоящему варианту осуществления может быть такой, как указано в таблице 3.
[134] Табл. 3
[135] Фиг. 8A и 8B иллюстрируют матрицу D, принадлежащую базовой матрице согласно варианту осуществления настоящего раскрытия.
[136] Ссылаясь на фиг. 1-8A, матрица D, принадлежащая базовой матрице Hb, может включать в себя множество элементов, соответствующих 18-ому - 52-ому столбцам (n=18, ..., 52) базовой матрицы Hb в 8-ой - 25-ой строках (m=8, ..., 25) базовой матрицы Hb.
[137] Ссылаясь на фиг. 1-7 и 8B, матрица D, принадлежащая базовой матрице Hb, может включать в себя множество элементов, соответствующих 18-ому - 52-ому столбцам (n=18, ..., 52) базовой матрицы Hb в 26-ой - 42-ой строках (m=26, ..., 42) базовой матрицы Hb.
[138] 18 диагональных элементов, проиллюстрированных на фиг. 8A, могут пониматься как множество элементов, соответствующих множеству местоположений, заданных посредством множества строк (m=8, ..., 25) и множества столбцов (n=18, ..., 52), удовлетворяющих уравнению 5, указываемому ниже.
[139] Аналогично, 17 диагональных элементов, проиллюстрированных на фиг. 8B, могут пониматься как элементы, соответствующие местоположениям, заданным посредством строк (m=26, ..., 42) и столбцов (n=18, ..., 52), удовлетворяющих уравнению 5, указываемому ниже.
[140] уравнение 5
m+10=n
[141] Фиг. 9 является блок-схемой последовательности операций, иллюстрирующей способ выполнения кодирования на основе матрицы контроля по четности LDPC-кода согласно варианту осуществления настоящего раскрытия.
[142] Ссылаясь на фиг. 1-9, UE согласно этому варианту осуществления может формировать матрицу контроля по четности LDPC-кода на этапе S910.
[143] Матрица контроля по четности согласно этому варианту осуществления может соответствовать характеристической матрице. Характеристическая матрица может включать в себя максимум 10 информационных столбцов для входных данных.
[144] Каждый элемент характеристической матрицы может соответствовать значению индекса сдвига, определенному через операцию по модулю между элементом местоположения, соответствующего элементу характеристической матрицы в базовой матрице, и значением подъема. Помимо этого, базовая матрица может представлять собой матрицу 42×52. Как описано выше, базовая матрица может задаваться как форма, как показано на фиг. 5.
[145] В этом раскрытии, значение подъема может быть ассоциировано с длиной входных данных. В этом раскрытии, значение подъема может определяться в качестве одного из 15, 30, 60, 120 и 240.
[146] Матрица A (т.е. по фиг. 5), принадлежащая базовой матрице Hb этого раскрытия, может включать в себя множество элементов, соответствующих 1-ому - 17-ому столбцам базовой матрицы в 1-ой - 7-ой строках базовой матрицы. В этом случае, несколько элементов матрицы A (т.е. по фиг. 5) могут соответствовать элементам, показанным на фиг. 6.
[147] Матрица B (т.е. B по фиг. 5), принадлежащая базовой матрице Hb этого раскрытия, может включать в себя множество элементов, соответствующих 18-ому - 52-ому столбцам базовой матрицы в 1-ой - 7-ой строках базовой матрицы.
[148] В частности, все элементы, соответствующие 18-ому - 52-ому столбцам базовой матрицы в 1-ой строке базовой матрицы Hb, могут быть равны -1. Все элементы, соответствующие 18-ому - 52-ому столбцам базовой матрицы во второй строке базовой матрицы, могут быть равны -1. Все элементы, соответствующие 18-ому - 52-ому столбцам базовой матрицы в 3-ей строке базовой матрицы, могут быть равны -1. Все элементы, соответствующие 18-ому - 52-ому столбцам базовой матрицы в 4-ой строке базовой матрицы, могут быть равны -1.
[149] Все элементы, соответствующие 18-ому - 52-ому столбцам базовой матрицы в 5-ой строке базовой матрицы, могут быть равны -1. Все элементы, соответствующие 18-ому - 52-ому столбцам базовой матрицы в 6-ой строке базовой матрицы, могут быть равны -1. Все элементы, соответствующие 18-ому - 52-ому столбцам базовой матрицы в 7-ой строке базовой матрицы, могут быть равны -1.
[150] Матрица C (т.е. C по фиг. 5), принадлежащая базовой матрице Hb этого раскрытия, может включать в себя множество элементов, соответствующих 1-ому - 17-ому столбцам базовой матрицы в 8-ой - 42-ой строках базовой матрицы. Несколько элементов матрицы C (т.е. C по фиг. 5) могут соответствовать элементам, описанным на фиг. 7A и 7B.
[151] В матрице D (т.е. D по фиг. 5), принадлежащей базовой матрице Hb этого раскрытия, несколько элементов, соответствующих 18-ому - 52-ому столбцам базовой матрицы в 8-ой - 42-ой строках базовой матрицы, могут соответствовать всем элементам единичной матрицы 35×35.
[152] В частности, вышеуказанная операция по модулю уравнения 3 может выполняться, когда элемент, соответствующий характеристической матрице в базовой матрице, составляет целое число, равное или большее 0.
[153] Когда соответствующий элемент в базовой матрице равен -1, операция по модулю уравнения 3 не выполняется, и -1 может определяться в качестве элемента характеристической матрицы. В этом раскрытии, когда соответствующий элемент в базовой матрице Hb равен -1, соответствующий элемент может соответствовать нулевой матрице.
[154] Например, когда значение индекса сдвига равно 0 или натуральному числу, равному или большему 1, каждый элемент характеристической матрицы может соответствовать единичной матрице ZcxZc. Все элементы единичной матрицы могут сдвигаться вправо согласно значению индекса сдвига.
[155] На этапе S920, UE согласно настоящему варианту осуществления может кодировать входные данные с использованием матрицы контроля по четности.
[156] Если настоящий вариант осуществления, описанный со ссылкой на фиг. 1-9, применяется, когда значение индекса сдвига характеристической матрицы по фиг. 4 изменяется согласно длине информационных битов на основе одной базовой матрицы по фиг. 5, может получаться матрица контроля по четности (например, фиг. 3) LDPC-кода, имеющая высокую надежность с точки зрения задержки.
[157] Фиг. 10 является блок-схемой последовательности операций, иллюстрирующей способ процедуры выполнения декодирования для транспортного блока на основе любой из матриц контроля по четности двух типов согласно другому варианту осуществления настоящего раскрытия.
[158] Согласно варианту осуществления по фиг. 10, первая матрица контроля по четности может задаваться на основе базовой матрицы, имеющей размер 46×68. Например, первая матрица контроля по четности может иметь первое максимальное информационное битовое значение (например, 8448).
[159] Согласно варианту осуществления по фиг. 10, вторая матрица контроля по четности может задаваться на основе базовой матрицы, имеющей размер 42×52. Например, вторая матрица контроля по четности может иметь второе максимальное информационное битовое значение (например, 3840). В этом случае, очевидно, что вторая матрица контроля по четности на основе базовой матрицы, имеющей размер 42×52, основана на вышеприведенном описании, предоставленном со ссылкой на фиг. 1-9.
[160] В настоящем раскрытии, первая матрица контроля по четности или вторая матрица контроля по четности могут определяться согласно предварительно определенному правилу во время начальной передачи транспортного блока (TB), имеющего кодовую скорость R, и повторной передачи идентичного TB.
[161] На этапе S1010, UE может определять то, равна или меньше либо нет кодовая скорость R, извлекаемая из индекса схемы модуляции и кодирования (MCS) согласно принимаемой управляющей информации нисходящей линии связи (DCI), предварительно определенного значения (например, 0,25). Если кодовая скорость R, извлекаемая из MCS-индекса, равна или меньше предварительно определенного значения, этап S1020 может выполняться.
[162] На этапе S1020, UE может декодировать кодовый блок (CB) на основе второй матрицы контроля по четности на основе базовой матрицы, имеющей размер 42×52.
[163] Если определяется то, что кодовая скорость R, извлекаемая из MCS-индекса, превышает предварительно определенное значение, на этапе S1010, этап S1030 может выполняться.
[164] На этапе S1030, UE может декодировать на основе CB на первой матрице контроля по четности на основе базовой матрицы, имеющей размер 46×68.
[165] То, какая из первой матрицы контроля по четности и второй матрицы контроля по четности используется в качестве матрицы контроля по четности для процедуры кодирования или декодирования посредством UE, может отличаться согласно кодовой скорости, TBS, CB-размеру, типу услуги, предоставленной в UE, или типу частичной полосы частот, в которой UE принимает сигнал.
[166] Фиг. 11 является блок-схемой последовательности операций, иллюстрирующей способ выполнения CB-сегментации на основе матрицы контроля по четности LDPC согласно другому варианту осуществления настоящего раскрытия.
[167] Согласно варианту осуществления по фиг. 11, первая матрица контроля по четности может задаваться на основе базовой матрицы, имеющей размер 46×68. Первая матрица контроля по четности может иметь первое максимальное информационное битовое значение (например, 8448). Например, первое максимальное информационное битовое значение (например, 8448) может представлять длину входных данных, допускающих кодирование на основе первой матрицы контроля по четности.
[168] Согласно варианту осуществления по фиг. 11, вторая матрица контроля по четности может задаваться на основе базовой матрицы, имеющей размер 42×52. Вторая матрица контроля по четности может иметь второе максимальное информационное битовое значение (например, 3840). Например, второе максимальное информационное битовое значение (например, 3840) может представлять длину входных данных, допускающих кодирование на основе второй матрицы контроля по четности.
[169] В этом случае, вторая матрица контроля по четности на основе базовой матрицы, имеющей размер 42×52, может пониматься на основе вышеприведенного описания, предоставленного со ссылкой на фиг. 1-9.
[170] Ссылаясь на фиг. 10 и 11, на этапе S1110, UE может определять, на основе кодовой скорости для TB, любую из первой матрицы контроля по четности, имеющей первое максимальное информационное битовое значение, и второй матрицы контроля по четности, имеющей второе максимальное информационное битовое значение, в качестве матрицы контроля по четности для кодирования TB.
[171] Чтобы упрощать и прояснять описание фиг. 10, можно предполагать, что кодовая скорость для TB равна или меньше предварительно определенного значения (например, 0,25). Согласно вышеуказанному предположению, UE может определять вторую матрицу контроля по четности в качестве матрицы контроля по четности для кодирования TB.
[172] Если вторая матрица контроля по четности определяется в качестве матрицы контроля по четности, процедура переходит к этапу S1120. Хотя не показано на фиг. 11, если вторая матрица контроля по четности определяется в качестве матрицы контроля по четности, UE может добавлять второй контроль циклическим избыточным кодом (CRC) в 16 битов в TB.
[173] Если первая матрица контроля по четности определяется в качестве матрицы контроля по четности, процедура может завершаться. Хотя не показано на фиг. 11, если первая матрица контроля по четности определяется в качестве матрицы контроля по четности, UE может добавлять первый CRC в 24 бита в TB.
[174] На S1120, UE может выполнять CB-сегментацию для TB на основе второго максимального информационного битового значения второй матрицы контроля по четности. Например, если CB-сегментация выполняется, по меньшей мере два CB могут получаться из TB. Сегментация на кодовые блоки этапа S1120 может выполняться на основе второго максимального информационного битового значения, даже если длина TB превышает первое максимальное информационное битовое значение.
[175] Например, UE может идентифицировать то, применяется первая матрица контроля по четности, или применяется вторая матрица контроля по четности, согласно предварительно согласованному правилу между UE и базовой станцией. Затем, UE может определять то, CRC, применяемый к CB и/или TB, представляет собой CRC первого типа или CRC второго типа, на основе идентифицированного результата.
[176] В вышеприведенном примере, если кодовая скорость извлекается во время передачи по восходящей линии связи, элементы ресурсов (RE), занимаемые посредством мультиплексированной информации, такой как индикатор качества канала (CQI), могут исключаться из процесса вычисления кодовой скорости. Помимо этого, кодовая скорость, применяемая к каждому CB, может вычисляться в состоянии, в котором учитываются RE, занятые посредством прореженной информации, такой как ACK/NACK.
[177] Фиг. 12 является блок-схемой последовательности операций, иллюстрирующей способ выполнения процедуры декодирования на основе матрицы контроля по четности согласно другому варианту осуществления настоящего раскрытия.
[178] Согласно варианту осуществления по фиг. 12, может задаваться первая матрица контроля по четности на основе базовой матрицы, имеющей размер 46×68. Например, первая матрица контроля по четности может иметь первое максимальное информационное битовое значение (например, 8448).
[179] Согласно варианту осуществления по фиг. 12, может задаваться вторая контрольная матрица на основе базовой матрицы, имеющей размер 42×52. Например, вторая матрица контроля по четности может иметь второе максимальное информационное битовое значение (например, 3840). В этом случае, очевидно, что вторая матрица контроля по четности на основе базовой матрицы, имеющей размер 42×52, основана на вышеприведенном описании, предоставленном со ссылкой на фиг. 1-9.
[180] Ссылаясь на фиг. 10-12, на этапе S1210, UE может определять то, указывает или нет DCI диспетчеризацию повторной передачи. Если DCI не указывает диспетчеризацию повторной передачи, процедура может завершаться. Если DCI указывает диспетчеризацию повторной передачи (т.е. когда индикатор новых данных не переключается, или индикатор новых данных задается равным 0), процедура переходит к этапу S1220.
[181] На этапе S1220, UE может выполнять процедуру декодирования на основе матрицы контроля по четности, которая применяется во время начального приема TB. В этом случае, матрица контроля по четности может представлять собой первую матрицу контроля по четности или вторую матрицу контроля по четности.
[182] В частности, UE может выполнять процедуру декодирования на основе матрицы контроля по четности, соответствующей случаю, в котором сначала принимается TB, преобразованный в идентификатор процесса повторной передачи (т.е. случаю, в котором индикатор новых данных переключается, или индикатор новых данных задается равным 1).
Claims (139)
1. Способ кодирования информации посредством передающего устройства с использованием матрицы контроля по четности для кода разреженного контроля по четности, для передачи по каналу связи, при этом способ содержит этапы, на которых:
- определяют посредством передающего устройства матрицу контроля по четности, содержащую по меньшей мере 7Z строк и 17Z столбцов,
- при этом матрица контроля по четности содержит множество субматриц, каждая из которых имеет размеры для ненулевого целого числа Z, при этом субматрица (m, n) матрицы контроля по четности, которая является m-й в направлении строк матрицы контроля по четности и n-й в направлении столбцов матрицы контроля по четности:
- формируют кодированные данные посредством передающего устройства на основе кодирования информации с определенной матрицей контроля по четности и
- передают посредством приемопередатчика передающего устройства кодированные данные по каналу связи.
2. Способ по п. 1, в котором:
3. Способ по п. 1, в котором матрица контроля по четности имеет по меньшей мере строк, содержащих 42 субматрицы размера , которые индексируются посредством m (где ) в направлении строк матрицы контроля по четности, и по меньшей мере 52Z столбцов, содержащих 52 субматрицы размера , которые индексируются посредством индекса n (где ) в направлении столбцов матрицы контроля по четности,
4. Способ по п. 1, в котором формирование кодированных данных посредством передающего устройства на основе кодирования информации с определенной матрицей контроля по четности содержит этап, на котором:
5. Способ по п. 1, в котором Z связано с размером информации, которая кодируется посредством передающего устройства.
6. Способ по п. 5, в котором Z представляет значение подъема, которое равняется любому из 15, 30, 60, 120 или 240.
7. Способ по п. 1, дополнительно содержащий этап, на котором:
8. Способ по п. 1, дополнительно содержащий этапы, на которых:
- определяют посредством передающего устройства индекс схемы модуляции и кодирования (MCS) согласно управляющей информации нисходящей линии связи, принимаемой посредством передающего устройства;
- извлекают посредством передающего устройства и из MCS-индекса кодовую скорость;
- определяют посредством передающего устройства то, что кодовая скорость не удовлетворяет пороговому критерию; и
- на основе определения того, что кодовая скорость не удовлетворяет пороговому критерию, определяют матрицу контроля по четности и выполняют кодирование над информацией с использованием матрицы контроля по четности, чтобы формировать кодированные данные.
- при этом:
10. Передающее устройство, выполненное с возможностью кодировать, на основе матрицы контроля по четности для кода разреженного контроля по четности, информацию для передачи по каналу связи, причем передающее устройство содержит:
- по меньшей мере один процессор и
- по меньшей мере одно компьютерное запоминающее устройство, функционально соединяемое с по меньшей мере одним процессором и хранящее инструкции, которые при выполнении инструктируют по меньшей мере одному процессору выполнять операции, содержащие:
- определение посредством передающего устройства матрицы контроля по четности, содержащей по меньшей мере 7Z строк и 17Z столбцов,
- при этом матрица контроля по четности содержит множество субматриц, каждая из которых имеет размеры для ненулевого целого числа Z, при этом субматрица (m, n) матрицы контроля по четности, которая является m-й в направлении строк матрицы контроля по четности и n-й в направлении столбцов матрицы контроля по четности:
- формирование кодированных данных на основе кодирования информации с определенной матрицей контроля по четности; и
- передачу кодированных данных.
11. Передающее устройство по п. 10, в котором:
12. Устройство по п. 10, в котором матрица контроля по четности имеет по меньшей мере строк, содержащих 42 субматрицы размера , которые индексируются посредством m (где ) в направлении строк матрицы контроля по четности, и по меньшей мере 52Z столбцов, содержащих 52 субматрицы размера , которые индексируются посредством индекса n (где ) в направлении столбцов матрицы контроля по четности,
13. Передающее устройство по п. 10, в котором Z связано с размером информации, которая кодируется посредством передающего устройства.
14. Передающее устройство по п. 13, в котором Z представляет значение подъема, которое равняется любому из 15, 30, 60, 120 или 240.
- при этом:
Applications Claiming Priority (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201762479253P | 2017-03-30 | 2017-03-30 | |
US62/479,253 | 2017-03-30 | ||
US201762479420P | 2017-03-31 | 2017-03-31 | |
US62/479,420 | 2017-03-31 | ||
US201762525219P | 2017-06-27 | 2017-06-27 | |
US62/525,219 | 2017-06-27 | ||
PCT/KR2018/003798 WO2018182369A1 (ko) | 2017-03-30 | 2018-03-30 | 무선 통신 시스템에서 ldpc 부호의 패리티 검사 행렬을 기반으로 부호화를 수행하는 방법 및 이를 이용한 단말 |
Publications (1)
Publication Number | Publication Date |
---|---|
RU2719688C1 true RU2719688C1 (ru) | 2020-04-21 |
Family
ID=63676697
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU2019129807A RU2719688C1 (ru) | 2017-03-30 | 2018-03-30 | Способ для выполнения кодирования на основе матрицы контроля по четности кода разреженного контроля по четности (ldpc) в системе беспроводной связи и терминал с его использованием |
Country Status (14)
Country | Link |
---|---|
US (2) | US11211951B2 (ru) |
EP (1) | EP3605894A4 (ru) |
JP (1) | JP6974493B2 (ru) |
KR (1) | KR102065427B1 (ru) |
CN (1) | CN110402554B (ru) |
AU (1) | AU2018246848B2 (ru) |
BR (1) | BR112019019253B1 (ru) |
CA (1) | CA3057817C (ru) |
CL (1) | CL2019002497A1 (ru) |
MX (1) | MX2019009820A (ru) |
PH (1) | PH12019502212A1 (ru) |
RU (1) | RU2719688C1 (ru) |
SG (1) | SG11201907654TA (ru) |
WO (1) | WO2018182369A1 (ru) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11211951B2 (en) * | 2017-03-30 | 2021-12-28 | Lg Electronics Inc. | Method for encoding based on parity check matrix of LDPC code in wireless communication system and terminal using this |
US10659079B2 (en) * | 2017-05-05 | 2020-05-19 | Mediatek Inc. | QC-LDPC codes |
US10742349B2 (en) * | 2017-07-21 | 2020-08-11 | Samsung Electronics Co., Ltd | Apparatus and method for encoding and decoding channel in communication or broadcasting system |
CN109391367B (zh) * | 2017-08-11 | 2022-12-30 | 华为技术有限公司 | 通信方法和装置 |
US11070314B2 (en) | 2017-08-18 | 2021-07-20 | Nokia Solutions And Networks Oy | Use of LDPC base graphs for NR |
TWI757609B (zh) * | 2018-08-03 | 2022-03-11 | 日商索尼股份有限公司 | 用於通訊的傳輸設備和方法、接收設備和方法 |
US11581907B2 (en) * | 2020-12-18 | 2023-02-14 | Sr Technologies, Inc. | System and method for reception of wireless local area network packets with bit errors |
WO2024130465A1 (zh) * | 2022-12-19 | 2024-06-27 | 华为技术有限公司 | 数据传输的方法和装置 |
WO2024152363A1 (zh) * | 2023-01-20 | 2024-07-25 | 华为技术有限公司 | 一种基于ldpc码的通信方法和通信装置 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2308803C2 (ru) * | 2003-10-14 | 2007-10-20 | Самсунг Электроникс Ко., Лтд. | Способ кодирования кода разреженного контроля четности |
DE602004011861T2 (de) * | 2003-09-04 | 2009-02-12 | DTVG Licensing, Inc., EI Segundo | Verfahren und Vorrichtung für die Encodierung von Low Density Parity Check (LDPC) Codes kurzer Blocklänge |
KR20090093778A (ko) * | 2008-02-29 | 2009-09-02 | 삼성전자주식회사 | 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널부호/복호 장치 및 방법 |
CN101610133A (zh) * | 2008-06-17 | 2009-12-23 | 三星电子株式会社 | 低密度奇偶码编码装置和解码装置及其编码和解码方法 |
RU2439793C1 (ru) * | 2008-02-11 | 2012-01-10 | Самсунг Электроникс Ко., Лтд. | Способ и устройство для канального кодирования и декодирования в системе связи, использующей коды контроля четности с низкой плотностью |
US8683292B2 (en) * | 2010-01-12 | 2014-03-25 | Hughes Network Systems, Llc | Method and system for providing low density parity check (LDPC) coding for scrambled coded multiple access (SCMA) |
US9246634B2 (en) * | 2013-02-10 | 2016-01-26 | Hughes Network Systems, Llc | Apparatus and method for improved modulation and coding schemes for broadband satellite communications systems |
US20170019211A1 (en) * | 2014-03-17 | 2017-01-19 | Lg Electronics Inc. | Method and device for decoding low density parity check code for forward error correction in wireless communication system |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6751769B2 (en) | 2000-06-06 | 2004-06-15 | International Business Machines Corporation | (146,130) error correction code utilizing address information |
US7170849B1 (en) | 2001-03-19 | 2007-01-30 | Cisco Systems Wireless Networking (Australia) Pty Limited | Interleaver, deinterleaver, interleaving method, and deinterleaving method for OFDM data |
CN102655430A (zh) * | 2002-07-30 | 2012-09-05 | 美商智慧财产权授权股份有限公司 | 通过信道传送信号的方法和无线电通信装置 |
US7581157B2 (en) * | 2004-06-24 | 2009-08-25 | Lg Electronics Inc. | Method and apparatus of encoding and decoding data using low density parity check code in a wireless communication system |
EP1737133B1 (en) | 2005-06-21 | 2009-12-23 | Samsung Electronics Co., Ltd. | Apparatus and method for transmitting/receiving data in a multi-antenna communication system using a structured low density parity check (LDPC) code |
KR101119111B1 (ko) | 2006-05-04 | 2012-03-16 | 엘지전자 주식회사 | Ldpc 부호를 이용한 데이터 재전송 방법 |
KR101128804B1 (ko) * | 2006-06-07 | 2012-03-23 | 엘지전자 주식회사 | 참조 행렬을 이용한 lpdc 부호화 및 복호화 방법 |
KR101191196B1 (ko) | 2006-06-07 | 2012-10-15 | 엘지전자 주식회사 | 패리티 검사 행렬을 이용하여 부호화 및 복호화하는 방법 |
CN100423454C (zh) * | 2006-06-14 | 2008-10-01 | 北京新岸线移动多媒体技术有限公司 | 一类低密度奇偶校验码的实现方法 |
KR101405969B1 (ko) | 2007-06-28 | 2014-06-13 | 엘지전자 주식회사 | 디지털 방송 시스템 및 데이터 처리 방법 |
JP2010114862A (ja) * | 2008-10-10 | 2010-05-20 | Panasonic Corp | 符号化器、送信装置及び符号化方法 |
EP2536030A1 (en) | 2011-06-16 | 2012-12-19 | Panasonic Corporation | Bit permutation patterns for BICM with LDPC codes and QAM constellations |
WO2014200303A1 (en) | 2013-06-14 | 2014-12-18 | Samsung Electronics Co., Ltd. | Apparatuses and methods for encoding and decoding of parity check codes |
KR102104937B1 (ko) | 2013-06-14 | 2020-04-27 | 삼성전자주식회사 | Ldpc 부호의 부호화 장치, 그의 부호화 방법, 복호화 장치 및 그의 복호화 방법 |
US9787326B2 (en) * | 2015-05-19 | 2017-10-10 | Samsung Electronics Co., Ltd. | Method and apparatus for encoding and decoding low density parity check codes |
US9584158B2 (en) | 2015-07-24 | 2017-02-28 | Tidal Systems, Inc. | Unified H-encoder for a class of multi-rate LDPC codes |
WO2018014272A1 (en) * | 2016-07-20 | 2018-01-25 | Huawei Technologies Co., Ltd. | Methods and systems for encoding and decoding for ldpc codes |
US11211951B2 (en) * | 2017-03-30 | 2021-12-28 | Lg Electronics Inc. | Method for encoding based on parity check matrix of LDPC code in wireless communication system and terminal using this |
MX2019009819A (es) | 2017-06-25 | 2019-12-02 | Lg Electronics Inc | Metodo para realizar la codificacion sobre la base de la matriz de verificacion de paridad del codigo ldpc en el sistema de comunicacion inalambrico y terminal que usa el mismo. |
-
2018
- 2018-03-30 US US16/065,759 patent/US11211951B2/en active Active
- 2018-03-30 EP EP18774897.5A patent/EP3605894A4/en active Pending
- 2018-03-30 KR KR1020187037608A patent/KR102065427B1/ko active IP Right Grant
- 2018-03-30 RU RU2019129807A patent/RU2719688C1/ru active
- 2018-03-30 CN CN201880016060.9A patent/CN110402554B/zh active Active
- 2018-03-30 BR BR112019019253-0A patent/BR112019019253B1/pt active IP Right Grant
- 2018-03-30 CA CA3057817A patent/CA3057817C/en active Active
- 2018-03-30 MX MX2019009820A patent/MX2019009820A/es unknown
- 2018-03-30 AU AU2018246848A patent/AU2018246848B2/en active Active
- 2018-03-30 SG SG11201907654TA patent/SG11201907654TA/en unknown
- 2018-03-30 WO PCT/KR2018/003798 patent/WO2018182369A1/ko active Application Filing
- 2018-03-30 JP JP2019552942A patent/JP6974493B2/ja active Active
-
2019
- 2019-01-14 US US16/247,090 patent/US10484132B2/en active Active
- 2019-08-30 CL CL2019002497A patent/CL2019002497A1/es unknown
- 2019-09-25 PH PH12019502212A patent/PH12019502212A1/en unknown
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE602004011861T2 (de) * | 2003-09-04 | 2009-02-12 | DTVG Licensing, Inc., EI Segundo | Verfahren und Vorrichtung für die Encodierung von Low Density Parity Check (LDPC) Codes kurzer Blocklänge |
RU2308803C2 (ru) * | 2003-10-14 | 2007-10-20 | Самсунг Электроникс Ко., Лтд. | Способ кодирования кода разреженного контроля четности |
RU2439793C1 (ru) * | 2008-02-11 | 2012-01-10 | Самсунг Электроникс Ко., Лтд. | Способ и устройство для канального кодирования и декодирования в системе связи, использующей коды контроля четности с низкой плотностью |
KR20090093778A (ko) * | 2008-02-29 | 2009-09-02 | 삼성전자주식회사 | 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널부호/복호 장치 및 방법 |
CN101610133A (zh) * | 2008-06-17 | 2009-12-23 | 三星电子株式会社 | 低密度奇偶码编码装置和解码装置及其编码和解码方法 |
US8683292B2 (en) * | 2010-01-12 | 2014-03-25 | Hughes Network Systems, Llc | Method and system for providing low density parity check (LDPC) coding for scrambled coded multiple access (SCMA) |
US9246634B2 (en) * | 2013-02-10 | 2016-01-26 | Hughes Network Systems, Llc | Apparatus and method for improved modulation and coding schemes for broadband satellite communications systems |
US20170019211A1 (en) * | 2014-03-17 | 2017-01-19 | Lg Electronics Inc. | Method and device for decoding low density parity check code for forward error correction in wireless communication system |
Non-Patent Citations (1)
Title |
---|
MEDIATEK INC., "Multi-codebook Embedded Compact QC-LDPC Design", R1-1704457, 3GPP TSG-RAN WGI NR Spokane, USA, 25 March 2017. * |
Also Published As
Publication number | Publication date |
---|---|
CN110402554B (zh) | 2022-02-22 |
US20190268092A1 (en) | 2019-08-29 |
BR112019019253A2 (pt) | 2019-12-17 |
BR112019019253B1 (pt) | 2020-11-10 |
KR102065427B1 (ko) | 2020-01-13 |
PH12019502212A1 (en) | 2020-12-07 |
KR20190006568A (ko) | 2019-01-18 |
MX2019009820A (es) | 2019-11-28 |
US20210203356A1 (en) | 2021-07-01 |
WO2018182369A1 (ko) | 2018-10-04 |
JP2020517140A (ja) | 2020-06-11 |
AU2018246848B2 (en) | 2020-08-13 |
EP3605894A1 (en) | 2020-02-05 |
CA3057817A1 (en) | 2018-10-04 |
US10484132B2 (en) | 2019-11-19 |
EP3605894A4 (en) | 2020-11-25 |
US11211951B2 (en) | 2021-12-28 |
JP6974493B2 (ja) | 2021-12-01 |
SG11201907654TA (en) | 2019-09-27 |
CA3057817C (en) | 2022-06-14 |
CN110402554A (zh) | 2019-11-01 |
CL2019002497A1 (es) | 2019-12-20 |
AU2018246848A1 (en) | 2019-09-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
RU2719688C1 (ru) | Способ для выполнения кодирования на основе матрицы контроля по четности кода разреженного контроля по четности (ldpc) в системе беспроводной связи и терминал с его использованием | |
KR102428522B1 (ko) | 무선 통신 시스템에서 극 부호를 이용한 부호화 및 복호화를 위한 장치 및 방법 | |
KR102541319B1 (ko) | 무선 통신 시스템에서 극 부호를 이용한 부호화 및 복호화를 위한 장치 및 방법 | |
US11664928B2 (en) | Multi-label offset lifting method | |
US11646818B2 (en) | Method and apparatus for encoding/decoding channel in communication or broadcasting system | |
US20240031058A1 (en) | Encoding and modulation method, demodulation and decoding method, and apparatus | |
US11374680B2 (en) | Method and apparatus for performing encoding and decoding in wireless communication system | |
KR20220125616A (ko) | 통신 시스템에서 데이터 및 제어 신호 송수신을 위한 장치 및 방법 | |
EP3661084A1 (en) | Method and apparatus for encoding/decoding channel in communication or broadcasting system | |
RU2730444C1 (ru) | Способ для выполнения кодирования на основе матрицы контроля по четности ldpc-кода в системе беспроводной связи и терминал с его использованием | |
KR102409208B1 (ko) | 무선 통신 시스템에서 극 부호를 결정하기 위한 장치 및 방법 | |
US20180278358A1 (en) | Apparatus and method for encoding and decoding using short-length block code in wireless communication system |