JP6974493B2 - 無線通信システムにおいてldpc符号のパリティ検査行列に基づいて符号化を行う方法及びそれを用いる端末 - Google Patents
無線通信システムにおいてldpc符号のパリティ検査行列に基づいて符号化を行う方法及びそれを用いる端末 Download PDFInfo
- Publication number
- JP6974493B2 JP6974493B2 JP2019552942A JP2019552942A JP6974493B2 JP 6974493 B2 JP6974493 B2 JP 6974493B2 JP 2019552942 A JP2019552942 A JP 2019552942A JP 2019552942 A JP2019552942 A JP 2019552942A JP 6974493 B2 JP6974493 B2 JP 6974493B2
- Authority
- JP
- Japan
- Prior art keywords
- value
- matrix
- parity check
- check matrix
- column
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
- H03M13/615—Use of computational or mathematical techniques
- H03M13/616—Matrix operations, especially for generator matrices or check matrices, e.g. column or row permutations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/6306—Error control coding in combination with Automatic Repeat reQuest [ARQ] and diversity transmission, e.g. coding schemes for the multiple transmission of the same information or the transmission of incremental redundancy
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/635—Error control coding in combination with rate matching
- H03M13/6362—Error control coding in combination with rate matching by puncturing
- H03M13/6368—Error control coding in combination with rate matching by puncturing using rate compatible puncturing or complementary puncturing
- H03M13/6393—Rate compatible low-density parity check [LDPC] codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0041—Arrangements at the transmitter end
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0041—Arrangements at the transmitter end
- H04L1/0042—Encoding specially adapted to other signal generation operation, e.g. in order to reduce transmit distortions, jitter, or to improve signal shape
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0057—Block codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0061—Error detection codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Computational Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Algebra (AREA)
- Computing Systems (AREA)
- Error Detection And Correction (AREA)
Description
Claims (14)
- 低密度のパリティチェック符号のパリティ検査行列を用いる送信端末が、通信チャネル上の送信に対する情報を符号化する方法において、
前記送信端末が、前記パリティ検査行列を決定するステップと、
前記送信端末が、前記パリティ検査行列を用いた前記情報の符号化に基づき、符号化されたデータを生成するステップと、
前記送信端末が、前記符号化されたデータを受信端末に送信するステップと、
を含み、
前記パリティ検査行列は、それぞれが非ゼロ整数Zに対するサイズZ×Zを有する複数のサブ行列を含み、
前記パリティ検査行列内の前記複数のサブ行列のうち、行mZから(m+1)Z−1、及び列nZから(n+1)Z−1(0≦m≦6及び0≦n≦16)のサブ行列は、
m=0、及びn=0、1、2、3、6、9、10、11の各値に対して、
m=1、及びn=0、3、4、5、6、7、8、9、11、12の各値に対して、
m=2、及びn=0、1、3、4、8、10、12、13の各値に対して、
m=3、及びn=1、2、4、5、6、7、8、9、10、13の各値に対して、
m=4、及びn=0、1、11、14の各値に対して、
m=5、及びn=0、1、5、7、11、15の各値に対して、
m=6、及びn=0、5、7、9、11、16の各値に対して、
に従って、それぞれの値V m、n に対するZによるモジュロ演算を行うことにより定義されるシフトインデックス値a m、n により、サイズZ×Zの単位行列の各列を循環シフトすることにより得られる循環列シフトされた単位行列と等しい、方法。 - 前記パリティ検査行列内の前記複数のサブ行列のうち、行mZから(m+1)Z−1、及び列nZから(n+1)Z−1(7≦m≦41及び0≦n≦16)のサブ行列は、
m=7、及びn=1、5、7、11、13の各値に対して、
m=8、及びn=0、1、12の各値に対して、
m=9、及びn=1、8、10、11の各値に対して、
m=10、及びn=0、1、6、7の各値に対して、
m=11、及びn=0、7、9、13の各値に対して、
m=12、及びn=1、3、11の各値に対して、
m=13、及びn=0、1、8、13の各値に対して、
m=14、及びn=1、6、11、13の各値に対して、
m=15、及びn=0、10、11の各値に対して、
m=16、及びn=1、9、11、12の各値に対して、
m=17、及びn=1、5、11、12の各値に対して、
m=18、及びn=0、6、7の各値に対して、
m=19、及びn=0、1、10の各値に対して、
m=20、及びn=1、4、11の各値に対して、
m=21、及びn=0、8、13の各値に対して、
m=22、及びn=1、2の各値に対して、
m=23、及びn=0、3、5の各値に対して、
m=24、及びn=1、2、9の各値に対して、
m=25、及びn=0、5の各値に対して、
m=26、及びn=3、8、13、14の各値に対して、
m=27、及びn=0、6の各値に対して、
m=28、及びn=1、2、5の各値に対して、
m=29、及びn=0、4の各値に対して、
m=30、及びn=2、5、7、9の各値に対して、
m=31、及びn=1、13の各値に対して、
m=32、及びn=0、5、12の各値に対して、
m=33、及びn=2、7、10の各値に対して、
m=34、及びn=0、12、13の各値に対して、
m=35、及びn=1、5、11の各値に対して、
m=36、及びn=0、2、7の各値に対して、
m=37、及びn=10、13の各値に対して、
m=38、及びn=1、5、11の各値に対して、
m=39、及びn=0、7、12の各値に対して、
m=40、及びn=2、10、13の各値に対して、
m=41、及びn=1、5、11の各値に対して、
に従って、それぞれの値V m、n に対するZによるモジュロ演算を行うことにより定義されるシフトインデックス値a m、n により、サイズZ×Zの単位行列の各列を循環シフトすることにより得られる循環列シフトされた単位行列と等しい、請求項1に記載の方法。 - 前記パリティ検査行列内の前記複数のサブ行列のうち、m=7、・・・、41に対して、行mZから(m+1)Z−1、及び列(m+10)Zから(m+11)Z−1の対角に配置された35個のサブ行列のそれぞれは、サイズZ×Zのシフトされない単位行列である、請求項2に記載の方法。
- 前記パリティ検査行列内のその他の全てのサブ行列は、サイズZ×Zの全ゼロ行列に等しい、請求項3に記載の方法。
- Zは前記送信端末により符号化される前記情報のサイズに関連し、
Zは、15、30、60、120又は240の何れか1つである、請求項1〜5の何れか一項に記載の方法。 - サイズ42×52の基本行列を決定するステップを更に含み、前記基本行列の位置(m、n)における要素は、前記パリティ検査行列の行mZから(m+1)Z−1、及び列nZから(n+1)Z−1のサブ行列が、サイズZ×Zの循環列シフトされた単位行列と等しいか否かを示す、請求項1〜5の何れか一項に記載の方法。
- 低密度のパリティチェック符号のパリティ検査行列に基づいて、通信チャネル上の送信に対する情報を符号化するよう構成された送信端末において、
少なくとも1つのプロセッサと、
前記少なくとも1つのプロセッサと動作可能に接続可能な少なくとも1つのコンピュータメモリと、を備え、
前記少なくとも1つのコンピュータメモリは、実行されるとき、前記少なくとも1つのプロセッサに、
前記送信端末が、前記パリティ検査行列を決定し、
前記送信端末が、前記パリティ検査行列を用いた前記情報の符号化に基づき、符号化されたデータを生成し、
前記送信端末が、前記符号化されたデータを受信端末に送信することを含む動作を実行させる命令を格納し、
前記パリティ検査行列は、それぞれが非ゼロ整数Zに対するサイズZ×Zを有する複数のサブ行列を含み、
前記パリティ検査行列内の前記複数のサブ行列のうち、行mZから(m+1)Z−1、及び列nZから(n+1)Z−1(0≦m≦6及び0≦n≦16)のサブ行列は、
m=0、及びn=0、1、2、3、6、9、10、11の各値に対して、
m=1、及びn=0、3、4、5、6、7、8、9、11、12の各値に対して、
m=2、及びn=0、1、3、4、8、10、12、13の各値に対して、
m=3、及びn=1、2、4、5、6、7、8、9、10、13の各値に対して、
m=4、及びn=0、1、11、14の各値に対して、
m=5、及びn=0、1、5、7、11、15の各値に対して、
m=6、及びn=0、5、7、9、11、16の各値に対して、
に従って、それぞれの値V m、n に対するZによるモジュロ演算を行うことにより定義されるシフトインデックス値a m、n により、サイズZ×Zの単位行列の各列を循環シフトすることにより得られる循環列シフトされた単位行列と等しい、送信端末。 - 前記パリティ検査行列内の前記複数のサブ行列のうち、行mZから(m+1)Z−1、及び列nZから(n+1)Z−1(7≦m≦41及び0≦n≦16)のサブ行列は、
m=7、及びn=1、5、7、11、13の各値に対して、
m=8、及びn=0、1、12の各値に対して、
m=9、及びn=1、8、10、11の各値に対して、
m=10、及びn=0、1、6、7の各値に対して、
m=11、及びn=0、7、9、13の各値に対して、
m=12、及びn=1、3、11の各値に対して、
m=13、及びn=0、1、8、13の各値に対して、
m=14、及びn=1、6、11、13の各値に対して、
m=15、及びn=0、10、11の各値に対して、
m=16、及びn=1、9、11、12の各値に対して、
m=17、及びn=1、5、11、12の各値に対して、
m=18、及びn=0、6、7の各値に対して、
m=19、及びn=0、1、10の各値に対して、
m=20、及びn=1、4、11の各値に対して、
m=21、及びn=0、8、13の各値に対して、
m=22、及びn=1、2の各値に対して、
m=23、及びn=0、3、5の各値に対して、
m=24、及びn=1、2、9の各値に対して、
m=25、及びn=0、5の各値に対して、
m=26、及びn=3、8、13、14の各値に対して、
m=27、及びn=0、6の各値に対して、
m=28、及びn=1、2、5の各値に対して、
m=29、及びn=0、4の各値に対して、
m=30、及びn=2、5、7、9の各値に対して、
m=31、及びn=1、13の各値に対して、
m=32、及びn=0、5、12の各値に対して、
m=33、及びn=2、7、10の各値に対して、
m=34、及びn=0、12、13の各値に対して、
m=35、及びn=1、5、11の各値に対して、
m=36、及びn=0、2、7の各値に対して、
m=37、及びn=10、13の各値に対して、
m=38、及びn=1、5、11の各値に対して、
m=39、及びn=0、7、12の各値に対して、
m=40、及びn=2、10、13の各値に対して、
m=41、及びn=1、5、11の各値に対して、
に従って、それぞれの値V m、n に対するZによるモジュロ演算を行うことにより定義されるシフトインデックス値a m、n により、サイズZ×Zの単位行列の各列を循環シフトすることにより得られる循環列シフトされた単位行列と等しい、請求項8に記載の送信端末。 - 前記パリティ検査行列内の前記複数のサブ行列のうち、m=7、・・・、41に対して、行mZから(m+1)Z−1、及び列(m+10)Zから(m+11)Z−1の対角に配置された35個のサブ行列のそれぞれは、サイズZ×Zのシフトされない単位行列である、請求項9に記載の送信端末。
- 前記パリティ検査行列内のその他の全てのサブ行列は、サイズZ×Zの全ゼロ行列に等しい、請求項10に記載の送信端末。
- Zは前記送信端末により符号化される前記情報のサイズに関連し、
Zは、15、30、60、120又は240の何れか1つである、請求項8〜12の何れか一項に記載の送信端末。 - サイズ42×52の基本行列を決定することを更に含み、前記基本行列の位置(m、n)における要素は、前記パリティ検査行列の行mZから(m+1)Z−1、及び列nZから(n+1)Z−1のサブ行列が、サイズZ×Zの循環列シフトされた単位行列と等しいか否かを示す、請求項8〜13の何れか一項に記載の送信端末。
Applications Claiming Priority (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201762479253P | 2017-03-30 | 2017-03-30 | |
US62/479,253 | 2017-03-30 | ||
US201762479420P | 2017-03-31 | 2017-03-31 | |
US62/479,420 | 2017-03-31 | ||
US201762525219P | 2017-06-27 | 2017-06-27 | |
US62/525,219 | 2017-06-27 | ||
PCT/KR2018/003798 WO2018182369A1 (ko) | 2017-03-30 | 2018-03-30 | 무선 통신 시스템에서 ldpc 부호의 패리티 검사 행렬을 기반으로 부호화를 수행하는 방법 및 이를 이용한 단말 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020517140A JP2020517140A (ja) | 2020-06-11 |
JP6974493B2 true JP6974493B2 (ja) | 2021-12-01 |
Family
ID=63676697
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019552942A Active JP6974493B2 (ja) | 2017-03-30 | 2018-03-30 | 無線通信システムにおいてldpc符号のパリティ検査行列に基づいて符号化を行う方法及びそれを用いる端末 |
Country Status (14)
Country | Link |
---|---|
US (2) | US11211951B2 (ja) |
EP (1) | EP3605894A4 (ja) |
JP (1) | JP6974493B2 (ja) |
KR (1) | KR102065427B1 (ja) |
CN (1) | CN110402554B (ja) |
AU (1) | AU2018246848B2 (ja) |
BR (1) | BR112019019253B1 (ja) |
CA (1) | CA3057817C (ja) |
CL (1) | CL2019002497A1 (ja) |
MX (1) | MX2019009820A (ja) |
PH (1) | PH12019502212A1 (ja) |
RU (1) | RU2719688C1 (ja) |
SG (1) | SG11201907654TA (ja) |
WO (1) | WO2018182369A1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3605894A4 (en) * | 2017-03-30 | 2020-11-25 | LG Electronics Inc. -1- | PROCEDURE FOR PERFORMING CODING ON THE BASIS OF PARITY CHECK MATRIX OF LOW-DENSITY-PARITY-CHECK (LDPC) CODE IN A WIRELESS COMMUNICATION SYSTEM AND TERMINAL DEVICE USING IT |
US10659079B2 (en) * | 2017-05-05 | 2020-05-19 | Mediatek Inc. | QC-LDPC codes |
CN116896426A (zh) * | 2017-07-21 | 2023-10-17 | 三星电子株式会社 | 用于在通信或广播系统中编码和解码信道的装置和方法 |
CN109391367B (zh) * | 2017-08-11 | 2022-12-30 | 华为技术有限公司 | 通信方法和装置 |
WO2019033422A1 (en) | 2017-08-18 | 2019-02-21 | Nokia Solutions And Networks Oy | USE OF BASIC GRAPHICS LDPC FOR NR |
TWI757609B (zh) * | 2018-08-03 | 2022-03-11 | 日商索尼股份有限公司 | 用於通訊的傳輸設備和方法、接收設備和方法 |
US11581907B2 (en) * | 2020-12-18 | 2023-02-14 | Sr Technologies, Inc. | System and method for reception of wireless local area network packets with bit errors |
Family Cites Families (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6751769B2 (en) | 2000-06-06 | 2004-06-15 | International Business Machines Corporation | (146,130) error correction code utilizing address information |
US7170849B1 (en) | 2001-03-19 | 2007-01-30 | Cisco Systems Wireless Networking (Australia) Pty Limited | Interleaver, deinterleaver, interleaving method, and deinterleaving method for OFDM data |
EP1983651B1 (en) * | 2002-07-30 | 2014-11-05 | IPR Licensing, Inc. | Device for multiple-input multiple output (MIMO) radio communication |
US7334181B2 (en) * | 2003-09-04 | 2008-02-19 | The Directv Group, Inc. | Method and system for providing short block length low density parity check (LDPC) codes |
KR100922956B1 (ko) * | 2003-10-14 | 2009-10-22 | 삼성전자주식회사 | 저밀도 패리티 검사 코드의 부호화 방법 |
US7581157B2 (en) * | 2004-06-24 | 2009-08-25 | Lg Electronics Inc. | Method and apparatus of encoding and decoding data using low density parity check code in a wireless communication system |
JP4361924B2 (ja) | 2005-06-21 | 2009-11-11 | 三星電子株式会社 | 構造的低密度パリティ検査符号を用いる通信システムにおけるデータ送信/データ受信のための装置及び方法 |
KR101119111B1 (ko) | 2006-05-04 | 2012-03-16 | 엘지전자 주식회사 | Ldpc 부호를 이용한 데이터 재전송 방법 |
KR101128804B1 (ko) | 2006-06-07 | 2012-03-23 | 엘지전자 주식회사 | 참조 행렬을 이용한 lpdc 부호화 및 복호화 방법 |
KR101191196B1 (ko) | 2006-06-07 | 2012-10-15 | 엘지전자 주식회사 | 패리티 검사 행렬을 이용하여 부호화 및 복호화하는 방법 |
CN100423454C (zh) * | 2006-06-14 | 2008-10-01 | 北京新岸线移动多媒体技术有限公司 | 一类低密度奇偶校验码的实现方法 |
US20100122143A1 (en) | 2007-03-27 | 2010-05-13 | Hughes Network Systems, Llc | Method and system for providing low density parity check (ldpc) coding for scrambled coded multiple access (scma) |
KR101405969B1 (ko) | 2007-06-28 | 2014-06-13 | 엘지전자 주식회사 | 디지털 방송 시스템 및 데이터 처리 방법 |
KR101502623B1 (ko) * | 2008-02-11 | 2015-03-16 | 삼성전자주식회사 | 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널부호/복호 방법 및 장치 |
KR20090093778A (ko) * | 2008-02-29 | 2009-09-02 | 삼성전자주식회사 | 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널부호/복호 장치 및 방법 |
KR20090131230A (ko) * | 2008-06-17 | 2009-12-28 | 삼성전자주식회사 | 적어도 두 개의 주파수 대역들을 이용하는 저 밀도 패리티코드 인코딩 장치 및 디코딩 장치 |
JP2010114862A (ja) * | 2008-10-10 | 2010-05-20 | Panasonic Corp | 符号化器、送信装置及び符号化方法 |
EP2536030A1 (en) | 2011-06-16 | 2012-12-19 | Panasonic Corporation | Bit permutation patterns for BICM with LDPC codes and QAM constellations |
US9246634B2 (en) * | 2013-02-10 | 2016-01-26 | Hughes Network Systems, Llc | Apparatus and method for improved modulation and coding schemes for broadband satellite communications systems |
KR102104937B1 (ko) * | 2013-06-14 | 2020-04-27 | 삼성전자주식회사 | Ldpc 부호의 부호화 장치, 그의 부호화 방법, 복호화 장치 및 그의 복호화 방법 |
US9362952B2 (en) | 2013-06-14 | 2016-06-07 | Samsung Electronics Co., Ltd. | Apparatuses and methods for encoding and decoding of parity check codes |
WO2015141903A1 (ko) * | 2014-03-17 | 2015-09-24 | 엘지전자 주식회사 | 무선 통신 시스템에서의 순방향 에러 정정을 위한 저밀도 패리티 체크 코드의 디코딩 방법 및 장치 |
US9787326B2 (en) * | 2015-05-19 | 2017-10-10 | Samsung Electronics Co., Ltd. | Method and apparatus for encoding and decoding low density parity check codes |
US9584158B2 (en) | 2015-07-24 | 2017-02-28 | Tidal Systems, Inc. | Unified H-encoder for a class of multi-rate LDPC codes |
RU2716044C1 (ru) * | 2016-07-20 | 2020-03-05 | Хуавей Текнолоджиз Ко., Лтд. | Способы и системы кодирования и декодирования ldpc кодов |
EP3605894A4 (en) * | 2017-03-30 | 2020-11-25 | LG Electronics Inc. -1- | PROCEDURE FOR PERFORMING CODING ON THE BASIS OF PARITY CHECK MATRIX OF LOW-DENSITY-PARITY-CHECK (LDPC) CODE IN A WIRELESS COMMUNICATION SYSTEM AND TERMINAL DEVICE USING IT |
AU2018294852B2 (en) | 2017-06-25 | 2021-07-22 | Lg Electronics Inc. | Method for performing encoding on basis of parity check matrix of LDPC code in wireless communication system and terminal using same |
-
2018
- 2018-03-30 EP EP18774897.5A patent/EP3605894A4/en active Pending
- 2018-03-30 MX MX2019009820A patent/MX2019009820A/es unknown
- 2018-03-30 CN CN201880016060.9A patent/CN110402554B/zh active Active
- 2018-03-30 KR KR1020187037608A patent/KR102065427B1/ko active IP Right Grant
- 2018-03-30 JP JP2019552942A patent/JP6974493B2/ja active Active
- 2018-03-30 US US16/065,759 patent/US11211951B2/en active Active
- 2018-03-30 CA CA3057817A patent/CA3057817C/en active Active
- 2018-03-30 BR BR112019019253-0A patent/BR112019019253B1/pt active IP Right Grant
- 2018-03-30 AU AU2018246848A patent/AU2018246848B2/en active Active
- 2018-03-30 RU RU2019129807A patent/RU2719688C1/ru active
- 2018-03-30 WO PCT/KR2018/003798 patent/WO2018182369A1/ko active Application Filing
- 2018-03-30 SG SG11201907654TA patent/SG11201907654TA/en unknown
-
2019
- 2019-01-14 US US16/247,090 patent/US10484132B2/en active Active
- 2019-08-30 CL CL2019002497A patent/CL2019002497A1/es unknown
- 2019-09-25 PH PH12019502212A patent/PH12019502212A1/en unknown
Also Published As
Publication number | Publication date |
---|---|
BR112019019253A2 (pt) | 2019-12-17 |
US10484132B2 (en) | 2019-11-19 |
RU2719688C1 (ru) | 2020-04-21 |
EP3605894A1 (en) | 2020-02-05 |
US11211951B2 (en) | 2021-12-28 |
MX2019009820A (es) | 2019-11-28 |
CA3057817C (en) | 2022-06-14 |
WO2018182369A1 (ko) | 2018-10-04 |
KR20190006568A (ko) | 2019-01-18 |
BR112019019253B1 (pt) | 2020-11-10 |
KR102065427B1 (ko) | 2020-01-13 |
CL2019002497A1 (es) | 2019-12-20 |
SG11201907654TA (en) | 2019-09-27 |
PH12019502212A1 (en) | 2020-12-07 |
AU2018246848B2 (en) | 2020-08-13 |
US20210203356A1 (en) | 2021-07-01 |
JP2020517140A (ja) | 2020-06-11 |
CN110402554A (zh) | 2019-11-01 |
AU2018246848A1 (en) | 2019-09-26 |
EP3605894A4 (en) | 2020-11-25 |
US20190268092A1 (en) | 2019-08-29 |
CA3057817A1 (en) | 2018-10-04 |
CN110402554B (zh) | 2022-02-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6974493B2 (ja) | 無線通信システムにおいてldpc符号のパリティ検査行列に基づいて符号化を行う方法及びそれを用いる端末 | |
US10868567B2 (en) | Methods and systems for encoding and decoding for LDPC codes | |
JP6871396B2 (ja) | 情報を処理するための方法および装置、通信デバイス、ならびに通信システム | |
KR102338508B1 (ko) | 고차 변조를 사용하는 통신 또는 방송 시스템에서 부호화/복호화 방법 및 장치 | |
US11664928B2 (en) | Multi-label offset lifting method | |
KR20230098536A (ko) | 통신 또는 방송 시스템에서 채널 부호화/복호화 방법및 장치 | |
CN111357218B (zh) | 用于在通信或广播系统中对信道进行编码和解码的方法和设备 | |
JP6970210B2 (ja) | 無線通信システムにおいてldpc符号のパリティ検査行列に基づいて符号化を行う方法及びそれを用いる端末 | |
CN110383726A (zh) | 用于长ldpc码的mcs | |
KR102438982B1 (ko) | 무선 통신 시스템에서 부호화 및 복호화를 위한 방법 및 장치 | |
US20180278358A1 (en) | Apparatus and method for encoding and decoding using short-length block code in wireless communication system | |
JP2023534246A (ja) | トランスポートブロックサイズ決定 | |
KR20090051139A (ko) | 이동 통신 시스템에서의 연합 부호화 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190926 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190926 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201208 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20210305 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210427 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211005 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211104 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6974493 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |