RU2710502C1 - Унифицированный логический контроллер - Google Patents
Унифицированный логический контроллер Download PDFInfo
- Publication number
- RU2710502C1 RU2710502C1 RU2019112223A RU2019112223A RU2710502C1 RU 2710502 C1 RU2710502 C1 RU 2710502C1 RU 2019112223 A RU2019112223 A RU 2019112223A RU 2019112223 A RU2019112223 A RU 2019112223A RU 2710502 C1 RU2710502 C1 RU 2710502C1
- Authority
- RU
- Russia
- Prior art keywords
- microprocessor
- interfaces
- serial interface
- drivers
- spi
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Hardware Redundancy (AREA)
- Safety Devices In Control Systems (AREA)
Abstract
Изобретение относится к железнодорожной автоматикe для управления транспортом. Контроллер содержит два (А, Б) микропроцессорных вычислителя, интерфейсы верхнего уровня CAN1А и CAN1Б, соединенные с драйверами CAN-сетей, интерфейсы нижнего уровня CAN2А и CAN2Б, соединенные с драйверами CAN-сетей, четыре универсальных асинхронных приемника-передатчика, соединенные с соответствующим из четырех драйверов последовательного интерфейса RS-422, два последовательных интерфейса SPI 1,2, два последовательных интерфейса SPI 3, безопасную асинхронную схему сравнения (БАСС). В микропроцессорные вычислители (А, Б) загружается диверсифицированное программное обеспечение, причем программный код для микропроцессорного вычислителя А отличается от кода для микропроцессорного вычислителя Б. БАСС выполняет функции арбитра и обеспечивает сравнение результатов работы микропроцессорных вычислителей А и Б по контрольным точкам и разрешает работу драйверам последовательного интерфейса RS-422 и драйверам CAN-сетей интерфейсов нижнего уровня в случае совпадения результатов вычислений. Достигается повышение безопасности и надежности работы. 1 ил.
Description
Изобретение относится к области железнодорожной автоматики и телемеханики и может быть использовано в критичных системах управления железнодорожным транспортом.
К системам железнодорожной автоматики предъявляют высокие требования безопасности и надежности. Обычно безопасность функционирования обеспечивается за счет аппаратной и программной избыточности.
Известна мультипроцессорная компьютерная система, описанная в заявке WO2011147580 A1, опубликованной 01.12.2011. Известная система содержит множество рабочих процессоров, обеспечивающих функционирование программного обеспечения, и множество процессоров мониторинга, обеспечивающих контроль функционирования рабочих процессоров. Недостатком известной системы является большая аппаратная сложность ее реализации, обусловленная использованием большого количества рабочих процессоров и большого количества контролирующих процессоров. Кроме того, недостатком известной системы является отсутствие средств мониторинга выполнения программного обеспечения.
Наиболее близким к заявляемому изобретению является устройство для контроля системы с несколькими функциональными блоками, описанное в патенте RU2175451 C2, опубликованном 27.10.2001. Известное устройство содержит множество резервированных двухканальных устройств безопасности, связанных друг с другом и обеспечивающих индивидуальный контроль каждого функционального блока. Недостатком известного устройства является большая аппаратная сложность его реализации, обусловленная использованием большого количества устройств безопасности и аппаратных связей между ними. Кроме того, недостатком известного устройства является отсутствие средств мониторинга выполнения программного обеспечения функциональных блоков.
Задача изобретения: создание унифицированного логического контроллера (УЛК), обеспечивающего реализацию алгоритмов работы систем железнодорожной автоматики и телемеханики, построенного по архитектуре 2 из 2 с применением аппаратного арбитра, для применения такого УЛК в различного класса системах железнодорожной автоматики и телемеханики распределенной архитектуры.
Унифицированный логический контроллер (УЛК) содержит два (А, Б) микропроцессорных вычислителя, интерфейсы верхнего уровня CAN1А и CAN1Б, соединенные с соответствующими драйверами CAN-сетей, интерфейсы нижнего уровня CAN2А и CAN2Б, соединенные с соответствующими драйверами CAN-сетей, четыре универсальных асинхронных приемника-передатчика, соединенные с соответствующим из четырех драйверов последовательного интерфейса RS-422, два последовательных интерфейса SPI 1,2, два последовательных интерфейса SPI 3, безопасную асинхронную схему сравнения (БАСС).
В микропроцессорные вычислители (А, Б) загружается диверсифицированное программное обеспечение, обеспечивающее соответствующий алгоритм функционирования УЛК, причем программный код для микропроцессорного вычислителя А отличается от кода для микропроцессорного вычислителя Б.
Микропроцессорные вычислители (А, Б) соединены с соответствующими интерфейсами верхнего уровня CAN1А и CAN1, служащим для обмена сообщениями микропроцессорными вычислителями А и Б с внешними устройствами верхнего уровня.
Микропроцессорные вычислители (А, Б) соединены с соответствующими интерфейсами нижнего уровня CAN1А и CAN1Б, которые служат для обмена сообщениями микропроцессорными вычислителями А и Б с внешними устройствами нижнего уровня.
Микропроцессорный вычислитель А соединен с первым и третьим универсальными асинхронными приемниками-передатчиками.
Микропроцессорный вычислитель Б соединен со вторым и четвертым универсальными асинхронными приемниками-передатчиками.
Микропроцессорный вычислитель А соединен с первым последовательным интерфейсом SPI 1,2, применяющимся для передачи данных из микропроцессорного вычислителя А в микропроцессорный вычислитель Б, и соединен с первым последовательным интерфейсом SPI 3, обеспечивающим передачу данных их микропроцессорного вычислителя А в БАСС.
Микропроцессорный вычислитель Б соединен со вторым последовательным интерфейсом SPI 1,2, применяющимся для передачи данных из микропроцессорного вычислителя Б в микропроцессорный вычислитель А, и соединен со вторым последовательным интерфейсом SPI 3, обеспечивающим передачу данных их микропроцессорного вычислителя Б в БАСС.
Безопасная асинхронная схема сравнения (БАСС) выполняет функции арбитра и обеспечивает сравнение результатов работы микропроцессорных вычислителей А и Б по контрольным точкам и разрешает работу драйверам последовательного интерфейса RS-422 и драйверам CAN-сетей интерфейсов нижнего уровня в случае совпадения результатов вычислений.
Технический результат изобретения заключается в повышении безопасности и надежности систем железнодорожной автоматики и телемеханики распределенной архитектуры.
На чертеже представлена структурная схема унифицированного логического контроллера.
УЛК состоит из двух микропроцессорных вычислителей (МПВ_A 5, МПВ_Б 6), реализованных на однокристальных микроконтроллерах и работающих по диверсифицированным алгоритмам программного обеспечения (ПО_А 7, ПО_Б 8), четырех гальванически развязанных CAN-сетей (CAN1А 22, CAN2А 24, CAN1Б 23, CAN2Б 25), последовательных интерфейсов SPI 1, 2 (9 и 10), SPI 3 (11 и 12), интерфейсов Uart1 (3, 13), Uart2 (4, 14), безопасной асинхронной схемы сравнения (БАСС) 17, драйверов последовательного интерфейса RS-422 Drv422 (1, 2, 15, 16), драйверов CAN-сетей DrvCAN1_A 18, DrvCAN1_Б 19, DrvCAN2_A 20, DrvCAN2_Б 21.
Сети CAN1_A и CAN1_Б служат для обмена технологической и мониторинговой информацией между УЛК и согласующими устройствами систем верхнего уровня. Сети CAN2A и CAN2Б служат для обмена информацией с устройствами нижнего уровня.
Универсальные асинхронные приемники-передатчики Uart1 3, 13 и Uart2 4, 14 предназначены для обмена сообщениями между смежными УЛК. На базе интерфейсов RS-422 1, 2, 15, 16 образованы 4 канала (потока) передачи информации.
Порядок работы модуля УЛК следующий:
Микропроцессорные вычислители МПВ_А 5 и МПВ_Б 6 по сети верхнего уровня CAN1_А 22 и CAN1_Б 23 через драйверы последовательных интерфейсов DrvCAN1А 18 и DrvCAN1Б 19 и по сети нижнего уровня CAN2А 24 и CAN2Б 25, через драйверы последовательных интерфейсов DrvCAN2А 20 и DrvCAN2Б 21 получают сообщения от систем верхнего уровня, объектов контроля и управления соответственно. Одновременно с этим МПВ_А и МПВ_Б через интерфейсы Uart1 3, 13 и Uart2 4, 14, через драйверы последовательных интерфейсов Drv422 1, 2, 15, 16 получают сообщения от смежных УЛК (при их наличии). Информация обрабатывается одновременно процессором МПВ_А и процессором МПВ_Б в соответствии с алгоритмом функционирования программного обеспечения ПО_А 7 и ПО_Б 8, загружаемым в МПВ_А и МПВ_Б соответственно на стадии подготовки устройства к работе.
Безопасная асинхронная схема сравнения 17, являющаяся программируемой логической интегральной схемой (ПЛИС), осуществляет непрерывный контроль результатов функционирования алгоритма в процессорах МПВ_А и МПВ_Б в контрольных точках. В качестве контрольных точек выбираются состояния элементов внутренней логики процессоров. В случае несовпадения результатов работы хотя бы в одной контрольной точке схема сравнения отключает драйверы Drv422, DrvCAN2_А и DrvCAN2_Б и останавливает обмен информацией со смежными УЛК (при их наличии), а так же с системами нижнего уровня, чем обеспечивается перевод УЛК в безопасное состояние, которое сохраняется до перезапуска процессоров нажатием кнопки сброса.
Применение такого УЛК позволит повысить безопасность и надежность систем железнодорожной автоматики и телемеханики распределенной архитектуры, обеспечить гибкость и простоту проектирования данного класса систем.
Claims (1)
- Унифицированный логический контроллер (УЛК), содержащий два (А, Б) микропроцессорных вычислителя, интерфейсы верхнего уровня CAN1А и CAN1Б, соединенные с соответствующими драйверами CAN-сетей, интерфейсы нижнего уровня CAN2А и CAN2Б, соединенные с соответствующими драйверами CAN-сетей, четыре универсальных асинхронных приемника-передатчика, соединенные с соответствующим из четырех драйверов последовательного интерфейса RS-422, два последовательных интерфейса SPI 1,2, два последовательных интерфейса SPI 3, безопасную асинхронную схему сравнения (БАСС), причем в микропроцессорные вычислители (А, Б) загружается диверсифицированное программное обеспечение, обеспечивающее соответствующий алгоритм функционирования УЛК, причем программный код для микропроцессорного вычислителя А отличается от кода для микропроцессорного вычислителя Б, причем микропроцессорные вычислители (А, Б) соединены с соответствующими интерфейсами верхнего уровня CAN1А и CAN1Б, служащими для обмена сообщениями микропроцессорными вычислителями А и Б с внешними устройствами верхнего уровня, соединены с соответствующими интерфейсами нижнего уровня CAN2А и CAN2Б, которые служат для обмена сообщениями микропроцессорными вычислителями А и Б с внешними устройствами нижнего уровня, причем микропроцессорный вычислитель А соединен с первым и третьим универсальными асинхронными приемниками-передатчиками, соединен с первым последовательным интерфейсом SPI 1,2, применяющимся для передачи данных из микропроцессорного вычислителя А в микропроцессорный вычислитель Б, и соединен с первым последовательным интерфейсом SPI 3, обеспечивающим передачу данных из микропроцессорного вычислителя А в БАСС, причем микропроцессорный вычислитель Б соединен со вторым и четвертым универсальными асинхронными приемниками-передатчиками, соединен со вторым последовательным интерфейсом SPI 1,2, применяющимся для передачи данных из микропроцессорного вычислителя Б в микропроцессорный вычислитель А, и соединен со вторым последовательным интерфейсом SPI 3, обеспечивающим передачу данных из микропроцессорного вычислителя Б в БАСС, и причем безопасная асинхронная схема сравнения выполняет функции арбитра и обеспечивает сравнение результатов работы микропроцессорных вычислителей А и Б по контрольным точкам и разрешает работу драйверам последовательного интерфейса RS-422 и драйверам CAN-сетей интерфейсов нижнего уровня в случае совпадения результатов вычислений.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2019112223A RU2710502C1 (ru) | 2019-04-22 | 2019-04-22 | Унифицированный логический контроллер |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2019112223A RU2710502C1 (ru) | 2019-04-22 | 2019-04-22 | Унифицированный логический контроллер |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| RU2710502C1 true RU2710502C1 (ru) | 2019-12-26 |
Family
ID=69022772
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU2019112223A RU2710502C1 (ru) | 2019-04-22 | 2019-04-22 | Унифицированный логический контроллер |
Country Status (1)
| Country | Link |
|---|---|
| RU (1) | RU2710502C1 (ru) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0875810A2 (de) * | 1997-05-01 | 1998-11-04 | KUKA Roboter GmbH | Verfahren und Vorrichtung zum Überwachen einer Anlage mit mehreren Funktionseinheiten |
| RU79083U1 (ru) * | 2008-08-22 | 2008-12-20 | Закрытое акционерное общество "Форатек АТ" | Микропроцессорная система централизации с маршрутными зависимостями мпц-мз-ф |
| WO2009059909A1 (de) * | 2007-11-08 | 2009-05-14 | Siemens Aktiengesellschaft | Mehrkanalige cpu-kern rechnerarchitektur |
| RU96088U1 (ru) * | 2010-03-25 | 2010-07-20 | Открытое Акционерное Общество "Научно-Исследовательский И Проектно-Конструкторский Институт Информатизации, Автоматизации И Связи На Железнодорожном Транспорте" | Горочная автоматическая централизация микропроцессорная с ведением накопления вагонов в сортировочном парке (гац мн) |
| RU2454345C2 (ru) * | 2006-03-17 | 2012-06-27 | Альстом Транспорт Са | Устройство диверсифицированного безопасного управления, в частности, для железнодорожной системы |
| RU2495778C2 (ru) * | 2010-07-30 | 2013-10-20 | Учреждение образования "Белорусский государственный университет транспорта" | Микропроцессорная система централизации стрелок и сигналов |
| RU133798U1 (ru) * | 2013-02-08 | 2013-10-27 | Закрытое акционерное общество "Научно-производственный центр "Промэлектроника" (ЗАО "НПЦ "Промэлектроника") | Микропроцессорная централизация стрелок и сигналов |
| RU2577936C1 (ru) * | 2014-11-21 | 2016-03-20 | Открытое Акционерное Общество "Российские Железные Дороги" | Комплексное устройство безопасного информационного обмена и контроля локомотивных и стационарных устройств безопасности на железнодорожном транспорте |
| RU2648488C1 (ru) * | 2017-02-16 | 2018-03-26 | Акционерное общество "Росжелдорпроект" (АО "Росжелдорпроект") | Система горочной микропроцессорной централизации (гмц) |
-
2019
- 2019-04-22 RU RU2019112223A patent/RU2710502C1/ru active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0875810A2 (de) * | 1997-05-01 | 1998-11-04 | KUKA Roboter GmbH | Verfahren und Vorrichtung zum Überwachen einer Anlage mit mehreren Funktionseinheiten |
| RU2454345C2 (ru) * | 2006-03-17 | 2012-06-27 | Альстом Транспорт Са | Устройство диверсифицированного безопасного управления, в частности, для железнодорожной системы |
| WO2009059909A1 (de) * | 2007-11-08 | 2009-05-14 | Siemens Aktiengesellschaft | Mehrkanalige cpu-kern rechnerarchitektur |
| RU79083U1 (ru) * | 2008-08-22 | 2008-12-20 | Закрытое акционерное общество "Форатек АТ" | Микропроцессорная система централизации с маршрутными зависимостями мпц-мз-ф |
| RU96088U1 (ru) * | 2010-03-25 | 2010-07-20 | Открытое Акционерное Общество "Научно-Исследовательский И Проектно-Конструкторский Институт Информатизации, Автоматизации И Связи На Железнодорожном Транспорте" | Горочная автоматическая централизация микропроцессорная с ведением накопления вагонов в сортировочном парке (гац мн) |
| RU2495778C2 (ru) * | 2010-07-30 | 2013-10-20 | Учреждение образования "Белорусский государственный университет транспорта" | Микропроцессорная система централизации стрелок и сигналов |
| RU133798U1 (ru) * | 2013-02-08 | 2013-10-27 | Закрытое акционерное общество "Научно-производственный центр "Промэлектроника" (ЗАО "НПЦ "Промэлектроника") | Микропроцессорная централизация стрелок и сигналов |
| RU2577936C1 (ru) * | 2014-11-21 | 2016-03-20 | Открытое Акционерное Общество "Российские Железные Дороги" | Комплексное устройство безопасного информационного обмена и контроля локомотивных и стационарных устройств безопасности на железнодорожном транспорте |
| RU2648488C1 (ru) * | 2017-02-16 | 2018-03-26 | Акционерное общество "Росжелдорпроект" (АО "Росжелдорпроект") | Система горочной микропроцессорной централизации (гмц) |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20240168823A1 (en) | Computer cluster arrangement for processing a computation task and method for operation thereof | |
| CN101710314B (zh) | 高速外围部件互连交换控制器及其实现方法 | |
| WO2016153727A1 (en) | A method, apparatus and system to implement secondary bus functionality via a reconfigurable virtual switch | |
| CN107967194B (zh) | 一种基于冗余以太网的安全计算机系统 | |
| CN103795615A (zh) | 灵活地将终端逻辑集成到各种平台的装置、方法和系统 | |
| US20100325388A1 (en) | Multi-Core Parallel Processing System | |
| US11281618B2 (en) | Methods and circuits for deadlock avoidance | |
| CN102301363A (zh) | 数据处理节点、系统及方法 | |
| CN106796575B (zh) | 具有高操作确定性的片上系统 | |
| CN104750581A (zh) | 一种冗余互连的内存共享的服务器系统 | |
| CN210983400U (zh) | 片上系统和微控制器 | |
| JP4869714B2 (ja) | 情報処理装置、信号伝送方法、およびブリッジ | |
| RU2710502C1 (ru) | Унифицированный логический контроллер | |
| CN111274193A (zh) | 数据处理装置及方法 | |
| US11416352B2 (en) | System and method for logic functional redundancy | |
| US9361043B2 (en) | Information processing and control system for inter processing apparatus control of storage devices | |
| US5337411A (en) | Multi-processor computer system bus architecture | |
| US8606984B2 (en) | Hierarchical to physical bus translation | |
| CN104572514A (zh) | 一种全局共享i/o服务器的设计方法 | |
| CN115328706A (zh) | 双cpu冗余架构综合控制方法及系统 | |
| RU137809U1 (ru) | Вычислительное устройство для обработки данных | |
| US20200210544A1 (en) | System and method for reducing silicon area of resilient systems using functional and duplicate logic | |
| RU209597U1 (ru) | Бортовой коммутатор с функцией реконфигурации | |
| CN104618121A (zh) | 交换器及服务器系统 | |
| Täubrich et al. | Formal specification and analysis of AFDX redundancy management algorithms |