RU209597U1 - Бортовой коммутатор с функцией реконфигурации - Google Patents
Бортовой коммутатор с функцией реконфигурации Download PDFInfo
- Publication number
- RU209597U1 RU209597U1 RU2021128083U RU2021128083U RU209597U1 RU 209597 U1 RU209597 U1 RU 209597U1 RU 2021128083 U RU2021128083 U RU 2021128083U RU 2021128083 U RU2021128083 U RU 2021128083U RU 209597 U1 RU209597 U1 RU 209597U1
- Authority
- RU
- Russia
- Prior art keywords
- reconfiguration
- control processor
- switching matrix
- arinc
- control
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/02—Details
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Small-Scale Networks (AREA)
Abstract
Полезная модель относится к области вычислительной техники. Технический результат заключается в повышении отказоустойчивости бортового оборудования при обеспечении режима реконфигурации и киберзащиты комплекса бортового оборудования. Он достигается тем, что предполагаемая полезная модель содержит физические порты для приема-выдачи пакетов, управляющий процессор, программируемую логическую интегральную схему (ПЛИС), включающую коммутационную матрицу и блок управления, функционально связанный с управляющим процессором. В бортовом коммутаторе с функцией реконфигурации физические порты для приема-выдачи пакетов выполнены по стандарту ARINC 664, которые связаны с коммутационной матрицей с помощью интерфейса ARINC 664, при этом в управляющий процессор дополнительно включен блок реконфигурации и киберзащиты, а ПЛИС дополнительно содержит порт реконфигурации, функционально связанный с коммутационной матрицей и блоком реконфигурации и киберзащиты управляющего процессора. 1 ил.
Description
Полезная модель относится к области вычислительной техники и может быть использована при проектировании и применении бортового оборудования, осуществляющего коммутацию передаваемой информации.
Бортовой коммутатор служит для объединения бортового оборудования в общую локальную сеть. Каждое устройство подключено к коммутатору, который проверяет принятые от отправителя пакеты на ошибки и отправляет их получателю. Реконфигурация производится тогда, когда один из абонентов вышел из строя. В этом случае необходимо перераспределить его задачи на доступные абоненты. Соответственно, использование коммутатора с функцией реконфигурации повышает надежность сети, её устойчивость к отказам оборудования или программного обеспечения. Ещё одной существенной функцией бортового коммутатора является защита абонентов от несанкционированного доступа (киберзащита). При помощи функции киберзащиты анализируются пакеты, поступающие на входы бортового коммутатора, отбрасываются пакеты, пришедшие от неавторизованных абонентов, таким образом, предотвращается несанкционированный доступ.
Из уровня техники известен двухпротокольный коммутатор (патент США №US7480303 от 20.01.2009), который содержит коммутационную матрицу, множество внешних шин для подключения коммутатора к множеству хост-компьютеров, множество входных портов, память входных пакетов для каждого входного порта для хранения пакетов блок управления коммутатором. Основным интерфейсом передачи данных является PCIe.
Известный коммутатор относится к промышленным коммутаторам, осуществляющим коммутацию пакетов данных посредством PCI-Express, и не реализует функции реконфигурации и киберзащиты.
Задача, на решение которой направлено заявленное техническое решение, заключается в создании потенциально сертифицируемого бортового коммутатора, в котором блок реконфигурации и киберзащиты реализован не в коммутационной матрице, а в процессоре (процессорном модуле).
Технический результат предполагаемой полезной модели заключается в повышении отказоустойчивости бортового оборудования при обеспечении режима реконфигурации и киберзащиты комплекса бортового оборудования.
Дополнительным техническим результатом является упрощение внутренней логики работы коммутатора.
Технический результат достигается тем, что предполагаемая полезная модель содержит физические порты для приема-выдачи пакетов, управляющий процессор, программируемую логическую интегральную схему (ПЛИС), включающую коммутационную матрицу и блок управления, функционально связанный с управляющим процессором. В бортовом коммутаторе с функцией реконфигурации физические порты для приема-выдачи пакетов выполнены по стандарту ARINC 664, которые связаны с коммутационной матрицей с помощью интерфейса ARINC 664, при этом в управляющий процессор дополнительно включен блок реконфигурации и киберзащиты, а ПЛИС дополнительно содержит порт реконфигурации, функционально связанный с коммутационной матрицей и блоком реконфигурации и киберзащиты управляющего процессора по интерфейсу передачи данных для реконфигурации ARINC 664, а блок управления функционально связан с управляющим процессором по интерфейсу передачи данных для управления.
Полезная модель поясняется следующим чертежом
Фигура - структурная схема бортового коммутатора с функцией реконфигурации, где
1 -физический порт для приема-выдачи пакетов стандарта ARINC 664;
2 -программируемая логическая интегральная схема (ПЛИС);
3 -управляющий процессор;
4 -коммутационная матрица;
5 - блок управления;
6 - блок реконфигурации и киберзащиты;
7 - порт для реконфигурации;
8 - интерфейс передачи данных для реконфигурации ARINC 664;
9 -интерфейс передачи данных для управления;
10- интерфейс ARINC 664.
Предлагаемый в качестве полезной модели бортовой коммутатор содержит физические порты для приема-выдачи пакетов стандарта ARINC 664 (далее - физические порты ARINC 664) 1, ПЛИС 2, управляющий процессор 3, коммутационную матрицу 4, блок управления 5, блок реконфигурации и киберзащиты 6, порт для реконфигурации 7, интерфейс передачи данных для реконфигурации ARINC 664 8, интерфейс передачи данных для управления 9, Ethernet интерфейс для передачи данных между коммутационной матрицей 4 и интерфейс ARINC 664 10.
Бортовой коммутатор с функцией реконфигурации выполнен в виде единого устройства, которое содержит в своем составе элементы, представляющие собой сборочные единицы, соединенные между собой сборочными операциями, и обладает функционально-конструктивным единством, поэтому может быть заявлен в качестве полезной модели.
Физические порты ARINC 6641(наиболее известный как AFDX) обеспечивают приём и передачу информации между абонентами комплекса бортового оборудования. Количество портов 1 может варьироваться, но в большинстве случаев равняется 4, 8, 16 или 24. Каждый физический порт ARINC 664 1 функционально связан с коммутационной матрицей 4,находящейся в ПЛИС 2, с помощью интерфейса ARINC 664 10, по которому происходит передача информации от бортовых систем комплекса бортового оборудования.
Коммутационная матрица 4 осуществляет коммутацию портов 1 между собой, обеспечивая передачу критически важной для полета информации. Коммутационная матрица 4 настраивается с помощью управляющего процессора 3 через блок управления 5 и порт реконфигурации 7. В зависимости от этапа полета управляющий процессор 3 генерирует управляющие команды для коммутатора. Управляющий процессор 3 передает управляющие команды по интерфейсу передачи данных для управления 9 в блок управления 5, который осуществляет воздействие на коммутационную матрицу 4 (управление коммутатором), согласно принятым командам. Также в управляющем процессоре 3 реализован блок реконфигурации и киберзащиты 6, который связан с коммутационной матрицей по интерфейсу передачи данных для реконфигурации ARINC 664 8 через порт для реконфигурации 7. При помощи блока реконфигурации и кибрезащиты 6 происходит мониторинг работоспособности систем комплекса бортового оборудования, проведение динамической реконфигурации в случае отказа какого-либо оборудования и отбрасывание пакетов от неавторизованных абонентов, предотвращая несанкционированный доступ. Порт для реконфигурации 7 предназначен для подключения управляющего процессора 3 к коммутационной матрице 4 без необходимости внесения изменений в структуру коммутационной матрицы.
В предпочтительном варианте осуществления полезной модели в качестве управляющего процессора 3 может быть использован процессор из семейства Power PC с авиационным применением, что позволит сертифицировать бортовой коммутатор с возможностью реконфигурации и киберзащиты по высшим категориям DALA, DALB.
В случае использования любого другого интерфейса 8 и порта 7 потребуется дополнительная доработка коммутационной матрицы, которая может привести к снижению отказоустойчивости бортового оборудования и усложнению внутренней логики работы коммутатора, и, как следствие, к удорожанию, увеличению сроков разработки и невозможности сертифицировать такой продукт.
Claims (1)
- Бортовой коммутатор с функцией реконфигурации, содержащий физические порты для приема-выдачи пакетов, управляющий процессор, программируемую логическую интегральную схему (ПЛИС), включающую коммутационную матрицу и блок управления, функционально связанный с управляющим процессором, отличающийся тем, что физические порты для приема-выдачи пакетов выполнены по стандарту ARINC 664, которые связаны с коммутационной матрицей с помощью интерфейса ARINC 664, при этом в управляющий процессор дополнительно включен блок реконфигурации и киберзащиты, осуществляющий мониторинг работоспособности систем комплекса бортового оборудования, динамическую реконфигурацию в случае отказа какого-либо оборудования и отбрасывание пакетов от неавторизованных абонентов, предотвращая несанкционированный доступ, а ПЛИС дополнительно содержит порт реконфигурации, функционально связанный с коммутационной матрицей и блоком реконфигурации и киберзащиты управляющего процессора по интерфейсу передачи данных для реконфигурации ARINC 664, а блок управления функционально связан с управляющим процессором по интерфейсу передачи данных для управления.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2021128083U RU209597U1 (ru) | 2021-09-24 | 2021-09-24 | Бортовой коммутатор с функцией реконфигурации |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2021128083U RU209597U1 (ru) | 2021-09-24 | 2021-09-24 | Бортовой коммутатор с функцией реконфигурации |
Publications (1)
Publication Number | Publication Date |
---|---|
RU209597U1 true RU209597U1 (ru) | 2022-03-18 |
Family
ID=80737753
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU2021128083U RU209597U1 (ru) | 2021-09-24 | 2021-09-24 | Бортовой коммутатор с функцией реконфигурации |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU209597U1 (ru) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7480303B1 (en) * | 2005-05-16 | 2009-01-20 | Pericom Semiconductor Corp. | Pseudo-ethernet switch without ethernet media-access-controllers (MAC's) that copies ethernet context registers between PCI-express ports |
US7720055B2 (en) * | 1999-03-17 | 2010-05-18 | Broadcom Corporation | Method for handling IP multicast packets in network switch |
RU2405196C1 (ru) * | 2009-05-04 | 2010-11-27 | Федеральное государственное унитарное предприятие научно-исследовательский институт "Субмикрон" | Коммутатор link-портов |
RU173731U1 (ru) * | 2017-06-27 | 2017-09-07 | федеральное государственное бюджетное образовательное учреждение высшего образования "Волгоградский государственный аграрный университет" (ФГБОУ ВО Волгоградский ГАУ) | Матричный коммутатор |
-
2021
- 2021-09-24 RU RU2021128083U patent/RU209597U1/ru active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7720055B2 (en) * | 1999-03-17 | 2010-05-18 | Broadcom Corporation | Method for handling IP multicast packets in network switch |
US7480303B1 (en) * | 2005-05-16 | 2009-01-20 | Pericom Semiconductor Corp. | Pseudo-ethernet switch without ethernet media-access-controllers (MAC's) that copies ethernet context registers between PCI-express ports |
RU2405196C1 (ru) * | 2009-05-04 | 2010-11-27 | Федеральное государственное унитарное предприятие научно-исследовательский институт "Субмикрон" | Коммутатор link-портов |
RU173731U1 (ru) * | 2017-06-27 | 2017-09-07 | федеральное государственное бюджетное образовательное учреждение высшего образования "Волгоградский государственный аграрный университет" (ФГБОУ ВО Волгоградский ГАУ) | Матричный коммутатор |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
RU2670941C9 (ru) | Двухканальная архитектура с избыточными линиями связи ccdl | |
US10140049B2 (en) | Partitioning systems operating in multiple domains | |
US8151024B2 (en) | Reconfigurable virtual backplane systems and methods | |
US8521929B2 (en) | Virtual serial port management system and method | |
US8924772B2 (en) | Fault-tolerant system and fault-tolerant control method | |
US9619252B2 (en) | Reconfigurable avionics equipment and method of reconfiguring such equipment | |
CN110865958A (zh) | 一种基于lrm的综合交换管理模块的设计方法 | |
RU209597U1 (ru) | Бортовой коммутатор с функцией реконфигурации | |
CN103885421A (zh) | 一种标准总线控制器 | |
CA2135968C (en) | Digital bus simulator integrated in a system for automatically testing electronic packages embarked on an aircraft | |
CN106708701B (zh) | 一种基于arinc659总线的中央维护装置与方法 | |
Vipin | CANNoC: An open-source NoC architecture for ECU consolidation | |
US20140089542A1 (en) | Chained information exchange system comprising a plurality of modules connected together by hardened digital buses | |
US6694382B1 (en) | Flexible I/O subsystem architecture and associated test capability | |
Montenegro et al. | Network centric systems for space applications | |
Mueller et al. | On MILS I/O sharing targeting avionic systems | |
CN210270884U (zh) | 一种基于sw-ich2芯片的级联扩展系统 | |
Obermaisser et al. | Error containment in the time-triggered system-on-a-chip architecture | |
CN112416702A (zh) | 一种混合运行多安全等级任务的安全隔离系统 | |
RU2710502C1 (ru) | Унифицированный логический контроллер | |
US20210303315A1 (en) | Application logic architecture defining separate processing planes | |
US11461159B2 (en) | Integrated circuit, embedded system and motor vehicle | |
Chan et al. | The implementation of a COTS based fault tolerant avionics bus architecture | |
Hiergeist et al. | Fault-tolerant FCC Architecture for future UAV systems based on COTS SoC | |
Rose et al. | Distribution of intelligence and input/output in data acquisition systems |