RU2556765C1 - Способ изготовления полупроводниковой структуры - Google Patents
Способ изготовления полупроводниковой структуры Download PDFInfo
- Publication number
- RU2556765C1 RU2556765C1 RU2014107070/28A RU2014107070A RU2556765C1 RU 2556765 C1 RU2556765 C1 RU 2556765C1 RU 2014107070/28 A RU2014107070/28 A RU 2014107070/28A RU 2014107070 A RU2014107070 A RU 2014107070A RU 2556765 C1 RU2556765 C1 RU 2556765C1
- Authority
- RU
- Russia
- Prior art keywords
- manufacturing
- base
- collector
- emitter
- concentration
- Prior art date
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
Использование: для производства полупроводниковых приборов, в частности в технологии изготовления биполярных транзисторов с низкой плотностью дефектов. Сущность изобретения заключается в том, что способ изготовления полупроводникового прибора включает нанесение эпитаксиального слоя, формирование областей эмиттера, коллектора и базы, которую формируют легированием углеродом концентрацией 2,1-2,4·1019 см-3 с последующим отжигом при температуре 500-550°C в течение 50-60 с. Технический результат: обеспечение возможности снижения плотности дефектов, улучшения параметров, повышения качества и увеличения процента выхода годных. 1 табл.
Description
Изобретение относится к области технологии производства полупроводниковых приборов, в частности к технологии изготовления биполярных транзисторов с низкой плотностью дефектов.
Известен способ создания транзистора [Пат. 5163178 США, МКИ H01L 29/72], в котором тип проводимости подложки соответствует типу проводимости области базы прибора. Эмиттерный и коллекторный электроды создают путем локального легирования поверхности подложки через окна, сформированные с использованием фотолитографии; ширина базы определяется расстоянием между легированными областями. Затем проводят повторный процесс легирования удаленных от базы частей электродов эмиттера и коллектора, повышая в них концентрации легирующих примесей. В таких приборах из-за нетехнологичности процессов формирования легированных областей увеличиваются токи утечки.
Известен способ изготовления транзистора [Пат. 5047365 США, МКИ H01L 21/20] с улучшенными характеристиками. На полуизолирующую подложку GaAs наносятся эпитаксиальные слои n+ - GaAs:Si (эмиттер) и n GaAs:Si. Далее выращивается эпитаксиальный слой n Ge:Si (коллектор), при этом нижняя часть этого слоя за счет диффузии Ga из нижележащего слоя GaAs приобретает проводимость p+ типа. Затем путем имплантации ионов В+ по бокам слоя Ge формируются p+-участки, базовые области, а по бокам n GaAs-слоя - высокоомные изолирующие участки.
Недостатками способа являются:
- низкая технологичность;
- низкие значения коэффициента усиления;
- высокая плотность дефектов.
Задача, решаемая изобретением: снижение плотности дефектов, обеспечивающее технологичность, улучшение параметров, повышение надежности и увеличение процента выхода годных.
Задача решается путем формирования базовой области полупроводникового прибора легированием углеродом концентрацией 2,1-2,4·1019 см-3 с последующим отжигом при температуре 500-550°C в течение 50-60 с.
Технология способа состоит в следующем: транзисторную структуру и области эмиттера и коллектора формируют по стандартной технологии, а базовую область формируют легированием углеродом концентрацией 2,1-2,4·1019 см-3 с последующим отжигом при температуре 500-550°C в течение 50-60 сек. Затем формируют контактные области эмиттера, базы и коллектора по стандартной технологии. Так как углерод имеет наименьший коэффициент диффузии, то это позволяет получить резкий профиль распределения примеси и повысить коэффициент усиления прибора и напряжения пробоя.
По предлагаемому способу были изготовлены и исследованы полупроводниковые структуры.
Результаты обработки представлены в таблице 1.
Экспериментальные исследования показали, что выход годных структур на партии пластин, сформированных в оптимальном режиме, увеличился на 17,4%.
Технический результат: снижение плотности дефектов, обеспечение технологичности, улучшение параметров, повышение качества и увеличение процента выхода годных.
Стабильность параметров во всем эксплуатационном интервале температур была нормальной и соответствовала требованиям.
Предложенный способ изготовления полупроводникового прибора путем формирования базовой области легированием углеродом концентрацией 2,1-2,4·1019 см-3 с последующим отжигом при температуре 500-550°C в течение 50-60 с позволяет повысить процент выхода годных структур и улучшить их надежность.
Claims (1)
- Способ изготовления полупроводникового прибора, включающий нанесение эпитаксиального слоя, формирование областей эмиттера, коллектора и базы, отличающийся тем, что область базы формируют легированием углеродом концентрацией 2,1-2,4·1019 см-3 с последующим отжигом при температуре 500-550°C в течение 50-60 с.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2014107070/28A RU2556765C1 (ru) | 2014-02-25 | 2014-02-25 | Способ изготовления полупроводниковой структуры |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2014107070/28A RU2556765C1 (ru) | 2014-02-25 | 2014-02-25 | Способ изготовления полупроводниковой структуры |
Publications (1)
Publication Number | Publication Date |
---|---|
RU2556765C1 true RU2556765C1 (ru) | 2015-07-20 |
Family
ID=53611549
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU2014107070/28A RU2556765C1 (ru) | 2014-02-25 | 2014-02-25 | Способ изготовления полупроводниковой структуры |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU2556765C1 (ru) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5047365A (en) * | 1988-03-25 | 1991-09-10 | Nec Corporation | Method for manufacturing a heterostructure transistor having a germanium layer on gallium arsenide using molecular beam epitaxial growth |
US5163178A (en) * | 1989-12-28 | 1992-11-10 | Sony Corporation | Semiconductor device having enhanced impurity concentration profile |
SU1827149A3 (ru) * | 1991-04-30 | 1996-06-27 | Товарищество с ограниченной ответственностью "КМК" | Мощный биполярный транзистор |
RU2279733C2 (ru) * | 2003-05-22 | 2006-07-10 | Открытое акционерное общество "НИИ молекулярной электроники и завод "Микрон" | Структура биполярного транзистора с эмиттером субмикронных размеров и способ ее изготовления |
US20080224175A1 (en) * | 2006-06-30 | 2008-09-18 | International Business Machines Corporation | Semiconductor device structures for bipolar junction transistors and methods of fabricating such structures |
US7804109B2 (en) * | 2004-01-19 | 2010-09-28 | Renesas Electronics Corporation | Heterojunction bipolar transistor and method for manufacturing the same, and power amplifier using the same |
-
2014
- 2014-02-25 RU RU2014107070/28A patent/RU2556765C1/ru not_active IP Right Cessation
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5047365A (en) * | 1988-03-25 | 1991-09-10 | Nec Corporation | Method for manufacturing a heterostructure transistor having a germanium layer on gallium arsenide using molecular beam epitaxial growth |
US5163178A (en) * | 1989-12-28 | 1992-11-10 | Sony Corporation | Semiconductor device having enhanced impurity concentration profile |
SU1827149A3 (ru) * | 1991-04-30 | 1996-06-27 | Товарищество с ограниченной ответственностью "КМК" | Мощный биполярный транзистор |
RU2279733C2 (ru) * | 2003-05-22 | 2006-07-10 | Открытое акционерное общество "НИИ молекулярной электроники и завод "Микрон" | Структура биполярного транзистора с эмиттером субмикронных размеров и способ ее изготовления |
US7804109B2 (en) * | 2004-01-19 | 2010-09-28 | Renesas Electronics Corporation | Heterojunction bipolar transistor and method for manufacturing the same, and power amplifier using the same |
US20080224175A1 (en) * | 2006-06-30 | 2008-09-18 | International Business Machines Corporation | Semiconductor device structures for bipolar junction transistors and methods of fabricating such structures |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6344718B2 (ja) | 結晶積層構造体及び半導体素子 | |
JP6477912B2 (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
US20110057202A1 (en) | Semiconductor device and method of fabricating the same | |
CN107039268B (zh) | 碳化硅半导体装置及碳化硅半导体装置的制造方法 | |
KR20130141327A (ko) | 높은 이동도 및 변형 채널을 갖는 FinFET | |
JP6802454B2 (ja) | 半導体装置およびその製造方法 | |
JP6126354B2 (ja) | 半導体装置及びその製造方法 | |
RU2466476C1 (ru) | Способ изготовления полупроводникового прибора | |
RU2671294C1 (ru) | Способ изготовления полупроводникового прибора | |
RU2556765C1 (ru) | Способ изготовления полупроводниковой структуры | |
RU2659328C1 (ru) | Способ изготовления полупроводникового прибора | |
RU2688851C1 (ru) | Способ изготовления полупроводникового прибора | |
RU2621372C2 (ru) | Способ изготовления полупроводникового прибора | |
RU2633799C1 (ru) | Способ изготовления полупроводникового прибора | |
RU2596861C1 (ru) | Способ изготовления полупроводникового прибора | |
RU2476955C2 (ru) | Способ формирования легированных областей полупроводникового прибора | |
JP5921089B2 (ja) | エピタキシャルウエハの製造方法及び半導体装置の製造方法 | |
CN115084224A (zh) | 一种垂直结构的NiO/Ga2O3 JFET及其制备方法 | |
RU2586444C1 (ru) | Способ изготовления полупроводникового прибора | |
RU2515334C1 (ru) | Способ изготовления тонкопленочного транзистора | |
RU2734060C1 (ru) | Способ изготовления полупроводникового прибора | |
CN110808212A (zh) | 氧化镓场效应晶体管及其制备方法 | |
RU2606246C2 (ru) | Способ изготовления полупроводникового прибора | |
RU2629659C1 (ru) | Способ изготовления полупроводникового прибора | |
RU2629655C2 (ru) | Способ изготовления полупроводниковой структуры |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | The patent is invalid due to non-payment of fees |
Effective date: 20170226 |