RU2549142C1 - Логический элемент сравнения на равенство двух многозначных переменных - Google Patents
Логический элемент сравнения на равенство двух многозначных переменных Download PDFInfo
- Publication number
- RU2549142C1 RU2549142C1 RU2014115079/08A RU2014115079A RU2549142C1 RU 2549142 C1 RU2549142 C1 RU 2549142C1 RU 2014115079/08 A RU2014115079/08 A RU 2014115079/08A RU 2014115079 A RU2014115079 A RU 2014115079A RU 2549142 C1 RU2549142 C1 RU 2549142C1
- Authority
- RU
- Russia
- Prior art keywords
- current
- output
- input
- current mirror
- output transistors
- Prior art date
Links
Images
Landscapes
- Logic Circuits (AREA)
Abstract
Предполагаемое изобретение относится к области цифровой вычислительной техники, автоматики, связи и может использоваться в различных цифровых структурах и системах автоматического управления и передачи цифровой информации. Технический результат заключается в создании логического элемента сравнения на равенство двух многозначных переменных, в котором внутреннее преобразование информации производится в многозначной токовой форме сигналов. Технический результат достигается за счет логического элемента сравнения на равенство двух многозначных переменных, содержит первый и второй токовые входы устройства, токовый выход устройства, первый и второй выходные транзисторы с объединенными базами, которые подключены к первому источнику напряжения смещения, третий и четвертый выходные транзисторы другого типа проводимости с объединенными базами, которые подключены ко второму источнику напряжения смещения, причем эмиттер первого и третьего выходных транзисторов объединены и подключены к первому токовому входу устройства, а эмиттеры второго и четвертого выходных транзисторов связаны друг с другом, первый источник опорного тока, первое токовое зеркало, согласованное с первой шиной источника питания, второе токовое зеркало, согласованное с первой шиной источника питания. 5 ил.
Description
Предполагаемое изобретение относится к области цифровой вычислительной техники, автоматики, связи и может использоваться в различных цифровых структурах и системах автоматического управления, передачи цифровой информации и т.п.
В различных аналого-цифровых вычислительных и управляющих устройствах широко используются транзисторные каскады преобразования входных токов выходных сигналов, реализованные на основе токовых зеркал [1-14]. Данные функциональные узлы, например, используются во входных каскадах операционных преобразователей с так называемой «токовой отрицательной обратной связью» [1-14], а также в качестве самостоятельных нелинейных коммутаторов входных токов без цепей обратной связи [9], реализующих функцию преобразования входных токовых переменных.
В работе [15], а также монографиях соавтора настоящей заявки [16-17] показано, что булева алгебра является частным случаем более общей линейной алгебры, практическая реализация которой в структуре вычислительных и логических устройств автоматики нового поколения требует создания специальной элементной базы, реализуемой на основе логики с многозначным внутренним представлением сигналов, в которой эквивалентом стандартного логического сигнала является квант тока. Заявляемое устройство относится к этому типу логических элементов.
Ближайшим прототипом заявляемого устройства является логический элемент, представленный в патенте US 5.742.154, структура которого присутствует также во многих других патентах [1-14]. Он содержит первый 1 и второй 2 токовые входы устройства, токовый выход 3 устройства, первый 4 и второй 5 выходные транзисторы с объединенными базами, которые подключены к первому 6 источнику напряжения смещения, третий 7 и четвертый 8 выходные транзисторы другого типа проводимости с объединенными базами, которые подключены ко второму 9 источнику напряжения смещения, причем эмиттер первого 4 и третьего 7 выходных транзисторов объединены и подключены к первому 1 токовому входу устройства, а эмиттеры второго 5 и четвертого 8 выходных транзисторов связаны друг с другом, первый 10 источник опорного тока, первое 11 токовое зеркало, согласованное с первой 12 шиной источника питания, второе 13 токовое зеркало, согласованное с первой 12 шиной источника питания, причем коллектор третьего 7 выходного транзистора соединен со входом первого 11 токового зеркала, третье 14 и четвертое 15 токовые зеркала, согласованные со второй 16 шиной источника питания.
Существенный недостаток известного устройства состоит в том, что он не реализует функцию сравнения на равенство двух многозначных входных переменных (x1, x2), соответствующих многоуровневым значениям входных токов Iin1, Iin2. Это не позволяет на его основе создать полный базис средств вычислительной техники, функционирующих на принципах преобразования многозначных токовых сигналов.
Основная задача предполагаемого изобретения состоит в создании логического элемента сравнения на равенство двух многозначных переменных, в котором внутреннее преобразование информации производится в многозначной токовой форме сигналов. В конечном итоге это позволяет повысить быстродействие и создать элементную базу вычислительных устройств, работающих на принципах многозначной линейной алгебры [16-17].
Поставленная задача решается тем, что в логическом элементе сравнения на равенство двух многозначных переменных (фиг.1), содержащем первый 1 и второй 2 токовые входы устройства, токовый выход 3 устройства, первый 4 и второй 5 выходные транзисторы с объединенными базами, которые подключены к первому 6 источнику напряжения смещения, третий 7 и четвертый 8 выходные транзисторы другого типа проводимости с объединенными базами, которые подключены ко второму 9 источнику напряжения смещения, причем эмиттер первого 4 и третьего 7 выходных транзисторов объединены и подключены к первому 1 токовому входу устройства, а эмиттеры второго 5 и четвертого 8 выходных транзисторов связаны друг с другом, первый 10 источник опорного тока, первое 11 токовое зеркало, согласованное с первой 12 шиной источника питания, второе 13 токовое зеркало, согласованное с первой 12 шиной источника питания, причем коллектор третьего 7 выходного транзистора соединен со входом первого 11 токового зеркала, третье 14 и четвертое 15 токовые зеркала, согласованные со второй 16 шиной источника питания, предусмотрены новые элементы и связи - второй 2 токовый вход устройства соединен со входом четвертого 15 токового зеркала, выход которого соединен с объединенными эмиттерами первого 4 и третьего 7 выходных транзисторов, коллектор первого 4 выходного транзистора соединен со входом третьего 14 токового зеркала, выход которого соединен со входом первого 11 токового зеркала, выход первого 11 токового зеркала подключен к объединенным эмиттерами второго 5 и четвертого 8 выходных транзисторов и через первый 10 источник опорного тока связан со второй 16 шиной источника питания, коллектор четвертого 8 выходного транзистора связан со входом второго 13 токового зеркала, выход которого подключен к выходу 3 устройства, коллектор второго 5 выходного транзистора соединен со второй 16 шиной источника питания.
Схема известного устройства показана на чертеже фиг.1. На чертеже фиг.2 представлена схема заявляемого устройства в соответствии с формулой изобретения.
На чертеже фиг.3 приведена схема исследованного в среде МС9 заявляемого устройства фиг.2 с конкретным и хорошо известным выполнением его функциональных узлов на биполярных транзисторах.
На чертеже фиг.4 приведены результаты компьютерного моделирования схемы фиг.3 для случая, когда входные многозначные токовые сигналы (x1, x2) имеют два уровня.
На чертеже фиг.5 приведены результаты компьютерного моделирования схемы фиг.3 для случая, когда входные многозначные токовые сигналы (x1, x2) имеют три уровня.
Логический элемент сравнения на равенство двух многозначных переменных фиг.2 содержит первый 1 и второй 2 токовые входы устройства, токовый выход 3 устройства, первый 4 и второй 5 выходные транзисторы с объединенными базами, которые подключены к первому 6 источнику напряжения смещения, третий 7 и четвертый 8 выходные транзисторы другого типа проводимости с объединенными базами, которые подключены ко второму 9 источнику напряжения смещения, причем эмиттер первого 4 и третьего 7 выходных транзисторов объединены и подключены к первому 1 токовому входу устройства, а эмиттеры второго 5 и четвертого 8 выходных транзисторов связаны друг с другом, первый 10 источник опорного тока, первое 11 токовое зеркало, согласованное с первой 12 шиной источника питания, второе 13 токовое зеркало, согласованное с первой 12 шиной источника питания, причем коллектор третьего 7 выходного транзистора соединен со входом первого 11 токового зеркала, третье 14 и четвертое 15 токовые зеркала, согласованные со второй 16 шиной источника питания.
Второй 2 токовый вход устройства соединен со входом четвертого 15 токового зеркала, выход которого соединен с объединенными эмиттерами первого (4) и третьего (7) выходных транзисторов, коллектор первого (4) выходного транзистора соединен со входом третьего 14 токового зеркала, выход которого соединен со входом первого 11 токового зеркала, выход первого 11 токового зеркала подключен к объединенным эмиттерами второго 5 и четвертого 8 выходных транзисторов и через первый 10 источник опорного тока связан со второй 16 шиной источника питания, коллектор четвертого 8 выходного транзистора связан со входом второго 13 токового зеркала, выход которого подключен к выходу 3 устройства, коллектор второго 5 выходного транзистора соединен со второй 16 шиной источника питания. Двухполюсник 17 моделирует свойства нагрузки заявляемого логического элемента.
Рассмотрим работу устройства фиг.2, которое выполняет операцию сравнения на равенство двух одноразрядных k-значных (k=1, 2, …) чисел. Операция сравнения на равенство может быть описана выражением
т.е. под операцией сравнения понимается двоичная функция, принимающая единичное значение, если условие (1) выполняется. Результат выполнения операции для k-значных переменных х - двоичный предикат Р.
Выражение в (1) под знаком модуля реализуется в предлагаемом устройстве следующим образом. Сравниваемые значения разрядов x1 и х2 поступают в виде квантов втекающего тока на входы 2 и 1 соответственно. Далее входной сигнал x2 поступает на вход четвертого токового зеркала 15, с выхода которого выдается квант тока, равный х2 по величине и противоположный ему по направлению. Этот квант вытекающего тока вычитается из кванта входного втекающего тока х1, образуя первый разностный ток, поступающий на объединенные эмиттеры первого (4) и третьего (7) выходных транзисторов. Режимы работы этих транзисторов задаются значениями напряжений первого 6 и второго 9 дополнительных источников напряжения и обеспечивают предотвращение насыщения транзисторов источника входного сигнала д-з и токового зеркала 15.
Если квант вытекающего тока с выхода четвертого токового зеркала 15 превышает квант втекающего тока на входе 2, то выходной транзистор 4 открыт, а транзистор 7 закрыт. При этом квант разностного втекающего тока с выхода коллектора транзистора 4 преобразуется в равный ему по величине квант вытекающего тока с помощью третьего токового зеркала 14. Если квант вытекающего тока с выхода четвертого токового зеркала 15 меньше кванта втекающего тока на входе 2, то выходной транзистор 4 закрыт, а транзистор 7 открыт, и на его коллекторном выходе формируется квант разностного тока. В обоих случаях на вход первого токового зеркала 11 поступает вытекающий разностный ток, и на его выходе формируется равный ему по величине квант втекающего тока.
Если же кванты токов на выходе четвертого токового зеркала 15 и на входе 2 равны, то выходные транзисторы 4 и 7 оказываются закрытыми и ток на входе первого токового зеркала 11, а, следовательно, и на его выходе, равен нулю.
Остальная часть записанной выше формулы (1) (т.е. вычитание полученного результата из 1) реализуется следующим образом. Вытекающий ток с выхода первого токового зеркала 11 вычитается из тока первого источника опорного тока 10. Разностный ток подается на объединенные эмиттеры второго 5 и четвертого 8 выходных транзисторов. Режимы работы этих транзисторов задаются значениями напряжений первого 6 и второго 9 дополнительных источников напряжения и обеспечивают предотвращение насыщения транзисторов первого токового зеркала 11 и источника опорного тока 10.
При наличии разностного тока с выхода первого токового зеркала 11 разностный ток равен нулю. При этом выходные транзисторы 5, 8 закрыты.
Ток на входе второго токового зеркала 13, а, следовательно, и на его выходе, равен нулю. При отсутствии разностного тока с выхода первого токового зеркала 11 выходной транзистор 5 закрыт, а транзистор 8 открыт. Вытекающий ток первого источника опорного тока 10 преобразуется вторым токовым зеркалом 13 во втекающий ток и подается на выход устройства 3.
Показанные на чертеже фиг.3-5 результаты моделирования подтверждают указанные свойства заявляемой схемы.
Таким образом, рассмотренное схемотехническое решение логического элемента сравнения на равенство двух многозначных переменных характеризуется многозначным состоянием внутренних сигналов и сигнала на его токовых входах и двоичным сигналом на токовом выходе и может быть положено в основу вычислительных и управляющих устройств, использующих многозначную линейную алгебру, частным случаем которой является булева алгебра.
БИБЛИОГРАФИЧЕСКИЙ СПИСОК
1. Патент US 8.159.304, fig.5
2. Патент US №5.977.829, fig.1
3. Патент US №5.789.982, fig.2
4. Патент US №5.140.282
5. Патент US №6.624.701, fig.4
6. Патент US №6.529.078
7. Патент US №5.734.294
8. Патент US №5.557.220
9. Патент US №6.624.701
10. Патент RU №2319296
11. Патент RU №243 6224
12. Патент RU №2319296
13. Патент RU №№2321157
14. Патент RU №2383099
15. Малюгин В.Д. Реализация булевых функций арифметическими полиномами // Автоматика и телемеханика, 1982. №4. С.84-93.
16. Чернов Н.И. Основы теории логического синтеза цифровых структур над полем вещественных чисел // Монография. - Таганрог: ТРТУ, 2001. - 147 с.
17. Чернов Н.И. Линейный синтез цифровых структур АСОИУ» // Учебное пособие Таганрог. - ТРТУ, 2004 г., 118 с.
Claims (1)
- Логический элемент сравнения на равенство двух многозначных переменных, содержащий первый (1) и второй (2) токовые входы устройства, токовый выход (3) устройства, первый (4) и второй (5) выходные транзисторы с объединенными базами, которые подключены к первому (6) источнику напряжения смещения, третий (7) и четвертый (8) выходные транзисторы другого типа проводимости с объединенными базами, которые подключены ко второму (9) источнику напряжения смещения, причем эмиттер первого (4) и третьего (7) выходных транзисторов объединены и подключены к первому (1) токовому входу устройства, а эмиттеры второго (5) и четвертого (8) выходных транзисторов связаны друг с другом, первый (10) источник опорного тока, первое (11) токовое зеркало, согласованное с первой (12) шиной источника питания, второе (13) токовое зеркало, согласованное с первой (12) шиной источника питания, причем коллектор третьего (7) выходного транзистора соединен со входом первого (11) токового зеркала, третье (14) и четвертое (15) токовые зеркала, согласованные со второй (16) шиной источника питания, отличающийся тем, что второй (2) токовый вход устройства соединен со входом четвертого (15) токового зеркала, выход которого соединен с объединенными эмиттерами первого (4) и третьего (7) выходных транзисторов, коллектор первого (4) выходного транзистора соединен со входом третьего (14) токового зеркала, выход которого соединен со входом первого (11) токового зеркала, выход первого (11) токового зеркала подключен к объединенным эмиттерами второго (5) и четвертого (8) выходных транзисторов и через первый (10) источник опорного тока связан со второй (16) шиной источника питания, коллектор четвертого (8) выходного транзистора связан со входом второго (13) токового зеркала, выход которого подключен к выходу (3) устройства, коллектор второго (5) выходного транзистора соединен со второй (16) шиной источника питания.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2014115079/08A RU2549142C1 (ru) | 2014-04-15 | 2014-04-15 | Логический элемент сравнения на равенство двух многозначных переменных |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2014115079/08A RU2549142C1 (ru) | 2014-04-15 | 2014-04-15 | Логический элемент сравнения на равенство двух многозначных переменных |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| RU2549142C1 true RU2549142C1 (ru) | 2015-04-20 |
Family
ID=53289596
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU2014115079/08A RU2549142C1 (ru) | 2014-04-15 | 2014-04-15 | Логический элемент сравнения на равенство двух многозначных переменных |
Country Status (1)
| Country | Link |
|---|---|
| RU (1) | RU2549142C1 (ru) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2692573C1 (ru) * | 2018-12-27 | 2019-06-25 | федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) | Токовый пороговый логический элемент "неравнозначность" |
| RU2693590C1 (ru) * | 2018-12-20 | 2019-07-03 | федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) | Токовый пороговый логический элемент обратного циклического сдвига |
| RU2693639C1 (ru) * | 2018-12-20 | 2019-07-03 | федеральное государственное бюджетное образовательное учреждение высшего образо-вания "Донской государственный технический университет" (ДГТУ) | Токовый пороговый логический элемент прямого циклического сдвига |
| RU2701108C1 (ru) * | 2018-12-27 | 2019-09-24 | федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) | Токовый пороговый логический элемент "неравнозначность" |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5742154A (en) * | 1995-06-30 | 1998-04-21 | Maxim Integrated Products | Multi-stage current feedback amplifier |
| RU2504074C1 (ru) * | 2012-09-18 | 2014-01-10 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ФГБОУ ВПО "ЮРГУЭС") | Одноразрядный полный сумматор с многозначным внутренним представлением сигналов |
| RU2506696C1 (ru) * | 2012-09-10 | 2014-02-10 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ФГБОУ ВПО "ЮРГУЭС") | Мажоритарный элемент с многозначным внутренним представлением сигналов |
| RU2506695C1 (ru) * | 2012-09-13 | 2014-02-10 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ФГБОУ ВПО "ЮРГУЭС") | Логический элемент "исключающее или" с многозначным внутренним представлением сигналов |
| RU2012138671A (ru) * | 2012-09-10 | 2014-03-20 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ФГБОУ ВПО "ЮРГУЭС") | Логический элемент "2-и" с многозначным внутренним представлением сигналов |
-
2014
- 2014-04-15 RU RU2014115079/08A patent/RU2549142C1/ru not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5742154A (en) * | 1995-06-30 | 1998-04-21 | Maxim Integrated Products | Multi-stage current feedback amplifier |
| RU2506696C1 (ru) * | 2012-09-10 | 2014-02-10 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ФГБОУ ВПО "ЮРГУЭС") | Мажоритарный элемент с многозначным внутренним представлением сигналов |
| RU2012138671A (ru) * | 2012-09-10 | 2014-03-20 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ФГБОУ ВПО "ЮРГУЭС") | Логический элемент "2-и" с многозначным внутренним представлением сигналов |
| RU2506695C1 (ru) * | 2012-09-13 | 2014-02-10 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ФГБОУ ВПО "ЮРГУЭС") | Логический элемент "исключающее или" с многозначным внутренним представлением сигналов |
| RU2504074C1 (ru) * | 2012-09-18 | 2014-01-10 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ФГБОУ ВПО "ЮРГУЭС") | Одноразрядный полный сумматор с многозначным внутренним представлением сигналов |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2693590C1 (ru) * | 2018-12-20 | 2019-07-03 | федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) | Токовый пороговый логический элемент обратного циклического сдвига |
| RU2693639C1 (ru) * | 2018-12-20 | 2019-07-03 | федеральное государственное бюджетное образовательное учреждение высшего образо-вания "Донской государственный технический университет" (ДГТУ) | Токовый пороговый логический элемент прямого циклического сдвига |
| RU2692573C1 (ru) * | 2018-12-27 | 2019-06-25 | федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) | Токовый пороговый логический элемент "неравнозначность" |
| RU2701108C1 (ru) * | 2018-12-27 | 2019-09-24 | федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) | Токовый пороговый логический элемент "неравнозначность" |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU2615069C1 (ru) | Rs-триггер | |
| RU2549142C1 (ru) | Логический элемент сравнения на равенство двух многозначных переменных | |
| RU2547233C1 (ru) | Логический элемент нестрогого сравнения на неравенство двух многозначных переменных | |
| RU2547225C1 (ru) | Многозначный логический элемент циклического сдвига | |
| RU2553071C1 (ru) | Многозначный логический элемент обратного циклического сдвига | |
| RU2506695C1 (ru) | Логический элемент "исключающее или" с многозначным внутренним представлением сигналов | |
| RU2506696C1 (ru) | Мажоритарный элемент с многозначным внутренним представлением сигналов | |
| RU2554557C1 (ru) | Многозначный логический элемент обратного циклического сдвига | |
| RU2546085C1 (ru) | ЛОГИЧЕСКИЙ ЭЛЕМЕНТ СРАВНЕНИЯ k-ЗНАЧНОЙ ПЕРЕМЕННОЙ С ПОРОГОВЫМ ЗНАЧЕНИЕМ | |
| RU2712412C1 (ru) | Токовый пороговый логический элемент "равнозначность" | |
| RU2546078C1 (ru) | МНОГОЗНАЧНЫЙ СУММАТОР ПО МОДУЛЮ k | |
| RU2604682C1 (ru) | Rs-триггер | |
| RU2504074C1 (ru) | Одноразрядный полный сумматор с многозначным внутренним представлением сигналов | |
| RU2553070C1 (ru) | K-значный логический элемент "минимум" | |
| RU2693590C1 (ru) | Токовый пороговый логический элемент обратного циклического сдвига | |
| RU2568385C1 (ru) | k-ЗНАЧНЫЙ ЛОГИЧЕСКИЙ ЭЛЕМЕНТ "МАКСИМУМ" | |
| RU2513717C1 (ru) | Логический элемент "2-и" с многозначным внутренним представлением сигналов | |
| RU2514789C1 (ru) | Rs-триггер с многозначным внутренним представлением сигналов | |
| RU2701108C1 (ru) | Токовый пороговый логический элемент "неравнозначность" | |
| RU2546082C1 (ru) | МНОГОЗНАЧНЫЙ СУММАТОР ПО МОДУЛЮ k | |
| Degawa et al. | A single-electron-transistor logic gate family for binary, multiple-valued and mixed-mode logic | |
| RU2695979C1 (ru) | Двоичный токовый пороговый rs-триггер | |
| RU2549144C1 (ru) | К-значный логический элемент "максимум" | |
| RU2723672C1 (ru) | Токовый пороговый параллельный троичный компаратор | |
| RU2624584C1 (ru) | Многофункциональный токовый логический элемент |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | The patent is invalid due to non-payment of fees |
Effective date: 20160416 |