RU2554557C1 - Многозначный логический элемент обратного циклического сдвига - Google Patents
Многозначный логический элемент обратного циклического сдвига Download PDFInfo
- Publication number
- RU2554557C1 RU2554557C1 RU2014130968/08A RU2014130968A RU2554557C1 RU 2554557 C1 RU2554557 C1 RU 2554557C1 RU 2014130968/08 A RU2014130968/08 A RU 2014130968/08A RU 2014130968 A RU2014130968 A RU 2014130968A RU 2554557 C1 RU2554557 C1 RU 2554557C1
- Authority
- RU
- Russia
- Prior art keywords
- input
- current
- current mirror
- source
- output
- Prior art date
Links
Images
Landscapes
- Logic Circuits (AREA)
Abstract
Изобретение относится к области вычислительной техники, автоматики, связи и может использоваться в цифровых вычислительных структурах, системах автоматического управления, передачи и обработки цифровой информации. Техническим результатом является создание логического элемента, обеспечивающего обратный циклический сдвиг многозначной переменной x1, в котором внутреннее преобразование информации производится в многозначной токовой форме сигналов. Устройство содержит вход и выход, два вспомогательных транзистора, два источника напряжения смещения, четыре токовых зеркала, две шины источника питания, дополнительный источник опорного тока. 4 ил., 1 табл.
Description
Предлагаемое изобретение относится к области вычислительной техники, автоматики, связи и может использоваться в цифровых вычислительных структурах, системах автоматического управления, передачи и обработки цифровой информации и т.п.
В различных аналого-цифровых вычислительных и управляющих устройствах широко используются транзисторные каскады преобразования входных логических переменных (токов), реализованные на основе токовых зеркал [1-14, 18, 19]. Данные функциональные узлы используются, например, во входных каскадах операционных преобразователей сигналов с так называемой «токовой отрицательной обратной связью» [1-14], а также в качестве самостоятельных нелинейных преобразователей входных токов без цепей обратной связи [9, 18, 19], реализующих функцию логической обработки входных токовых переменных.
В работе [15], а также монографиях соавтора настоящей заявки [16-17], показано, что булева алгебра является частным случаем более общей линейной алгебры, практическая реализация которой в структуре вычислительных и логических устройств автоматики нового поколения требует создания специальной элементной базы, реализуемой на основе логики с многозначным внутренним представлением сигналов, в которой эквивалентом стандартного логического сигнала является квант тока. Заявляемое устройство относится к этому типу логических элементов.
Ближайшим прототипом заявляемого устройства является логический элемент, представленный в патенте US 5.557.220, структура которого присутствует во многих других патентах [1-14], в т.ч. JP 2004/328427. Он содержит вход 1 и выход 2 устройства, первый 3 вспомогательный транзистор, база которого подключена к первому 4 источнику напряжения смещения, второй 5 вспомогательный транзистор другого типа проводимости, база которого подключена ко второму 6 источнику напряжения смещения, причем эмиттеры первого 3 и второго 5 вспомогательных транзисторов объединены и подключены ко входу устройства 1, коллектор первого 3 вспомогательного транзистора соединен со входом первого 7 токового зеркала, согласованного с первой 8 шиной источника питания, коллектор второго 5 вспомогательного транзистора соединен со входом второго 9 токового зеркала, согласованного со второй 10 шиной источника питания, третье 11 токовое зеркало, согласованное с первой 8 шиной источника питания, причем токовые выходы первого 7 и третьего 11 токовых зеркал соединены друг с другом, четвертое 12 токовое зеркало, согласованное со второй 10 шиной источника питания.
Существенный недостаток известного устройства состоит в том, что он не реализует функцию обратного циклического сдвига многозначной входной переменной (x1), соответствующей многоуровневым значениям входного тока I1. Это не позволяет на его основе создать полный базис средств вычислительной техники, функционирующих на принципах преобразования многозначных токовых сигналов.
Основная задача предлагаемого изобретения состоит в создании логического элемента, обеспечивающего обратный циклический сдвиг многозначной переменной x1, в котором внутреннее преобразование информации производится в многозначной токовой форме сигналов. В конечном итоге это позволяет повысить быстродействие устройств преобразования информации и создать элементную базу вычислительных устройств, работающих на принципах многозначной линейной алгебры [16-17].
Поставленная задача решается тем, что в известном логическом элементе (фиг. 1), содержащем вход 1 и выход 2 устройства, первый 3 вспомогательный транзистор, база которого подключена к первому 4 источнику напряжения смещения, второй 5 вспомогательный транзистор другого типа проводимости, база которого подключена ко второму 6 источнику напряжения смещения, причем эмиттеры первого 3 и второго 5 вспомогательных транзисторов объединены и подключены ко входу устройства 1, коллектор первого 3 вспомогательного транзистора соединен со входом первого 7 токового зеркала, согласованного с первой 8 шиной источника питания, коллектор второго 5 вспомогательного транзистора соединен со входом второго 9 токового зеркала, согласованного со второй 10 шиной источника питания, третье 11 токовое зеркало, согласованное с первой 8 шиной источника питания, причем токовые выходы первого 7 и третьего 11 токовых зеркал соединены друг с другом, четвертое 12 токовое зеркало, согласованное со второй 10 шиной источника питания, предусмотрены новые элементы и связи - между входом устройства и первой 8 шиной источника питания включен дополнительный источник опорного тока 13, выход второго 9 токового зеркала соединен со входом третьего 11 токового зеркала, выход которого подключен ко входу четвертого 12 токового зеркала.
Схема известного устройства показана на чертеже фиг. 1. На чертеже фиг. 2 представлена схема заявляемого устройства в соответствии с формулой изобретения.
На чертеже фиг. 3 представлена принципиальная схема заявляемого устройства фиг. 2 в среде компьютерного моделирования МС9 с конкретным выполнением функциональных узлов.
На чертеже фиг. 4 приведены временные диаграммы входного и выходного сигналов устройства фиг. 3 с троичным входным сигналом.
Многозначный логический элемент обратного циклического сдвига фиг. 2 содержит вход 1 и выход 2 устройства, первый 3 вспомогательный транзистор, база которого подключена к первому 4 источнику напряжения смещения, второй 5 вспомогательный транзистор другого типа проводимости, база которого подключена ко второму 6 источнику напряжения смещения, причем эмиттеры первого 3 и второго 5 вспомогательных транзисторов объединены и подключены ко входу устройства 1, коллектор первого 3 вспомогательного транзистора соединен со входом первого 7 токового зеркала, согласованного с первой 8 шиной источника питания, коллектор второго 5 вспомогательного транзистора соединен со входом второго 9 токового зеркала, согласованного со второй 10 шиной источника питания, третье 11 токовое зеркало, согласованное с первой 8 шиной источника питания, причем токовые выходы первого 7 и третьего 11 токовых зеркал соединены друг с другом, четвертое 12 токовое зеркало, согласованное со второй 10 шиной источника питания. Между входом устройства и первой 8 шиной источника питания включен дополнительный источник опорного тока 13, выход второго 9 токового зеркала соединен со входом третьего 11 токового зеркала, выход которого подключен ко входу четвертого 12 токового зеркала. Двухполюсник 14 моделирует свойства нагрузки заявляемого устройства.
Рассмотрим работу устройства фиг. 2, которое выполняет логическую операцию
Этому выражению соответствует таблица истинности:
| x | xΘ1 |
| 0 | 2 |
| 1 | 0 |
| 2 | 1 |
Реализация составляющих этого выражения (1) осуществляется следующим образом. Входной сигнал x в виде кванта втекающего тока на входе 1 вычитается из кванта тока дополнительного источника опорного тока 13. Разностный квант тока 1-x подается на объединенные эмиттеры транзисторов 3 и 5, режимы работы которых задаются источниками напряжения смещения 4 и 6 (Ec4 и Ec6).
Если разность токов положительна, т.е. 1-x>0, то транзистор 3 закрыт, а транзистор 5 открыт. Если же разность токов отрицательна, т.е. 1-х<0, то транзистор 3 открыт, а транзистор 5 закрыт.
В результате на входе второго токового зеркала 9 формируется сигнал (1÷x) в виде кванта вытекающего тока, а на входе первого токового зеркала 7 формируется сигнал (x÷1). Сигнал (1÷x) с выхода токового зеркала 9 с помощью третьего токового зеркала 11 удваивается и преобразуется в квант вытекающего тока. Таким образом первое слагаемое выражения 1 оказывается сформированным.
Одновременно на вход первого токового зеркала 7 поступает сигнал x÷1 в виде кванта втекающего тока, который преобразуется первым токовым зеркалом 7 в квант вытекающего тока. Таким образом второе слагаемое выражения 1 также оказывается сформированным.
Сложение полученных сигналов в виде квантов тока производится монтажным соединением выходов первого 7 и третьего 11 токовых зеркал. Квант втекающего тока суммы поступает на вход четвертого токового зеркала 12, на выходе которого он преобразуется в квант втекающего ток для согласования направления выходного тока элемента с входными токами последующих элементов.
Двухполюсник 14 служит для обнаружения наличия кванта тока в выходной цепи в процессе экспериментальных исследований.
Как видно из приведенного описания, реализация логической функции xΘ1 в схеме фиг. 2 производится формированием алгебраической суммы квантов тока и выделением определенных значений этой суммы токов. Все элементы приведенной схемы работают в активном режиме, предполагающем отсутствие насыщения в процессе переключений, что повышает общее быстродействие схемы. Кроме того, использование многозначного внутреннего представления сигналов повышает информативность линий связи, что уменьшает их количество. Использование стабильных значений квантов тока, а также определение выходного сигнала разностью этих токов обеспечивает малую зависимость функционирования схемы от внешних дестабилизирующих факторов (девиация питающего напряжения, радиационное и температурное воздействия, синфазная помеха и др.).
Показанные на чертеже фиг. 4 результаты моделирования подтверждают указанные свойства заявляемой схемы.
Таким образом, рассмотренное схемотехническое решение многозначного логического элемента обратного циклического сдвига характеризуется многозначным состоянием внутренних сигналов и сигналов на его токовых входах и выходах, что может быть положено в основу вычислительных и управляющих устройств, использующих многозначную линейную алгебру, частным случаем которой является булева алгебра.
БИБЛИОГРАФИЧЕСКИЙ СПИСОК
1. Патент US 8.159.304, fig. 5.
2. Патент US №5.977.829, fig. 1.
3. Патент US №5.789.982, fig. 2.
4. Патент US №5.140.282.
5. Патент US №6.624.701, fig. 4.
6. Патент US №6.529.078.
7. Патент US №5.734.294.
8. Патент US №5.557.220.
9. Патент US №6.624.701.
10. Патент RU №2319296.
11. Патент RU №2436224.
12. Патент RU №2319296.
13. Патент RU №2321157.
14. Патент RU №2383099.
15. Малюгин В.Д. Реализация булевых функций арифметическими полиномами // Автоматика и телемеханика, 1982. №4. С. 84-93.
16. Чернов Н.И. Основы теории логического синтеза цифровых структур над полем вещественных чисел // Монография. - Таганрог: ТРТУ, 2001. - 147 с.
17. Чернов Н.И. Линейный синтез цифровых структур АСОИУ» // Учебное пособие Таганрог. - ТРТУ, 2004 г., 118 с.
18. Патент US 6.556.075 fig. 2.
19. Патент US 6.556.075 fig. 6.
Claims (1)
- Многозначный логический элемент обратного циклического сдвига, содержащий вход (1) и выход (2) устройства, первый (3) вспомогательный транзистор, база которого подключена к первому (4) источнику напряжения смещения, второй (5) вспомогательный транзистор другого типа проводимости, база которого подключена ко второму (6) источнику напряжения смещения, причем эмиттеры первого (3) и второго (5) вспомогательных транзисторов объединены и подключены ко входу устройства (1), коллектор первого (3) вспомогательного транзистора соединен со входом первого (7) токового зеркала, согласованного с первой (8) шиной источника питания, коллектор второго (5) вспомогательного транзистора соединен со входом второго (9) токового зеркала, согласованного со второй (10) шиной источника питания, третье (11) токовое зеркало, согласованное с первой (8) шиной источника питания, причем токовые выходы первого (7) и третьего (11) токовых зеркал соединены друг с другом, четвертое (12) токовое зеркало, согласованное со второй (10) шиной источника питания, отличающийся тем, что между входом устройства и первой (8) шиной источника питания включен дополнительный источник опорного тока (13), выход второго (9) токового зеркала соединен со входом третьего (11) токового зеркала, выход которого подключен ко входу четвертого (12) токового зеркала.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2014130968/08A RU2554557C1 (ru) | 2014-07-25 | 2014-07-25 | Многозначный логический элемент обратного циклического сдвига |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2014130968/08A RU2554557C1 (ru) | 2014-07-25 | 2014-07-25 | Многозначный логический элемент обратного циклического сдвига |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| RU2554557C1 true RU2554557C1 (ru) | 2015-06-27 |
Family
ID=53498557
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU2014130968/08A RU2554557C1 (ru) | 2014-07-25 | 2014-07-25 | Многозначный логический элемент обратного циклического сдвига |
Country Status (1)
| Country | Link |
|---|---|
| RU (1) | RU2554557C1 (ru) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2693639C1 (ru) * | 2018-12-20 | 2019-07-03 | федеральное государственное бюджетное образовательное учреждение высшего образо-вания "Донской государственный технический университет" (ДГТУ) | Токовый пороговый логический элемент прямого циклического сдвига |
| RU2693590C1 (ru) * | 2018-12-20 | 2019-07-03 | федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) | Токовый пороговый логический элемент обратного циклического сдвига |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5742154A (en) * | 1995-06-30 | 1998-04-21 | Maxim Integrated Products | Multi-stage current feedback amplifier |
| RU2172064C2 (ru) * | 1999-11-04 | 2001-08-10 | Бубенников Александр Николаевич | Микромощный логический элемент с высокой нагрузочной способностью |
| JP2010161753A (ja) * | 2009-01-12 | 2010-07-22 | Denso Corp | レベルシフト回路 |
| RU2419174C1 (ru) * | 2009-09-14 | 2011-05-20 | Государственное образовательное учреждение высшего профессионального образования "Саратовский государственный университет им. Н.Г. Чернышевского" | Устройство управляемого циклического сдвига |
| US8159304B1 (en) * | 2008-07-15 | 2012-04-17 | National Semiconductor Corporation | Apparatus and method for feed-forwarding in a current-feedback amplifier |
-
2014
- 2014-07-25 RU RU2014130968/08A patent/RU2554557C1/ru not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5742154A (en) * | 1995-06-30 | 1998-04-21 | Maxim Integrated Products | Multi-stage current feedback amplifier |
| RU2172064C2 (ru) * | 1999-11-04 | 2001-08-10 | Бубенников Александр Николаевич | Микромощный логический элемент с высокой нагрузочной способностью |
| US8159304B1 (en) * | 2008-07-15 | 2012-04-17 | National Semiconductor Corporation | Apparatus and method for feed-forwarding in a current-feedback amplifier |
| JP2010161753A (ja) * | 2009-01-12 | 2010-07-22 | Denso Corp | レベルシフト回路 |
| RU2419174C1 (ru) * | 2009-09-14 | 2011-05-20 | Государственное образовательное учреждение высшего профессионального образования "Саратовский государственный университет им. Н.Г. Чернышевского" | Устройство управляемого циклического сдвига |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2693639C1 (ru) * | 2018-12-20 | 2019-07-03 | федеральное государственное бюджетное образовательное учреждение высшего образо-вания "Донской государственный технический университет" (ДГТУ) | Токовый пороговый логический элемент прямого циклического сдвига |
| RU2693590C1 (ru) * | 2018-12-20 | 2019-07-03 | федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) | Токовый пороговый логический элемент обратного циклического сдвига |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106815636B (zh) | 一种基于忆阻器的神经元电路 | |
| RU2615069C1 (ru) | Rs-триггер | |
| RU2549142C1 (ru) | Логический элемент сравнения на равенство двух многозначных переменных | |
| RU2553071C1 (ru) | Многозначный логический элемент обратного циклического сдвига | |
| RU2554557C1 (ru) | Многозначный логический элемент обратного циклического сдвига | |
| RU2547233C1 (ru) | Логический элемент нестрогого сравнения на неравенство двух многозначных переменных | |
| RU2547225C1 (ru) | Многозначный логический элемент циклического сдвига | |
| RU2506695C1 (ru) | Логический элемент "исключающее или" с многозначным внутренним представлением сигналов | |
| RU2506696C1 (ru) | Мажоритарный элемент с многозначным внутренним представлением сигналов | |
| RU2712412C1 (ru) | Токовый пороговый логический элемент "равнозначность" | |
| RU2546078C1 (ru) | МНОГОЗНАЧНЫЙ СУММАТОР ПО МОДУЛЮ k | |
| RU2546085C1 (ru) | ЛОГИЧЕСКИЙ ЭЛЕМЕНТ СРАВНЕНИЯ k-ЗНАЧНОЙ ПЕРЕМЕННОЙ С ПОРОГОВЫМ ЗНАЧЕНИЕМ | |
| RU2604682C1 (ru) | Rs-триггер | |
| RU2568385C1 (ru) | k-ЗНАЧНЫЙ ЛОГИЧЕСКИЙ ЭЛЕМЕНТ "МАКСИМУМ" | |
| RU2701108C1 (ru) | Токовый пороговый логический элемент "неравнозначность" | |
| RU2553070C1 (ru) | K-значный логический элемент "минимум" | |
| Prokopenko et al. | The multifunctional current logical element for digital computing devices, operating on the principles of linear (not boolean) algebra | |
| RU2693590C1 (ru) | Токовый пороговый логический элемент обратного циклического сдвига | |
| RU2504074C1 (ru) | Одноразрядный полный сумматор с многозначным внутренним представлением сигналов | |
| RU2546082C1 (ru) | МНОГОЗНАЧНЫЙ СУММАТОР ПО МОДУЛЮ k | |
| RU2514789C1 (ru) | Rs-триггер с многозначным внутренним представлением сигналов | |
| RU2777029C1 (ru) | Токовый пороговый троичный триггер | |
| RU2695979C1 (ru) | Двоичный токовый пороговый rs-триггер | |
| RU2549144C1 (ru) | К-значный логический элемент "максимум" | |
| RU2693639C1 (ru) | Токовый пороговый логический элемент прямого циклического сдвига |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | The patent is invalid due to non-payment of fees |
Effective date: 20160726 |