RU2693590C1 - Токовый пороговый логический элемент обратного циклического сдвига - Google Patents
Токовый пороговый логический элемент обратного циклического сдвига Download PDFInfo
- Publication number
- RU2693590C1 RU2693590C1 RU2018145245A RU2018145245A RU2693590C1 RU 2693590 C1 RU2693590 C1 RU 2693590C1 RU 2018145245 A RU2018145245 A RU 2018145245A RU 2018145245 A RU2018145245 A RU 2018145245A RU 2693590 C1 RU2693590 C1 RU 2693590C1
- Authority
- RU
- Russia
- Prior art keywords
- current
- additional
- current mirror
- output
- power supply
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
Abstract
Изобретение относится к области радиотехники и аналоговой микроэлектроники. Технический результат заключается в повышении быстродействия устройств преобразования информации. Технический результат достигается за счет токового порогового логического элемента обратного циклического сдвига, содержащего вспомогательные транзисторы, источники напряжения смещения, токовые зеркала, шины источника питания, источники опорного тока. 1 з.п. ф-лы, 5 ил.
Description
Изобретение относится к области вычислительной техники, автоматики, связи и может использоваться в различных цифровых структурах и системах автоматического управления, передачи цифровой информации. Техническим результатом является создание токового порогового логического элемента, обеспечивающего обратный циклический сдвиг троичной входной логической переменной (x1), в котором внутреннее преобразование информации производится в многозначной токовой форме сигналов, что позволяет повысить быстродействие устройств преобразования информации. Устройство содержит три токовых зеркала, три источника опорного тока, три источника напряжения смещения, четыре транзистора.
В различных аналого-цифровых вычислительных и управляющих устройствах широко используются транзисторные каскады преобразования входных логических переменных (токов), реализованные на основе токовых зеркал [1-15]. Данные функциональные узлы используются, например, во входных каскадах операционных преобразователей сигналов с так называемой «токовой отрицательной обратной связью» [1-13], а также в качестве самостоятельных нелинейных преобразователей входных токов без цепей обратной связи [6, 15], реализующих функцию логической обработки входных токовых переменных.
В работе [16], а также монографиях соавтора настоящей заявки [17-18] показано, что булева алгебра является частным случаем более общей линейной алгебры, практическая реализация которой в структуре вычислительных и логических устройств автоматики нового поколения требует создания специальной элементной базы, реализуемой на основе логики с многозначным внутренним представлением сигналов, в которой эквивалентом стандартного логического сигнала является квант тока. Заявляемое устройство относится к этому типу логических элементов.
Ближайшим прототипом заявляемого устройства является патент RU 2554557 («Многозначный логический элемент обратного циклического сдвига», МПК H03K 19/0175, 2015г.), Он содержит (фиг. 1) вход 1 и выход 2 устройства, первый 3 вспомогательный транзистор, база которого подключена к первому 4 источнику напряжения смещения, второй 5 вспомогательный транзистор другого типа проводимости, база которого подключена ко второму 6 источнику напряжения смещения, эмиттеры первого 3 и второго 5 вспомогательных транзисторов объединены, первое 7 токовое зеркало, согласованное с первой 8 шиной источника питания, второе 9 токовое зеркало, согласованное с первой 8 шиной источника питания, третье 10 токовое зеркало, согласованное со второй 11 шиной источника питания, первый 12 источник опорного тока, выход 13 первого 7 токового зеркала соединён с выходом второго 9 токового зеркала и подключен ко входу третьего 10 токового зеркала, выход третьего 10 токового зеркала подключен к выходу 2 устройства.
Существенный недостаток известного устройства состоит в том, что он не реализует пороговую функцию обратного циклического сдвига многозначной входной переменной (х1), соответствующей многоуровневым значениям входного тока I1. Это не позволяет на его основе создать полный базис средств вычислительной техники, функционирующих на принципах преобразования многозначных токовых сигналов. В первую очередь это связано с тем, что известная схема имеет погрешности преобразования сигналов, происходящие на каждой операции, эти погрешности суммируются в выходном сигнале и могут приводить к заметным общим отклонениям от уровней опорных сигналов. Применение пороговых функций и соответствующих им пороговых элементов обеспечивает, кроме реализации заданной логической функции, масштабирование и нормализацию уровней выходных сигналов и тем самым устраняет все погрешности сигналов, возникающие до порогового элемента.
Основная задача предполагаемого изобретения состоит в создании токового порогового логического элемента, обеспечивающего обратный циклический сдвиг троичной входной логической переменной (х1), в котором внутреннее преобразование информации производится в многозначной токовой форме сигналов. В конечном итоге это позволяет повысить быстродействие устройств преобразования информации и создать элементную базу вычислительных устройств, работающих на принципах многозначной линейной алгебры [17-18].
Поставленная задача решается тем, что в известном логическом элементе фиг.1 содержащем вход 1 и выход 2 устройства, первый 3 вспомогательный транзистор, база которого подключена к первому 4 источнику напряжения смещения, второй 5 вспомогательный транзистор другого типа проводимости, база которого подключена ко второму 6 источнику напряжения смещения, эмиттеры первого 3 и второго 5 вспомогательных транзисторов объединены, первое 7 токовое зеркало, согласованное с первой 8 шиной источника питания, второе 9 токовое зеркало, согласованное с первой 8 шиной источника питания, третье 10 токовое зеркало, согласованное со второй 11 шиной источника питания, первый 12 источник опорного тока, выход 13 первого 7 токового зеркала соединён с выходом второго 9 токового зеркала и подключен ко входу третьего 10 токового зеркала, выход третьего 10 токового зеркала подключен к выходу 2 устройства, предусмотрены новые элементы и связи – первое 7 токовое зеркало содержит дополнительный 14 выход, в схему введены дополнительный 14 выход первого 7 токового зеркала, первый 15 и второй 16 дополнительные транзисторы, дополнительный 17 источник напряжения смещения, первый 18 и второй 19 дополнительные источники опорного тока, вход 1 устройства подключен ко входу первого 7 токового зеркала, дополнительный 14 выход первого 7 токового зеркала соединён с объединёнными эмиттерами первого 3 и второго 5 вспомогательных транзисторов и подключен ко второй 11 шине источника питания через первый 12 источник опорного тока, коллектор первого 3 вспомогательного транзистора согласован с первой 8 шиной источника питания, коллектор второго 5 вспомогательного транзистора связан со второй 11 шиной источника питания, база первого 15 дополнительного транзистора подключена к объединённым эмиттерам первого 3 и второго 5 вспомогательных транзисторов, причём его коллектор согласован с первой 8 шиной источника питания, база второго 16 дополнительного транзистора подключена к дополнительному 17 источнику напряжения смещения, а его коллектор связан с входом второго 9 токового зеркала, объединённые эмиттеры первого 15 и второго 16 дополнительных транзисторов связаны со второй 11 шиной питания через первый 18 дополнительный источник опорного тока, вход третьего 10 токового зеркал связан со второй 11 шиной источника питания через второй 19 дополнительный источник опорного тока.
На чертеже фиг. 1 показана схема прототипа, а на чертеже фиг. 2 –схема заявляемого токового порогового логического элемента обратного циклического сдвига на биполярных транзисторах в соответствии с п.1 формулы изобретения.
На чертеже фиг. 3 представлена схема заявляемого токового порогового логического элемента обратного циклического сдвига на полевых транзисторах в соответствии с п. 2 формулы изобретения.
На чертеже фиг. 4 показана схема заявляемого устройства фиг. 3 в среде компьютерного моделирования Cadence на моделях полевых транзисторов XB06.
На чертеже фиг. 5 приведены осциллограммы входных и выходных сигналов схемы заявляемого токового порогового логического элемента обратного циклического сдвига фиг. 4.
Токовый пороговый логический элемент обратного циклического сдвига фиг. 2 содержит вход 1 и выход 2 устройства, первый 3 вспомогательный транзистор, база которого подключена к первому 4 источнику напряжения смещения, второй 5 вспомогательный транзистор другого типа проводимости, база которого подключена ко второму 6 источнику напряжения смещения, эмиттеры первого 3 и второго 5 вспомогательных транзисторов объединены, первое 7 токовое зеркало, согласованное с первой 8 шиной источника питания, второе 9 токовое зеркало, согласованное с первой 8 шиной источника питания, третье 10 токовое зеркало, согласованное со второй 11 шиной источника питания, первый 12 источник опорного тока, выход 13 первого 7 токового зеркала соединён с выходом второго 9 токового зеркала и подключен ко входу третьего 10 токового зеркала, выход третьего 10 токового зеркала подключен к выходу 2 устройства. Первое 7 токовое зеркало содержит дополнительный 14 выход, в схему введены первый 15 и второй 16 дополнительные транзисторы, дополнительный 17 источник напряжения смещения, первый 18 и второй 19 дополнительные источники опорного тока, вход 1 устройства подключен ко входу первого 7 токового зеркала, дополнительный 14 выход первого 7 токового зеркала соединён с объединёнными эмиттерами первого 3 и второго 5 вспомогательных транзисторов и подключен ко второй 11 шине источника питания через первый 12 источник опорного тока, коллектор первого 3 вспомогательного транзистора согласован с первой 8 шиной источника питания, коллектор второго 5 вспомогательного транзистора связан со второй 11 шиной источника питания, база первого 15 дополнительного транзистора подключена к объединённым эмиттерам первого 3 и второго 5 вспомогательных транзисторов, причём его коллектор согласован с первой 8 шиной источника питания, база второго 16 дополнительного транзистора подключена к дополнительному 17 источнику напряжения смещения, а его коллектор связан с входом второго 9 токового зеркала, объединённые эмиттеры первого 15 и второго 16 дополнительных транзисторов связаны со второй 11 шиной питания через первый 18 дополнительный источник опорного тока, вход третьего 10 токового зеркал связан со второй 11 шиной источника питания через второй 19 дополнительный источник опорного тока.
Кроме того, на чертеже фиг. 3, в соответствии с п. 2 формулы изобретения, в качестве первого 3 и второго 4 вспомогательных транзисторов, а также первого 15 и второго 16 дополнительных транзисторов используются полевые транзисторы, причём исток каждого из полевых транзисторов соответствует эмиттеру, затвор – базе, а сток – коллектору биполярного транзистора [19].
Рассмотрим работу токового порогового логического элемента обратного циклического сдвига, представленного на чертеже фиг. 2, который выполняет операцию циклического сдвига с применением порогового элемента. Операции преобразования сигналов могут быть записаны в виде:
y = x-1+2(x<0,5). (1)
Этому выражению соответствует следующая таблица истинности:
| x | 0 | 1 | 2 |
| y | 2 | 0 | 1 |
Входная переменная «x» в виде кванта втекающего тока поступает на вход 1 устройства и далее – на вход первого 7 токового зеркала.
Слагаемое 2(x<0,5) реализуется следующим образом.
Из кванта вытекающего тока с дополнительного 14 выхода первого 7 токового зеркала вычитается 0,5 кванта втекающего тока первого 12 источника опорного тока. Разностный ток поступает на объединенные эмиттеры первого 3 и второго 5 вспомогательных транзисторов, а также в базу первого 15 дополнительного транзистора. Режимы работы первого 3 и второго 5 вспомогательных транзисторов задаются значениями напряжений первого 4 и второго 6 источников напряжения смещения и обеспечивают предотвращение насыщения транзисторов первого 12 источника опорного тока. Первый 15 и второй 16 дополнительные транзисторы образуют дифференциальный каскад (ДК), переключение коллекторных токов этих транзисторов определяется сигналом, поступающим на базу первого 15 дополнительного транзистора. ДК в данном случае выполняет функции порогового элемента, выполняя сравнение переменной x-1 c пороговым уровнем 0,5. Выбор такого порогового уровня обеспечивает независимость результатов преобразования сигналов от погрешностей преобразования в пределах 0,5 кванта тока I0. Разностный сигнал с дополнительного 14 выхода первого 7 токового зеркала и первого 12 источника опорного тока передаётся в базу первого 15 дополнительного транзистора и управляет переключением удвоенного вытекающего тока первого 18 дополнительного источника тока в ДК. При отрицательной разности сигналов x-0,5 ток первого 18 дополнительного источника тока через коллектор второго 16 дополнительного транзистора в виде кванта тока подается на вход второго 9 токового зеркала, где преобразуется в равный ему втекающий ток.
Реализация алгебраического суммирования слагаемых в соответствии с приведенным выше выражением производится монтажным объединением вытекающего тока с выхода 13 первого 7 токового зеркала и выходного тока второго 9 токового зеркала. Из объединённых сигналов вычитается ток второго 19 дополнительного источника опорного тока и передаётся на третье 10 токовое зеркало, где преобразуется в равный ему сигнал втекающего тока и подается на выход 2 устройства.
В схеме на фиг. 3 двухполюсник 20 служит для обнаружения наличия кванта тока в выходной цепи в процессе экспериментальных исследований.
Показанные на фиг. 5 результаты моделирования подтверждают указанные свойства заявляемой схемы.
Таким образом, рассмотренное схемотехническое решение порогового логического элемента обратного циклического сдвига характеризуется многозначным состоянием внутренних сигналов и сигналов на его токовых входах и выходах, что может быть положено в основу вычислительных и управляющих устройств, использующих многозначную линейную алгебру, частным случаем которой является булева алгебра.
БИБЛИОГРАФИЧЕСКИЙ СПИСОК
1. Патент RU 2554557, 2015 г.
2. Патент US 8.159.304, fig. 5, 2012 г
3. Патент US № 5.977.829, fig. 1, 1999 г.
4. Патент US № 5.789.982, fig. 2, 1998 г.
5. Патент US № 5.140.282, 1992 г.
6. Патент US № 6.624.701, fig. 4, 2003 г.
7. Патент US № 6.529.078, 2003 г.
8. Патент US № 5.734.294, 1998 г.
9. Патент US № 5.557.220, 1996 г.
10. Патент RU № 2319296, 2008 г.
11. Патент RU № 2436224, 2011 г.
12. Патент RU № 2319296, 2008 г.
13. Патент RU № 2321157, 2008 г.
14. Патент RU № 2383099, 2010 г.
15. Патент US 6.556.075 fig.2, fig.6, 2003 г.
16. Малюгин В. Д. Реализация булевых функций арифметическими полиномами // Автоматика и телемеханика, 1982. № 4. С. 84-93.
17. Чернов Н.И. Основы теории логического синтеза цифровых структур над полем вещественных чисел // Монография. – Таганрог: ТРТУ, 2001. – 147с.
18. Чернов Н.И. Линейный синтез цифровых структур АСОИУ» // Учебное пособие Таганрог. – ТРТУ, 2004г., 118с.
19. Хоровиц П., Хилл У. Искусство схемотехники: Пер. с англ. - Изд. 2-е. - М.: Издательство БИНОМ 2014. - с. 126.
Claims (2)
1. Токовый пороговый логический элемент обратного циклического сдвига, содержащий вход (1) и выход (2) устройства, первый (3) вспомогательный транзистор, база которого подключена к первому (4) источнику напряжения смещения, второй (5) вспомогательный транзистор другого типа проводимости, база которого подключена ко второму (6) источнику напряжения смещения, эмиттеры первого (3) и второго (5) вспомогательных транзисторов объединены, первое (7) токовое зеркало, согласованное с первой (8) шиной источника питания, второе (9) токовое зеркало, согласованное с первой (8) шиной источника питания, третье (10) токовое зеркало, согласованное со второй (11) шиной источника питания, первый (12) источник опорного тока, выход (13) первого (7) токового зеркала соединён с выходом второго (9) токового зеркала и подключен к входу третьего (10) токового зеркала, выход третьего (10) токового зеркала подключен к выходу (2) устройства, отличающийся тем, что первое (7) токовое зеркало содержит дополнительный (14) выход, в схему введены первый (15) и второй (16) дополнительные транзисторы, дополнительный (17) источник напряжения смещения, первый (18) и второй (19) дополнительные источники опорного тока, вход (1) устройства подключен к входу первого (7) токового зеркала, дополнительный (14) выход первого (7) токового зеркала соединён с объединёнными эмиттерами первого (3) и второго (5) вспомогательных транзисторов и подключен ко второй (11) шине источника питания через первый (12) источник опорного тока, коллектор первого (3) вспомогательного транзистора согласован с первой (8) шиной источника питания, коллектор второго (5) вспомогательного транзистора связан со второй (11) шиной источника питания, база первого (15) дополнительного транзистора подключена к объединённым эмиттерам первого (3) и второго (5) вспомогательных транзисторов, причём его коллектор согласован с первой (8) шиной источника питания, база второго (16) дополнительного транзистора подключена к дополнительному (17) источнику напряжения смещения, а его коллектор связан с входом второго (9) токового зеркала, объединённые эмиттеры первого (15) и второго (16) дополнительных транзисторов связаны со второй (11) шиной питания через первый (18) дополнительный источник опорного тока, вход третьего (10) токового зеркала связан со второй (11) шиной источника питания через второй (19) дополнительный источник опорного тока.
2. Токовый пороговый логический элемент обратного циклического сдвига по п.1, отличающийся тем, что в качестве первого (3) и второго (4) вспомогательных транзисторов, а также первого (15) и второго (16) дополнительных транзисторов используются полевые транзисторы, причём исток каждого из полевых транзисторов соответствует эмиттеру, затвор – базе, а сток – коллектору биполярного транзистора.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2018145245A RU2693590C1 (ru) | 2018-12-20 | 2018-12-20 | Токовый пороговый логический элемент обратного циклического сдвига |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2018145245A RU2693590C1 (ru) | 2018-12-20 | 2018-12-20 | Токовый пороговый логический элемент обратного циклического сдвига |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| RU2693590C1 true RU2693590C1 (ru) | 2019-07-03 |
Family
ID=67251890
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU2018145245A RU2693590C1 (ru) | 2018-12-20 | 2018-12-20 | Токовый пороговый логический элемент обратного циклического сдвига |
Country Status (1)
| Country | Link |
|---|---|
| RU (1) | RU2693590C1 (ru) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2729887C1 (ru) * | 2020-03-04 | 2020-08-13 | федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) | Токовый пороговый троичный элемент |
| RU2776031C1 (ru) * | 2021-12-21 | 2022-07-12 | федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) | Токовый пороговый элемент левого циклического сдвига |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6535433B2 (en) * | 1999-02-22 | 2003-03-18 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor logic circuit device of low current consumption |
| RU2547225C1 (ru) * | 2014-04-17 | 2015-04-10 | Федеральное Государственное Бюджетное Образовательное Учреждение Высшего Профессионального Образования "Донской Государственный Технический Университет" (Дгту) | Многозначный логический элемент циклического сдвига |
| RU2549142C1 (ru) * | 2014-04-15 | 2015-04-20 | Федеральное Государственное Бюджетное Образовательное Учреждение Высшего Профессионального Образования "Донской Государственный Технический Университет" (Дгту) | Логический элемент сравнения на равенство двух многозначных переменных |
| RU2553071C1 (ru) * | 2014-07-15 | 2015-06-10 | Федеральное Государственное Бюджетное Образовательное Учреждение Высшего Профессионального Образования "Донской Государственный Технический Университет" (Дгту) | Многозначный логический элемент обратного циклического сдвига |
| RU2554557C1 (ru) * | 2014-07-25 | 2015-06-27 | Федеральное Государственное Бюджетное Образовательное Учреждение Высшего Профессионального Образования "Донской Государственный Технический Университет" (Дгту) | Многозначный логический элемент обратного циклического сдвига |
-
2018
- 2018-12-20 RU RU2018145245A patent/RU2693590C1/ru active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6535433B2 (en) * | 1999-02-22 | 2003-03-18 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor logic circuit device of low current consumption |
| RU2549142C1 (ru) * | 2014-04-15 | 2015-04-20 | Федеральное Государственное Бюджетное Образовательное Учреждение Высшего Профессионального Образования "Донской Государственный Технический Университет" (Дгту) | Логический элемент сравнения на равенство двух многозначных переменных |
| RU2547225C1 (ru) * | 2014-04-17 | 2015-04-10 | Федеральное Государственное Бюджетное Образовательное Учреждение Высшего Профессионального Образования "Донской Государственный Технический Университет" (Дгту) | Многозначный логический элемент циклического сдвига |
| RU2553071C1 (ru) * | 2014-07-15 | 2015-06-10 | Федеральное Государственное Бюджетное Образовательное Учреждение Высшего Профессионального Образования "Донской Государственный Технический Университет" (Дгту) | Многозначный логический элемент обратного циклического сдвига |
| RU2554557C1 (ru) * | 2014-07-25 | 2015-06-27 | Федеральное Государственное Бюджетное Образовательное Учреждение Высшего Профессионального Образования "Донской Государственный Технический Университет" (Дгту) | Многозначный логический элемент обратного циклического сдвига |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2729887C1 (ru) * | 2020-03-04 | 2020-08-13 | федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) | Токовый пороговый троичный элемент |
| RU2776031C1 (ru) * | 2021-12-21 | 2022-07-12 | федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) | Токовый пороговый элемент левого циклического сдвига |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4000412A (en) | Voltage amplitude multiplying circuits | |
| GB2197558A (en) | Level translation circuit | |
| RU2615069C1 (ru) | Rs-триггер | |
| CN103929181A (zh) | 具有减少杂讯能量误差的电流舵型源的数模转换器 | |
| RU2693590C1 (ru) | Токовый пороговый логический элемент обратного циклического сдвига | |
| RU2549142C1 (ru) | Логический элемент сравнения на равенство двух многозначных переменных | |
| US5059829A (en) | Logic level shifting circuit with minimal delay | |
| RU2712412C1 (ru) | Токовый пороговый логический элемент "равнозначность" | |
| RU2547233C1 (ru) | Логический элемент нестрогого сравнения на неравенство двух многозначных переменных | |
| RU2553071C1 (ru) | Многозначный логический элемент обратного циклического сдвига | |
| RU2506695C1 (ru) | Логический элемент "исключающее или" с многозначным внутренним представлением сигналов | |
| RU2547225C1 (ru) | Многозначный логический элемент циклического сдвига | |
| RU2693639C1 (ru) | Токовый пороговый логический элемент прямого циклического сдвига | |
| RU2701108C1 (ru) | Токовый пороговый логический элемент "неравнозначность" | |
| RU2506696C1 (ru) | Мажоритарный элемент с многозначным внутренним представлением сигналов | |
| RU2546085C1 (ru) | ЛОГИЧЕСКИЙ ЭЛЕМЕНТ СРАВНЕНИЯ k-ЗНАЧНОЙ ПЕРЕМЕННОЙ С ПОРОГОВЫМ ЗНАЧЕНИЕМ | |
| RU2554557C1 (ru) | Многозначный логический элемент обратного циклического сдвига | |
| RU2692573C1 (ru) | Токовый пороговый логический элемент "неравнозначность" | |
| RU2725165C1 (ru) | Токовый пороговый элемент "сумматор по модулю три" | |
| RU2546078C1 (ru) | МНОГОЗНАЧНЫЙ СУММАТОР ПО МОДУЛЮ k | |
| RU2723672C1 (ru) | Токовый пороговый параллельный троичный компаратор | |
| RU2695979C1 (ru) | Двоичный токовый пороговый rs-триггер | |
| RU2504074C1 (ru) | Одноразрядный полный сумматор с многозначным внутренним представлением сигналов | |
| RU2729887C1 (ru) | Токовый пороговый троичный элемент | |
| RU2604682C1 (ru) | Rs-триггер |