RU2536440C1

RU2536440C1 - Phase-based direction-finder

Info

Publication number: RU2536440C1
Application number: RU2013125080/07A
Authority: RU
Inventors: Владимир Николаевич Смирнов; Андрей Владимирович Шереметьев; Сергей Николаевич Кульпин; Михаил Николаевич Тимофеев; Владимир Владимирович Иванов
Original assignee: Открытое акционерное общество "Центральное конструкторское бюро автоматики"
Priority date: 2013-05-29
Filing date: 2013-05-29
Publication date: 2014-12-27
Also published as: RU2013125080A

Abstract

FIELD: radio engineering, communication.

SUBSTANCE: invention relates to radio engineering and can be used in radio environment monitoring systems. The disclosed phase-based direction-finder comprises N+1 antennae located in a single plane, N+2 mixers and intermediate frequency preamplifiers, a high-pass filter, N+2 intermediate frequency band-pass filters, N+2 intermediate frequency amplifiers with a logarithmic video output, a tunable heterodyne, a heterodyne frequency control unit, a control generator, a directional coupler, a high frequency amplifier, a quadrature divider, an N-input analogue adder, a bias voltage former, a phase detector unit, a quadrature phase detector, two ADC units, two threshold devices, two two-input analogue adders, a correction unit, a bearing computer, electrically programmable memory, an analogue comparator, a four-input coincidence circuit and an intermediate frequency computer, connected to each other in a certain manner.

EFFECT: high accuracy of direction-finding in a wide frequency range and providing the full depth of built-in control of the direction-finder.

4 dwg

Description

Изобретение относится к радиотехнике и может быть использовано в системах наблюдения за радиотехнической обстановкой в составе комплекса или как автономное устройство.The invention relates to radio engineering and can be used in monitoring systems for the radio environment in the complex or as a stand-alone device.

Известно построение множества различных фазовых пеленгаторов с супергетеродинным приемным устройством, имеющих высокую чувствительность, достаточную помехозащищенность, обусловленную избирательными свойствами супергетеродинного построения, и высокую точность измерения угловых координат, присущую фазовому методу пеленгации.It is known to construct many different phase direction finders with a superheterodyne receiving device having high sensitivity, sufficient noise immunity due to the selective properties of the superheterodyne construction, and the high accuracy of measuring angular coordinates inherent in the phase direction finding method.

В описании изобретения к патенту RU 2449306, G01S 3/46, 20.12.2010 приведено построение фазового пеленгатора (ФП) с супергетеродинным приемником, обладающим всеми вышеперечисленными достоинствами, в состав которого входит канал частотной селекции для определения основной или зеркальной частоты приема, обладающий повышенной помехоустойчивостью на частотах, кратных частотам гетеродина. Недостатком такого пеленгатора является недостаточная точность измерения пеленгов в широком диапазоне частот и в условиях климатических или других воздействий в процессе его эксплуатации.In the description of the invention to patent RU 2449306, G01S 3/46, December 20, 2010, the construction of a phase direction finder (FP) with a superheterodyne receiver that has all of the above advantages is given, which includes a frequency selection channel for determining the main or mirror frequency of reception, which has increased noise immunity at frequencies that are multiples of the frequencies of the local oscillator. The disadvantage of this direction finder is the lack of accuracy in measuring bearings in a wide frequency range and under climatic or other influences during its operation.

Целью изобретения является повышение точности пеленгации в широком частотном диапазоне и в различных условиях эксплуатации, а также обеспечение полной глубины встроенного контроля фазового пеленгатора.The aim of the invention is to improve the accuracy of direction finding in a wide frequency range and in various operating conditions, as well as providing the full depth of the built-in control of the phase direction finder.

Поставленная цель достигается тем, что в фазовый пеленгатор, содержащий три антенны, четыре смесителя, четыре предварительных усилителя промежуточной частоты (ПУПЧ), шесть полоснопропускающих фильтров промежуточной частоты (ППФПЧ), четыре усилителя промежуточной частоты с логарифмическим видеовыходом (УПЧЛ), усилитель высокой частоты (УВЧ), полоснопропускающий фильтр высокой частоты (ППФВЧ), перестраиваемый гетеродин (ПГ), квадратурный делитель, два двухвходовых аналоговых сумматора, квадратурный фазовый детектор (ФД), формирователь сигнала частотной селекции (ФСЧС), формирователь напряжения смещения, два пороговых устройства (ПУ), компаратор, четырехвходовую схему совпадений, причем соединенные последовательно первые антенна, смеситель, ПУПЧ, ППФПЧ, УПЧЛ образуют первый приемный канал, последовательно соединенные вторые антенна, смеситель, ПУПЧ, ППФПЧ, УПЧЛ образуют второй приемный канал, выход УВЧ соединен с входом ППФВЧ, выход которого соединен с первыми входами третьего и четвертого смесителей, выход третьего смесителя через третьи ПУПЧ, ППФПЧ, УПЧЛ и пятый ППФПЧ соединен с первым входом квадратурного ФД, выход четвертого смесителя через четвертые ПУПЧ, ППФПЧ, УПЧЛ и шестой ППФПЧ соединен с вторым входом квадратурного ФД, выход ПГ соединен с вторыми входами первого и второго смесителей первого и второго приемных каналов и с входом квадратурного делителя, два выхода которого соединены соответственно с вторыми входами третьего и четвертого смесителей, выход формирователя напряжения смещения соединен с первым входом первого двухвходового аналогового сумматора, выход которого соединен с первым входом компаратора, вторые выходы третьего и четвертого УПЧЛ соединены соответственно с входами второго аналогового сумматора, выход которого соединен с вторым входом компаратора и с входом первого ПУ, первый и второй выходы квадратурного ФД соединены соответственно с двумя входами ФСЧС, первый выход которого, а также выход компаратора, выходы первого и второго ПУ соединены соответственно с четырьмя входами схемы совпадений, дополнительно введены N-2 приемных канала в виде последовательно соединенных антенны, смесителя, ПУПЧ, ППФПЧ, УПЧЛ, N-входовый аналоговый сумматор, N-входовый блок фазовых детекторов, 2·N-входовый первый блок аналого-цифровых преобразователей (АЦП), вычислитель разностей фаз, блок коррекции, электронно-программируемое постоянное запоминающее устройство (ЭППЗУ), вычислитель пеленгов, частотный дискриминатор (ЧД), второй блок АЦП, вычислитель промежуточной частоты (ПЧ), блок управления частотой гетеродина, контрольный генератор (КГ) и направленный ответвитель (НО), при этом выход ПГ соединен дополнительно с вторыми входами (N-2)-x смесителей приемных каналов, первые выходы первого и второго УПЧЛ и первые выходы (N-2)-x УПЧЛ, входящих в N приемных каналов, соединены соответственно с входами N-входового аналогового сумматора, выход которого соединен с вторым входом первого двухвходового аналогового сумматора и входом второго ПУ, вторые выходы N УПЧЛ, входящих в N приемных каналов, соединены соответственно с N входами блока ФД, 2·N выходов блока ФД соединены соответственно с 2·N входами первого блока АЦП, 2·N выходов блока АЦП соединены соответственно с 2·N входами вычислителя разности фаз, N выходов которого соединены соответственно с N входами блока коррекции, N выходов которого соединены соответственно с N входами вычислителя пеленгов, первый выход четвертого УПЧЛ соединен дополнительно с входом ЧД, два выхода которого соединены соответственно с двумя входами второго блока АЦП, оба выхода которого соединены соответственно с двумя входами вычислителя ПЧ, выход которого соединен с первым входом ЭППЗУ и (N+1)-ым входом вычислителя пеленгов, второй выход ФСЧС соединен с (N+1)-ым входом блока коррекции, вторым входом ЭППЗУ и (N+2)-ым входом вычислителя пеленгов, выход ЭППЗУ соединен с (N+2)-ым входом блока коррекции, выход схемы совпадений соединен с (2N+l)-ым входом первого блока АЦП и третьим входом второго блока АЦП, выход третьей антенны соединен через НО с входом УВЧ, первый выход блока управления частотой гетеродина соединен с входом ПГ, его второй выход через КГ соединен с вторым входом НО, третий его выход соединен с третьим входом ЭППЗУ и (N+3)-м входом вычислителя пеленгов, два выхода которого являются выходами пеленгатора.This goal is achieved by the fact that in a phase direction finder containing three antennas, four mixers, four intermediate frequency pre-amplifiers (PUPCH), six intermediate-pass bandpass filters (PFPCH), four intermediate frequency amplifiers with a logarithmic video output (UPCL), a high-frequency amplifier ( UHF), high-pass filter (PPFHF), tunable local oscillator (PG), quadrature divider, two two-input analog adders, quadrature phase detector (PD), si frequency frequency selection (PSF), bias voltage generator, two threshold devices (PU), a comparator, a four-input coincidence circuit, the first antenna being connected in series, the mixer, PCB, PFPC, and PCF form the first receiving channel, the second antenna, mixer, PCB connected in series , PPPFCH, UHFL form the second receiving channel, the UHF output is connected to the input of the PPFHF, the output of which is connected to the first inputs of the third and fourth mixers, the output of the third mixer through the third PCHF, PFPCh, UHFL and the fifth PPPHCH with dinene with the first input of the quadrature PD, the output of the fourth mixer through the fourth PCB, PPPCH, UCPL and the sixth PPPCH is connected to the second input of the quadrature PD, the output of the PG is connected to the second inputs of the first and second mixers of the first and second receiving channels and to the input of the quadrature divider, two outputs which is connected respectively to the second inputs of the third and fourth mixers, the output of the bias voltage former is connected to the first input of the first two-input analog adder, the output of which is connected to the first input m of the comparator, the second outputs of the third and fourth amplifiers are connected respectively to the inputs of the second analog adder, the output of which is connected to the second input of the comparator and to the input of the first PU, the first and second outputs of the quadrature PD are connected respectively to two inputs of the FSF, the first output of which, as well as the output comparator, the outputs of the first and second controllers are connected respectively to the four inputs of the coincidence circuit, N-2 receiving channels are additionally introduced in the form of a series-connected antenna, mixer, PCB, PFPC, UCHL, N-in analog analog adder, N-input block of phase detectors, 2 · N-input first block of analog-to-digital converters (ADC), phase difference calculator, correction block, electronic programmable read-only memory (EEPROM), bearing calculator, frequency discriminator (BH) ), the second ADC block, an intermediate frequency computer (IF), a local oscillator frequency control unit, a control oscillator (KG) and a directional coupler (BUT), while the PG output is additionally connected to the second inputs (N-2) -x of the receiving channel mixers, per the outputs of the first and second amplifiers and the first outputs (N-2) -x amplifiers included in the N receiving channels are connected respectively to the inputs of the N-input analog adder, the output of which is connected to the second input of the first two-input analog adder and the input of the second control panel, the second the outputs of the N UCHL included in the N receiving channels are connected respectively to the N inputs of the PD unit, 2 · N outputs of the PD unit are connected respectively to 2 · N inputs of the first ADC block, 2 · N outputs of the ADC block are connected respectively to 2 · N inputs of the difference calculator phases, N outputs of which with are connected respectively to the N inputs of the correction block, the N outputs of which are connected respectively to the N inputs of the bearing calculator, the first output of the fourth UCHL is additionally connected to the BH input, the two outputs of which are connected respectively to the two inputs of the second ADC block, both outputs of which are connected respectively to the two inputs of the calculator IF, the output of which is connected to the first input of the EEPROM and the (N + 1) -th input of the bearing calculator, the second output of the FSES is connected to the (N + 1) -th input of the correction unit, the second input of the EEPROM and the (N + 2) -th input of the calculatorelengov, the output of the EEPROM is connected to the (N + 2) -th input of the correction block, the output of the coincidence circuit is connected to the (2N + l) -th input of the first ADC block and the third input of the second ADC block, the output of the third antenna is connected through UO to the input of the UHF, the first output of the local oscillator frequency control unit is connected to the PG input, its second output through the KG is connected to the second input of the BUT, its third output is connected to the third input of the EEPROM and the (N + 3) -th input of the bearing calculator, the two outputs of which are the outputs of the direction finder.

На фиг.1 приведена структурная схема пеленгатора, на фиг.2-4 - диаграммы, поясняющие его работу.Figure 1 shows the structural diagram of the direction finder, figure 2-4 are diagrams explaining its operation.

ФП содержит N+1 антенн 1₁, 1₂… 1_N, 9, расположенных в одной плоскости, причем антенна 9 частотной селекции расположена в центре, а остальные антенны расположены вокруг нее, N+2 смесителей 2₁, 2₂… 2_N, 13, 15, N+2 ПУПЧ 3₁, 3₂… 3_N, 17, 18, N+4 ППФПЧ 4₁, 4₂… 4_N, 19, 20, 29, 30, N+2 УПЧЛ 5₁, 5₂… 5_N, 23, 24. Далее расположены ПГ 6, блок управления частотой гетеродина 7, КГ 8, НО 10, УВЧ 11, ППФВЧ 12, квадратурный делитель 14, N-входовый аналоговый сумматор 16, формирователь напряжения смещения 22, блок ФД 21, два блока АЦП 25, 36, два ПУ 26, 34, два двухвходовых аналоговых сумматора 27, 33, вычислитель разности фаз 28, ЧД 31, блок коррекции 32, квадратурный ФД 35, вычислитель пеленгов 41, ЭППЗУ 37, аналоговый компаратор 38, четырехвходовая схема совпадений 39, ФСЧС 40, вычислитель ПЧ 42.FP contains N + 1 antennas 1 ₁ , 1 ₂ ... 1 _N , 9 located in the same plane, and the antenna 9 frequency selection is located in the center, and the remaining antennas are located around it, N + 2 mixers 2 ₁ , 2 ₂ ... 2 _N , 13, 15, N + 2 PCB 3 ₁ , 3 ₂ ... 3 _N , 17, 18, N + 4 PPPCH 4 ₁ , 4 ₂ ... 4 _N , 19, 20, 29, 30, N + 2 PCR 5 ₁ , 5 ₂ ... 5 _N , 23, 24. Next are PG 6, the local oscillator frequency control unit 7, KG 8, HO 10, UHF 11, PPFVCH 12, quadrature divider 14, N-input analog adder 16, bias voltage generator 22, block FD 21, two ADC blocks 25, 36, two controllers 26, 34, two two-input analog adders 27, 33, a computer phase difference 28, BH 31, correction unit 32, quadrature PD 35, the calculator bearings 41, EEPROM 37, an analog comparator 38, chetyrehvhodovaya coincidence circuit 39, FSCHS 40, the calculator 42 IF.

Соединенные последовательно антенна 1₁, смеситель 2₁, ПУПЧ 3₁, ППФПЧ 4₁, УПЧЛ 5₁ образуют первый приемный канал, последовательно соединенные антенна 1₂, смеситель 2₂, ПУПЧ 3₂, ППФПЧ 4₂, УПЧЛ 5₂ - второй приемный канал, последовательно соединенные антенна 1_N, смеситель 2_N, ПУПЧ 3_N, ППФПЧ 4_N, УПЧЛ 5_N - N-ый приемный канал. Первые выходы УПЧЛ каждого из N приемного канала соединены соответственно с N входами блока ФД 21, вторые их выходы соединены соответственно с N входами аналогового сумматора 16. Выход ПГ 6 соединен с вторыми входами смесителей 2₁… 2_N каждого из N приемных каналов и с входом квадратурного делителя 14. Первый и второй выходы блока управления частотой гетеродина 7 соединены соответственно с входами ПГ 6 и КГ 8. Выход антенны 9 через НО 10, УВЧ 11, ППФВЧ 12 соединен с входами смесителей 13, 15, вторые входы которых соединены соответственно с двумя выходами квадратурного делителя 14. Выход КГ 8 соединен с вторым входом НО 10. Выход смесителя 13 через ПУПЧ 17, ППФПЧ 19, УПЧЛ 23 и ППФПЧ 29 соединен с первым входом квадратурного ФД 35, выход смесителя 15 через ПУПЧ 18, УПЧЛ 24, ППФПЧ 30 соединен с вторым входом квадратурного ФД 35, вторые выходы УПЧЛ 23, 24 соединены соответственно с двумя входами аналогового сумматора 27, выход которого соединен с вторым входом аналогового компаратора 38 и входом ПУ 34. Первый выход УПЧЛ 24 соединен дополнительно с входом ЧД 31, два выхода которого соединены соответственно с двумя входами второго блока АЦП 36. Два выхода второго блока АЦП 36 соединены соответственно с двумя входами вычислителя ПЧ 42, два выхода квадратурного ФД 35 соединены соответственно с двумя входами ФСЧС 40. 2·N выходов блока ФД 21 соединены соответственно с 2·N входами первого блока АЦП 25, а 2·N его выходов с 2·N входами вычислителя разности фаз 28. N выходов вычислителя разности фаз 28 соединены соответственно с N входами блока коррекции 32, N выходов блока коррекции 32 соединены с N входами вычислителя пеленгов 41. Выход формирователя напряжения смещения 22 соединен с первым входом аналогового сумматора 33, выход которого соединен с первым входом аналогового компаратора 38. Выход N-входового аналогового сумматора 16 соединен с вторым входом двухвходового аналогового сумматора 33 и входом ПУ 26. Выходы первого 34 и второго 26 ПУ, первый выход ФСЧС 40 и выход компаратора 38 соединены соответственно с входами четырехвходовой схемы совпадений 39, выход которой соединен с (2N+1)-ым входом первого блока АЦП 25 и третьим входом второго блока АЦП 36. Второй выход ФСЧС 40 соединен с (N+1)-ым входом блока коррекции 32, вторым входом ЭППЗУ 37 и (N+2)-ым входом вычислителя пеленгов 41. Выход вычислителя ПЧ 42 соединен с первым входом ЭППЗУ 37 и (N+l)-ым входом вычислителя пеленгов 41. Третий выход блока управления частотой гетеродина 7 соединен с третьим входом ЭППЗУ 37 и с (N+3)-им входом вычислителя пеленгов 41, два выхода которого являются выходами пеленгатора.Antenna 1 ₁ connected in series, mixer 2 ₁ , PCB 3 ₁ , PPFCH 4 ₁ , PFCH 5 ₁ form the first receiving channel, serially connected antenna 1 ₂ , mixer 2 ₂ , PCB 3 ₂ , PFPC 4 ₂ , PCF 5 ₂ - second receiving channel, serially connected antenna 1 _N , mixer 2 _N , PCB 3 _N , PFPC 4 _N , AMF 5 _N - N-th receiving channel. The first outputs of the PCA of each of the N receiving channels are connected respectively to the N inputs of the PD unit 21, their second outputs are connected respectively to the N inputs of the analog adder 16. The output of the steam generator 6 is connected to the second inputs of the mixers 2 ₁ ... 2 _{N of} each of the N receiving channels and to the input quadrature divider 14. The first and second outputs of the local oscillator frequency control unit 7 are connected respectively to the inputs of PG 6 and KG 8. The output of the antenna 9 is connected through inputs of mixers 13, 15 through NO 10, UHF 11, PPFVCh 12, the second inputs of which are connected respectively to two exits to adrature divider 14. The output of KG 8 is connected to the second input of HO 10. The output of mixer 13 is connected to the first input of quadrature PD 35 through PUPCH 17, PPPCH 23 and PPFPC 29, and the output of mixer 15 is connected to PPC 18, UPCHL 24, and PPFPC 30 with the second input of the quadrature PD 35, the second outputs of the UHFD 23, 24 are connected respectively to the two inputs of the analog adder 27, the output of which is connected to the second input of the analog comparator 38 and the input of the PU 34. The first output of the UHFL 24 is additionally connected to the input of BH 31, two outputs of which connected respectively to two inputs of the second ADC block 36. Two outputs of the second ADC block 36 are connected respectively to two inputs of the inverter 42, two outputs of the quadrature PD 35 are connected respectively to two inputs of the FSF 40. 2 · N outputs of the PD 21 are connected to 2 · N inputs of the first ADC block, respectively 25, and 2 · N of its outputs with 2 · N inputs of the phase difference calculator 28. N outputs of the phase difference calculator 28 are connected respectively to the N inputs of the correction unit 32, N outputs of the correction unit 32 are connected to N inputs of the bearing calculator 41. The output of the bias voltage generator 22 connected to the first input of the analog adder 33, the output of which is connected to the first input of the analog comparator 38. The output of the N-input analog adder 16 is connected to the second input of the two-input analog adder 33 and the input of the controller 26. The outputs of the first 34 and second 26 of the controller, the first output of the FSF 40 and the output the comparator 38 is connected respectively to the inputs of the four-input match circuit 39, the output of which is connected to the (2N + 1) -th input of the first ADC block 25 and the third input of the second ADC block 36. The second output of the FSES 40 is connected to the (N + 1) -th block input correction 32, the second input of the EP ROM 37 and the (N + 2) -th input of the bearing calculator 41. The output of the inverter 42 is connected to the first input of the EEPROM 37 and the (N + l) -th input of the bearing calculator 41. The third output of the local oscillator frequency control unit 7 is connected to the third input of the EEPROM 37 and with the (N + 3) th input of the bearing calculator 41, the two outputs of which are the outputs of the direction finder.

В пеленгаторе используется фазовый метод пеленгации с целочисленным соотношением проекций баз на азимутальную и угломестную оси координат. При этом реализуется квазиоптимальный метод устранения неоднозначности измерений. В центре антенной системы располагается антенна 9 канала частотной селекции. Остальные антенны 1₁-1_N расположены по периметру вокруг центральной антенны 9, благодаря чему достигается постоянство фазовых сдвигов при распространении электромагнитной волны от антенны 9 до антенны 1₁-1_N.The direction finder uses the phase direction finding method with an integer ratio of the projections of the bases to the azimuthal and elevation coordinate axes. In this case, a quasi-optimal method of eliminating the ambiguity of measurements is implemented. In the center of the antenna system is the antenna 9 of the frequency selection channel. The remaining antennas 1 ₁ -1 _N are located around the perimeter around the central antenna 9, which ensures constant phase shifts during the propagation of the electromagnetic wave from the antenna 9 to the antenna 1 ₁ -1 _N.

В канале частотной селекции используется метод фазовой окраски сигнала при приеме на основной и зеркальной частотах. При этом в квадратурном делителе 14 задается разность фаз 90°, в результате чего после преобразования по частоте в смесителях 13 и 15 образуются разности фаз 90° на основной частоте и минус 90° на зеркальной, а после демодуляции в ФД 35 на основной и зеркальной частотах образуются видеосигналы положительной или отрицательной полярности.In the channel of frequency selection, the method of phase coloring of the signal is used when receiving at the fundamental and mirror frequencies. In this case, a phase difference of 90 ° is set in the quadrature divider 14, as a result of which, after frequency conversion in the mixers 13 and 15, phase differences of 90 ° at the fundamental frequency and minus 90 ° at the mirror frequency are formed, and after demodulation in PD 35 at the fundamental and mirror frequencies positive or negative polarity video signals are generated.

Пеленгатор работает следующим образом. Электромагнитная волна преобразуется антеннами 1₁-1_N, 9 в гармонические колебания одинаковой несущей частоты и с фазовыми соотношениями, соответствующими направлению на источник излучения. В каждом из приемных каналов сигналы с выходов антенн 1₁-1_N поступают последовательно на вход смесителей 2₁-2_N, где преобразуются по частоте, усиливаются ПУПЧами 3₁-3_N, фильтруются на промежуточной частоте ППФПЧ 4₁-4_N и усиливаются УПЧЛ 5₁-5_N с сохранением фазовых соотношений. С радиовыходов УПЧЛ 5₁-5_N сигналы поступают на входы блока ФД 21, где образуются квадратуры (SinΔφ, cosΔφ) видеосигналов соответственно парциальным базам фазового пеленгатора. На гетеродинные входы смесителей 2₁-2_N поступает один и то же сигнал гетеродина, поэтому на выходах смесителей 2₁-2_N сохраняются фазовые соотношения, соответствующие направлению на источник излучения.The direction finder works as follows. An electromagnetic wave is converted by antennas 1 ₁ -1 _N , 9 into harmonic oscillations of the same carrier frequency and with phase relations corresponding to the direction to the radiation source. In each of the receiving channels, the signals from the outputs of the antennas 1 ₁ -1 _N are fed sequentially to the input of the mixers 2 ₁ -2 _N , where they are converted in frequency, amplified by IFNs 3 ₁ -3 _N , filtered at an intermediate frequency PFPCh 4 ₁ -4 _N and amplified UCPL 5 ₁ -5 _N with preservation of phase relations. From the radio outputs of the control amplifier 5 ₁ -5 _{N, the} signals are fed to the inputs of the PD unit 21, where quadratures (SinΔφ, cosΔφ) of the video signals are formed, respectively, to the partial bases of the phase direction finder. At the heterodyne inputs of the mixers 2 ₁ -2 _N , the same local oscillator signal is received, therefore, at the outputs of the mixers 2 ₁ -2 _{N the} phase relations corresponding to the direction to the radiation source are stored.

С выхода антенны 9 через НО 10 с минимальными потерями сигнал поступает на вход УВЧ 11, усиливается, фильтруется ППФВЧ 12 и поступает на входы смесителей 13, 15 канала частотной селекции. На гетеродинные входы смесителей 13, 15 через квадратурный делитель 14 поступает сигнал перестраиваемого гетеродина 6. Частота гетеродина устанавливается блоком 7 управления частотой гетеродина. С выходов смесителей 13, 15 ПЧ сигналы усиливаются ПУПЧ 17, 18, фильтруются ППФПЧ 19 и 20, усиливаются УПЧЛ 23 и 24 и снова фильтруются ППФПЧ 29, 30. Это происходит с сохранением амплитудно-фазовых соотношений между сигналами, поэтому на выходах квадратурного ФД 35 формируются видеосигналы, разнополярные на основной и зеркальной частотах приема. В ФСЧС 40 формируются логический сигнал, соответствующий обнаружению сигнала в полосе пропускания ППФПЧ 29, 30, поступающий на вход схемы совпадений 39, и другой логический сигнал, логическая «единица» которого соответствует, например, приему на основной частоте, а логический «ноль» - на зеркальной (см. фиг.2).From the output of the antenna 9 through NO 10 with minimal losses, the signal is fed to the input of the UHF 11, amplified, filtered PPPF 12 and fed to the inputs of the mixers 13, 15 of the frequency selection channel. At the heterodyne inputs of the mixers 13, 15 through the quadrature divider 14 receives the signal of the tuned local oscillator 6. The frequency of the local oscillator is set by the local oscillator frequency control unit 7. From the outputs of the mixers 13, 15, the IF signals are amplified by the IFPC 17, 18, filtered by the PFPC 19 and 20, amplified by the IFA 23 and 24 and filtered again by the PFPC 29, 30. This occurs while maintaining the amplitude-phase relations between the signals, therefore, at the outputs of the quadrature PD 35 video signals are generated that are bipolar at the primary and mirror frequencies of reception. In the FSES 40, a logical signal is generated corresponding to the detection of a signal in the passband of the PPPCH 29, 30, which is input to the coincidence circuit 39, and another logical signal, the logical “unit” of which corresponds, for example, to reception at the fundamental frequency, and the logical “zero” - on the mirror (see figure 2).

С радиовыхода УПЧЛ 24 сигнал поступает также на вход ЧД 31. В составе ЧД после синфазного разветвления сигнала ПЧ один из двух сигналов задерживается и перемножается в квадратурах с другим, не задержанным сигналом. В результате на двух выходах ЧД 31 образуются два видеосигнала, пропорциональные sinωτ и cosωτ, где ω=2πf_пч, τ - величина задержки сигнала в составе ЧД 31, f_пч - величина ПЧ сигнала на входе ЧД 31. Сигналы с выходов ЧД 31 преобразуются в блоке АЦП 36 в цифровой двоичный код, и в вычислителе ПЧ 42 вычисляется величина образующейся разности фаз Δφ=ωτ. Откуда

. Величина τ выбирается такой, чтобы в пределах полосы пропускания ППФПЧ 29, 30 разность фаз Δφ измерялась однозначно.From the radio output of UCHL 24, the signal also goes to the input of the BH 31. As a part of the BH, after the in-phase branching of the IF signal, one of the two signals is delayed and multiplied in quadratures with the other, not delayed signal. As a result, two video signals are generated at the two outputs of BH 31, proportional to sinωτ and cosωτ, where ω = 2πf _pc , τ is the delay value of the signal in BH 31, and f _pc is the value of the IF signal at the input of BH 31. The signals from the outputs of BH 31 are converted to ADC block 36 into a digital binary code, and in the inverter 42 calculates the magnitude of the resulting phase difference Δφ = ωτ. Where from

. The value of τ is chosen so that within the passband of the PPPFCH 29, 30 the phase difference Δφ is measured unambiguously.

С радиовыхода каждого УПЧЛ 5₁-5_N приемных каналов ПЧ сигналы поступают на N входов блока ФД 21, где преобразуются в видеосигналы, пропорциональные sinΔφ_ij и cosΔφ_ij, где i, j - номера приемных каналов в соответствии с выбранными базами фазового пеленгатора. Затем видеосигналы преобразуются в блоке АЦП 25 в цифровой двоичный код, а в вычислителе 28 вычисляется разность фаз Δφ_ij по выбранным порциальным базам в соответствии с формулой

, где К - коэффициент пропорциональности. Первый и второй блоки АЦП 25 и 36 синхронизируются с выхода схемы совпадений 39 при совпадении логических сигналов на ее входах.From the radio output of each UCHF, 5 ₁ -5 _N receiving IF channels are fed to the N inputs of the PD 21 block, where they are converted into video signals proportional to sinΔφ _ij and cosΔφ _ij , where i, j are the numbers of the receiving channels in accordance with the selected bases of the phase direction finder. Then, the video signals are converted in the ADC block 25 into a digital binary code, and in the calculator 28 the phase difference Δφ _{ij is} calculated for the selected portion bases in accordance with the formula

where K is the coefficient of proportionality. The first and second ADC blocks 25 and 36 are synchronized from the output of the coincidence circuit 39 when the logical signals at its inputs match.

В блоке коррекции 32 осуществляется коррекция (компенсация) фазовых ошибок, образующихся вследствие неидентичности приемных каналов. Коррекция осуществляется в частотном диапазоне при настройке изделия и в процессе эксплуатации с использованием сигналов с выхода КГ 8. При этом частота сигнала вычисляется через частоту гетеродина, вычисленное значение ПЧ и признак основного или зеркального приема. Корректирующие коды запоминаются в ЭППЗУ 37 при настройке пеленгатора в двух режимах: по сигналу с внешнего источника излучения, установленного в равнофазном направлении, и по сигналу с выхода КГ 8. В случае, если вычисленная частота сигнала не совпадает с частотой источника излучения или КГ 8 при настройке, то значение корректирующего кода выбирается как ближайшее по частоте.In block correction 32 is carried out correction (compensation) of phase errors generated due to the non-identity of the receiving channels. Correction is carried out in the frequency range when setting up the product and during operation using signals from the output of KG 8. In this case, the signal frequency is calculated through the local oscillator frequency, the calculated IF value and the sign of the main or mirror reception. Correction codes are stored in the EEPROM 37 when the direction finder is configured in two modes: by a signal from an external radiation source installed in the equal-phase direction, and by a signal from the output of KG 8. If the calculated frequency of the signal does not coincide with the frequency of the radiation source or KG 8 at setting, the value of the correction code is selected as the closest in frequency.

С выхода блока коррекции 32 N значений откорректированных разностей фаз поступают на входы вычислителя пеленгов 41, представляющего собой цифровое вычислительное устройство и построенное, например, так, как это представлено на рис.6.11.2, стр.206 издания: Денисов В.П., Дубинин Д.В. Фазовые радиопеленгаторы. Монография. - Томск, 2002 г., 251 с. ISBN5-86889-067-1. УДК 621.396.96, БВК 32953. На выходах вычислителя пеленгов 41 формируются в двоичных кодах числа, соответствующие величине азимута и угла места источника излучения.From the output of the correction unit, 32 N values of the corrected phase differences are supplied to the inputs of the bearing calculator 41, which is a digital computing device and constructed, for example, as shown in Fig. 6.11.2, p. 206 of the publication: Denisov V.P., Dubinin D.V. Phase direction finders. Monograph. - Tomsk, 2002, 251 p. ISBN5-86889-067-1. UDC 621.396.96, BVK 32953. At the outputs of the bearing calculator 41, numbers corresponding to the azimuth value and elevation angle of the radiation source are generated in binary codes.

Обнаружение сигнала и формирование синхронизации для блоков АЦП 25, 36 осуществляется следующим образом.The signal detection and the formation of synchronization for the ADC blocks 25, 36 is carried out as follows.

Видеосигналы с вторых выходов УПЧЛ 5₁-5_N суммируются N входовым сумматором 16 и поступают на второй вход сумматора 33 и на вход ПУ 26, на первый вход которого приходит напряжение с выхода формирователя напряжения смещения 22, соответствующее примерно 15 дБ по крутизне логарифмической характеристике УПЧЛ (см. фиг.3, 4). С выхода сумматора 33 аналоговый сигнал поступает на первый вход компаратора 38, в котором сравниваются в логарифмическом масштабе сигналы с приемных фазоизмерительных каналов и с КЧС. В случае если прием осуществляется на первой гармонике сигнала гетеродина, то на выходе компаратора 38 формируется «1» и на выходе схемы совпадения 39 также формируется «1», если произошло обнаружение сигналов в ПУ 26, ПУ 34 и в ФСЧС 40.The video signals from the second outputs of the UHFD 5 ₁ -5 _N are summed by the N input adder 16 and fed to the second input of the adder 33 and to the input of the PU 26, the first input of which receives the voltage from the output of the bias voltage generator 22, corresponding to about 15 dB in the steepness of the logarithmic characteristic of the UHFD (see figures 3, 4). From the output of the adder 33, the analog signal is fed to the first input of the comparator 38, which compares on a logarithmic scale the signals from the receiving phase-measuring channels and CoES. If the reception is carried out at the first harmonic of the local oscillator signal, then “1” is generated at the output of the comparator 38 and “1” is also formed at the output of the matching circuit 39, if signals were detected in the transmitter 26, the transmitter 34 and in the FSF 40.

Работа фазового пеленгатора в рабочем режиме осуществляется следующим образом. Периодически, в момент отсутствия сигнала на входе пеленгатора происходит запоминание кодов коррекции по сигналам с КГ 8 по всем или необходимым по заданному частотному диапазону частотам. По всем парциальным базам фиксируется значение разности фаз и вычисляется разница значений фаз Δφ_ij в текущем времени и при настройке. Пеленгатор переходит в рабочий режим и при обнаружении сигнала происходит вычисление разностей фаз Δφ_ij по парциальным базам и вычисление частоты входного сигнала. Затем в блоке коррекции 32 осуществляется коррекция (компенсация) значений Δφ_ij вначале по запомненным в ЭППЗУ 37 кодам коррекции в режиме равнофазного направления, а затем по разнице корректирующих кодов в режиме контрольного генератора. После коррекции разностей фаз осуществляется в блоке 41 вычисление пеленгов по углу места и азимуту с повышенной за счет коррекции точностью.The operation of the phase direction finder in operating mode is as follows. Periodically, when there is no signal at the input of the direction finder, the correction codes for the signals from KG 8 are stored for all frequencies or frequencies necessary for a given frequency range. For all partial databases, the value of the phase difference is recorded and the difference in phase values Δφ _ij is calculated in the current time and during setup. The direction finder enters the operating mode and upon detecting the signal, the phase differences Δφ _ij are calculated from the partial bases and the frequency of the input signal is calculated. Then, in the correction block 32, the correction (compensation) of the Δφ _ij values is carried out, first according to the correction codes stored in the EEPROM 37 in the equal-phase direction mode, and then according to the difference of the correction codes in the control generator mode. After correction of the phase differences, in block 41, bearings are calculated by elevation and azimuth with increased accuracy due to correction.

Таким образом, запоминание в ЭППЗУ корректирующих кодов в режиме настройки с внешним источником излучения и в режиме юстировки с КГ позволяет повысить точность фазового пеленгатора в частотном диапазоне и в различных условиях эксплуатации, а также увеличить глубину внутреннего контроля пеленгатора.Thus, storing corrective codes in the EEPROM in the setup mode with an external radiation source and in the adjustment mode with the CG allows to increase the accuracy of the phase direction finder in the frequency range and in various operating conditions, as well as increase the depth of the internal direction finder control.

Claims

Phase direction finder containing three antennas, four mixers, four intermediate frequency pre-amplifiers (PUPCH), six intermediate-pass filters (IFPF), four intermediate frequency amplifiers with a logarithmic video output (UPCL), high-frequency amplifier (UHF), high-pass filter (PPFVCH), tunable local oscillator (PG), quadrature divider, two two-input analog combiners, quadrature phase detector (PD), frequency selection signal shaper (PSF), bias voltage amplifier, two threshold devices (PU), a comparator, a four-input coincidence circuit, the first antenna being connected in series, the mixer, PCB, PPPCH, UCPL form the first receiving channel, the second antenna connected in series, the mixer, PCB, PPFPC, UCPL form the second receiving the channel, the UHF output is connected to the input of the PPFHF, the output of which is connected to the first inputs of the third and fourth mixers, the output of the third mixer through the third PCB, PPFPC, UCHL and the fifth PPFPC is connected to the first input of the quadrature PD, the output of the fourth mixer through the fourth PCB, PFPC, UCHL and the sixth PFPC is connected to the second input of the quadrature PD, the output of the PG is connected to the second inputs of the first and second mixers of the first and second receiving channels and to the input of the quadrature divider, two outputs of which are connected respectively to the second inputs of the third and the fourth mixer, the output of the bias voltage generator is connected to the first input of the first two-input analog adder, the output of which is connected to the first input of the comparator, the second outputs of the third and h of the fourth control amplifier are connected respectively to the first and second inputs of the second two-input analog adder, the output of which is connected to the second input of the comparator and to the input of the first control unit, the first and second outputs of the quadrature PD are connected respectively to two inputs of the FSF, the first output of which, as well as the output of the comparator, the outputs the first and second controllers are connected respectively to the four inputs of the coincidence circuit, characterized in that N-2 receive channels are introduced in the form of a series-connected antenna, mixer, PCB, PFPC, UCHL, N-input analogue adder, N-input block of phase detectors, 2-N-input first block of analog-to-digital converters (ADC), phase difference calculator, correction block, electronic programmable read-only memory (EEPROM), bearing calculator, frequency discriminator (BH) ), the second ADC block, an intermediate frequency computer (IF), a local oscillator frequency control unit, a control oscillator (KG) and a directional coupler (BUT), while the PG output is additionally connected to the second inputs (N-2) -x of the receiving channel mixers, the first the outputs of the first and second amplifiers and the first outputs (N-2) -x amplifiers included in the N receiving channels are connected respectively to the inputs of the N-input analog adder, the output of which is connected to the second input of the first two-input analog adder and the input of the second control panel, the second outputs N UPCLs included in N receiving channels are connected respectively to N inputs of the PD unit, 2-N outputs of the PD unit are connected respectively to 2 · N inputs of the first ADC block, 2 · N outputs of the first ADC block are connected to 2 · N inputs of the difference calculator phases, N outputs of which connected to the N inputs of the correction unit, N outputs of which are connected to the N inputs of the bearing calculator, the first output of the fourth UCHL is additionally connected to the BH input, the two outputs of which are connected respectively to the two inputs of the second ADC block, both outputs of which are connected respectively to the two inputs of the calculator IF, the output of which is connected to the first input of the EEPROM and the (N + 1) -th input of the bearing calculator, the second output of the FSES is connected to the (N + 1) -th input of the correction unit, the second input of the EEPROM and the (N + 2) -th input of the calculator bearings, you One EEPROM is connected to the (N + 2) -th input of the correction block, the output of the coincidence circuit is connected to the (2N + 1) -th input of the first ADC block and the third input of the second ADC block, the output of the third antenna is connected through NO to the input of the UHF, the first output the local oscillator frequency control unit is connected to the PG input, its second output through the KG is connected to the second input of the BUT, its third output is connected to the third input of the EEPROM and the (N + 3) -th input of the bearing calculator, the two outputs of which are the outputs of the direction finder.