RU2507536C1 - Обнаружитель-измеритель когерентно-импульсных сигналов - Google Patents

Abstract

Изобретение относится к радиолокации и предназначено для обнаружения когерентно-импульсных периодических радиосигналов и измерения радиальной скорости объекта; может быть использовано в радиолокационных системах управления воздушным движением для обнаружения и измерения скорости летательных аппаратов. Обнаружитель-измеритель когерентно-импульсных сигналов содержит блок задержки, блок комплексного сопряжения, блок комплексного умножения, блок усреднения, блок вычисления фазы, умножитель, ключ, первый блок памяти, блок вычисления модуля, пороговый блок, второй блок памяти, синхрогенератор, дополнительный блок задержки, дополнительный блок комплексного сопряжения и дополнительный блок комплексного умножения, осуществляющие междупериодную обработку исходных отсчетов с целью обнаружения движущегося объекта и однозначного измерения его доплеровской (радиальной) скорости. Достигаемый технический результат -повышение эффективности обнаружения и точности измерения за счет меньшего числа функциональных преобразований при применении дополнительной обработки когерентно-импульсных сигналов. 10 ил.

Description

Изобретение относится к радиолокации и предназначено для обнаружения когерентно-импульсных периодических радиосигналов и измерения радиальной скорости объекта; может быть использовано в радиолокационных системах управления воздушным движением для обнаружения и измерения скорости летательных аппаратов.

Известен многоканальный неследящий фильтровой измеритель [1], каждый канал которого содержит последовательно соединенные согласованный фильтр и детектор, выходы каналов объединены решающим устройством. Однако данное устройство обладает невысокой эффективностью обнаружения и точностью измерения, а также сложностью реализации многоканальной обработки.

Известно также радиолокационное устройство для обнаружения движущейся цели [2], содержащее последовательно включенные блоки задержки, умножитель комплексных чисел и вычитатель. Однако это устройство обладает низкой точностью и неоднозначностью измерения.

Наиболее близким к изобретению является обнаружитель-измеритель доплеровских сигналов [3], выбранный в качестве прототипа, содержащий блок задержки, выходы которого соединены с входами блока комплексного сопряжения (на основе инвертора), выходы которого соединены с первыми входами блока комплексного умножения, вторые входы которого объединены с входами блока задержки, являющимися входами обнаружителя-измерителя, выходы блока комплексного умножения соединены с входами блока усреднения, выходы которого соединены с входами блока вычисления модуля и входами блока вычисления фазы, выход блока вычисления модуля соединен со вторым входом порогового блока, первый вход которого соединен со вторым блоком памяти, управляющий вход ключа соединен с выходом порогового блока, являющегося первым выходом обнаружителя-измерителя, вторым выходом которого является выход блока умножения, первый и второй входы которого соответственно соединены с выходом первого блока памяти и выходом ключа. Однако данное устройство обладает невысокой эффективностью обнаружения и точностью измерения за счет наличия большого числа функциональных преобразований, связанных с обработкой сигнала, использующего вобуляцию периода повторения.

Задачей, решаемой в изобретении, является повышение эффективности обнаружения и точности измерения за счет меньшего числа функциональных преобразований при применении дополнительной обработки когерентно-импульсных сигналов.

Для решения поставленной задачи в обнаружитель-измеритель когерентно-импульсных сигналов, содержащий блок задержки, блок комплексного сопряжения, блок комплексного умножения, блок усреднения, блок вычисления фазы, умножитель, ключ, первый блок памяти, блок вычисления модуля, пороговый блок, второй блок памяти и синхрогенератор введены дополнительный блок задержки, дополнительный блок комплексного сопряжения и дополнительный блок комплексного умножения.

Дополнительные блоки, введенные в предлагаемое устройство, являются известными. Так, соединенные вместе блок задержки, блок комплексного сопряжения и блок комплексного умножения позволяют выделить доплеровский набег фазы за интервал между соседними импульсами. Однако неизвестно совместное применение блока задержки, блока комплексного сопряжения, блока комплексного умножения, дополнительного блока задержки, дополнительного блока комплексного сопряжения и дополнительного блока комплексного умножения. Новыми являются связи дополнительного блока задержки и дополнительного блока комплексного умножения с блоком комплексного умножения, дополнительного блока комплексного умножения с блоком усреднения и блока вычисления фазы с умножителем, что обеспечивает повышение эффективности обнаружения и точности измерения за счет меньшего числа функциональных преобразований при применении дополнительной обработки когерентно-импульсных сигналов. Связи между синхрогенератором и всеми блоками обнаружителя-измерителя когерентно-импульсных сигналов обеспечивают согласованную обработку когерентно-импульсной последовательности радиоимпульсов.

Сравнение с техническими характеристиками, известными из опубликованных источников информации, показывает, что заявляемое решение обладает новизной и имеет изобретательский уровень.

Заявляемое решение носит технический характер, осуществимо, воспроизводимо и, следовательно, является промышленно применимым.

На фиг.1 представлена структурная электрическая схема обнаружителя-измерителя когерентно-импульсных сигналов; на фиг.2 - блока задержки;

на фиг.3 - блока комплексного сопряжения; на фиг.4 - блока комплексного умножения; на фиг.5 - блока усреднения; на фиг.6 - блока вычисления фазы; на фиг.7 - блока присвоения знака; на фиг.8 - блока вычисления модуля, на фиг.9 изображены характеристики обнаружения предложенного устройства и прототипа, на фиг.10 - зависимости ошибок измерения предложенного устройства и прототипа.

Обнаружитель-измеритель когерентно-импульсных сигналов (фиг.1) содержит блок 1 задержки, блок 2 комплексного сопряжения, блок 3 комплексного умножения, блок 4 усреднения, блок 5 вычисления фазы, умножитель 6, ключ 7, первый блок 8 памяти, блок 9 вычисления модуля, пороговый блок 10, второй блок 11 памяти, синхрогенератор 12, дополнительный блок 13 задержки, дополнительный блок 14 комплексного сопряжения и дополнительный блок 15 комплексного умножения, при этом выходы блока 1 задержки соединены с входами блока 2 комплексного сопряжения, выходы которого соединены с первыми входами блока 3 комплексного умножения, вторые входы которого объединены с входами блока 1 задержки, выходы блока 4 усреднения соединены с входами блока 5 вычисления фазы и входами блока 9 вычисления модуля, выход первого блока 8 памяти соединен с первым входом умножителя 6, выход которого соединен с входом ключа 7, выход блока 9 вычисления модуля соединен с первым входом порогового блока 10, выход которого соединен с управляющим входом ключа 7, второй вход порогового блока 10 соединен с выходом второго блока 11 памяти, входы дополнительного блока 13 задержки соединены с выходами блока 3 комплексного умножения, выходы дополнительного блока 13 задержки соединены с входами дополнительного блока 14 комплексного сопряжения, выходы которого соединены с первыми входами дополнительного блока 15 комплексного умножения, вторые входы которого объединены с входами дополнительного блока 13 задержки, выходы дополнительного блока 15 комплексного умножения соединены с входами блока 4 усреднения, выход блока 5 вычисления фазы соединен со вторым входом умножителя 6, выход синхрогенератора 12 соединен с синхровходами блока 1 задержки, блока 2 комплексного сопряжения, блока 3 комплексного умножения, блока 4 усреднения, блока 5 вычисления фазы, умножителя 6, ключа 7, первого блока 8 памяти, блока 9 вычисления модуля, порогового блока 10, второго блока 11 памяти, дополнительного блока 13 задержки, дополнительного блока 14 комплексного сопряжения и дополнительного блока 15 комплексного умножения, причем входами обнаружителя-измерителя когерентно-импульсных сигналов являются входы блока 1 задержки, а первым и вторым выходами - соответственно выходы ключа 7 и порогового блока 10.

Блок 1 задержки и дополнительный блок 13 задержки (фиг.2) содержат две цифровые линии задержки 16 на интервал Г, входами блоков задержки являются входы цифровых линий задержки 16, выходы которых являются выходами блоков задержки.

Блок 2 комплексного сопряжения и дополнительный блок 14 комплексного сопряжения (фиг.3) содержат инвертор 17, первый вход блока комплексного сопряжения является его первым выходом, вторым входом является вход инвертора, выход которого является вторым выходом блока комплексного сопряжения.

Блок 3 комплексного умножения и дополнительный блок 15 комплексного умножения (фиг.4) содержат два канала (I, II), каждый из которых включает первый перемножитель 18, последовательно включенные второй перемножитель 19 и сумматор 20, выход первого перемножителя 18 одного канала соединен со вторым входом сумматора 20 другого канала, а первыми и вторыми входами блока комплексного умножения соответственно являются объединенные между собой первые входы первого и второго перемножителей 18, 19 каждого из каналов, объединенные вторые входы вторых перемножителей 19 и объединенные вторые входы первых перемножителей 18, а выходами блока комплексного умножения являются выходы сумматоров 20 каждого из каналов.

Блок 4 усреднения (фиг.5) содержит два канала (I, II), каждый из которых состоит из N-3 последовательно включенных цифровых линий задержки 21 на интервал T и N-3 сумматоров 22, входами блока усреднения являются объединенные входы первой линии задержки 21 и первого сумматора 22 каждого канала (I, II), а выход k-й [k=1…(N-3)] линии задержки 21 соединен со вторым входом k-то [k=1…(N-3)] сумматора 22 каждого канала (I, II), выходами блока усреднения служат выходы (N-3)-х сумматоров 22.

Блок 5 вычисления фазы (фиг.6) состоит из последовательно включенных делителя 23, функционального преобразователя 24, модульного блока 25, сумматора 26, блока 27 присвоения знака и первого ключа 28, выход функционального преобразователя 24 соединен с входом второго ключа 29, второй вход сумматора 26 соединен с выходом блока 31 памяти, управляющие входы первого и второго ключей 28, 29 соединены с входом делителя 23, соответствующим входу действительной части комплексного числа, второй вход блока 27 присвоения знака соединен с входом делителя 23, соответствующим входу мнимой части комплексного числа, выходы первого и второго ключей 28, 29 соединены с входами сумматора 30, выход которого является выходом блока вычисления фазы, входами блока вычисления фазы являются входы делителя 23.

Блок 27 присвоения знака (фиг.7) содержит блоки 32, 35 умножения, блок 33 памяти и ограничитель 34, причем второй вход блока присвоения знака является первым входом блока 32 умножения, второй вход которого соединен с выходом блока 33 памяти, выход блока 32 умножения соединен с входом ограничителя 34, выход которого соединен с первым входом блока 35 умножения, второй вход которого является первым входом блока присвоения знака, выходом блока присвоения знака служит выход блока 35 умножения.

Блок 9 вычисления модуля (фиг.8) содержит два блока 36 умножения, сумматор 37 и блок 38 извлечения квадратного корня, входами блока вычисления модуля являются входы блоков 36 умножения, выходы которых соединены с первым и вторым входами сумматора 37, выход которого соединен с входом блока 38 извлечения квадратного корня, выход которого является выходом блока вычисления модуля.

Обнаружитель-измеритель когерентно-импульсных сигналов работает следующим образом.

В заявляемом обнаружителе-измерителе обрабатывается когерентно-импульсная последовательность N радиоимпульсов, несущие частоты излучения которых с начального значения f₀ линейно перестраиваются от импульса к импульсу на величину Δl, т.е несущая частота k-го импульса f_k=f₀+(k-1)Δf, k=1…N. При отражении радиоимпульсов от движущейся цели их несущие частоты приобретают доплеровские сдвиги фазы φ_k=φ+(k-1)Δφ, причем

φ=4πf₀Tν_r/c, Δφ=4πΔfTν_r/c,

где Т - период повторения импульсов, ν_r - радиальная скорость цели, с - скорость распространения радиоволн.

Отраженные от цели радиоимпульсы поступают на вход приемника, в котором усиливаются, в квадратурных фазовых детекторах переносятся на видеочастоту, а затем подвергаются аналого-цифровому преобразованию (соответствующие блоки на фиг.1 не показаны). На вход обнаружителя-измерителя в одном элементе разрешения по дальности поступает последовательность N цифровых отсчетов комплексной огибающей

U_k=u_1k+iu_2k=|U_k|exp{i(θ+φ₀)}, k=1…N,

где u_1k, u_2k - действительная и мнимая части отсчетов U_k,

- суммарный сдвиг фазы k-го импульса,

φ₀ - начальная фаза.

Входные отсчеты U_k обнаружителя-измерителя (фиг.1) в блоке 1 задержки (фиг.2) задерживаются на период повторения Т. В блоке 2 комплексного сопряжения (фиг.3) осуществляется комплексное сопряжение задержанного отсчета $$\left(U_{k-1}^{*}\right)$$

. Далее в блоке 3 комплексного умножения (фиг.4) реализуется обработка отсчетов в соответствии с алгоритмом

После задержки в дополнительном блоке 13 задержки (фиг.2) и комплексного сопряжения в дополнительном блоке 14 комплексного сопряжения (фиг.3) отсчеты $$X_{k-1}^{*}$$

перемножаются с отчетами X_k в дополнительном блоке 15 комплексного умножения (фиг.4), на выходе которого образуются отсчеты

С выхода дополнительного блока 15 комплексного умножения отсчеты поступают в блок 4 усреднения (фиг.5), осуществляющий с помощью линий задержки 21 и сумматоров 22 скользящее вдоль азимута суммирование, что приводит к образованию на выходе блока 4 усреднения величины

Величины ν₁ и ν₂ поступают на соответствующие входы блока 5 вычисления фазы (фиг.6), где на основе блока 23 деления и функционального преобразователя 24 вначале вычисляется оценка

Последующие преобразования оценки $$\Delta \widehat{\varphi }$$

зависят от знака ν₁. При ν₁>0 открыт второй ключ 29, и оценка $$\Delta \widehat{\varphi }$$

через сумматор 30 непосредственно поступает на выход блока 5 вычисления фазы. При ν₁<0 открыт первый ключ 28, а второй ключ 29 закрыт. При этом в модульном блоке 25 образуется |arg V|, вычитаемый в блоке 26 из величины π, поступающей от блока 31 памяти. Полученной разности в блоке 27 присваивается знак величины ν₂.

Блок 27 присвоения знака (фиг.7) работает следующим образом. На второй вход блока присвоения знака поступает величина ν₂ [соотношение(1)], где в блоке 32 умножения производится ее умножение на постоянный множитель из блока 33 памяти с целью масштабирования и дальнейшего ограничения в ограничителе 34 по уровню ±1. Таким образом, после ограничения величина на выходе ограничителя 34 имеет смысл знака величины ν₂, который, поступая на первый вход блока 35 умножения, присваивается разности π-|argV|, поступающей с выхода сумматора 26 на первый вход блока присвоения знака, т.е. на второй вход блока 35 умножения.

Рассмотренные операции позволяют в блоке 5 вычисления фазы сначала найти оценку доплеровского сдвига фазы, находящуюся в интервале [-π/2, π/2], а затем при помощи последующих логических преобразований расширить пределы ее однозначного измерения до интервала [-π,π] в соответствии с операциями

Умножитель 6 (фиг.1) осуществляет умножение найденной оценки сдвига фазы $$\Delta \widehat{\varphi }$$

на коэффициент а, хранящийся в первом блоке 8 памяти, что позволяет найти однозначную оценку радиальной скорости в соответствии с алгоритмом

Однозначность измерения радиальной скорости вытекает из величины доплеровской частоты f_д=2ν_rΔf/с и ее интервала однозначности, соответствующего [-1/2T, 1/2T]. Если в соответствии с условием f_д≤1/2T для максимально возможной скорости цели ν_{r max} выбрать разнос несущих частот Δf≤c/4ν_{r max} T, то во всем диапазоне реальных скоростей цели может быть осуществлено их однозначное измерение. При этом сохраняется однозначность измерения дальности, которая обеспечивается соответствующим выбором периода повторения импульсов Т.

Для уменьшения вероятности работы устройства по шумам в нем исключается выдача полученной оценки $${\widehat{\nu }}_r$$

на выход в отсутствие отраженного от цели сигнала. С выхода блока 4 усреднения (фиг.1) величины ν₁ и ν₂ поступают на вход блока 9 вычисления модуля (фиг.8), реализующего алгоритм

Далее величина v поступает на первый вход порогового блока 10, в котором сравнивается с пороговым уровнем ν₀, записанным во втором блоке 11 памяти. Если происходит превышение порогового уровня ν₀, то с выхода порогового блока 10 поступает сигнал разрешения на прохождение результата вычисления с выхода умножителя 6 через ключ 7 на первый выход обнаружителя-измерителя когерентно-импульсных сигналов. В противном случае ключ 7 разомкнут. Кроме того, сигнал с выхода порогового блока 10, являющегося вторым выходом обнаружителя-измерителя когерентно-импульсных сигналов, может быть использован для отсчета других координат цели, например дальности.

Синхронизация обнаружителя-измерителя когерентно-импульсных сигналов осуществляется подачей на все блоки заявляемого устройства последовательности синхронизирующих импульсов, вырабатываемых синхронизатором 12 (фиг.1) с периодом повторения t_K, определяемым из условия требуемой разрешающей способности по дальности.

На фиг.9 приведены полученные путем имитационного статистического моделирования на ПЭВМ характеристики обнаружения - зависимости вероятности правильного обнаружения D от величины отношения сигнал/шум q для предложенного устройства (кривая 1) и прототипа (кривая 2). Характеристики получены при совместных флюктуациях сигнала, количестве импульсов в пачке N=21 и вероятности ложной тревоги F=10^-6. Из характеристик обнаружения следует, что при D=0,5…0,8 предложенное устройство выигрывает у прототипа не менее 2 дБ.

На фиг.10 приведены полученные аналогичным образом зависимости среднеквадратичной ошибки измерения $${\sigma }_{\Delta \widehat{\varphi }}$$

от величины отношения сигнал/шум q для предложенного устройства (кривая 1) и прототипа (кривая 2). При q=5…10 дБ ошибка измерения предложенного устройства на 21…26% меньше чем у прототипа, что соответствует повышению точности измерения. Из функциональной связи (2) между оценками радиальной скорости $${\widehat{\nu }}_r$$

и доплеровского сдвига фазы $$\Delta \widehat{\varphi }$$

следует, что среднеквадратичная ошибка измерения радиальной скорости $${\sigma }_{{\widehat{\nu }}_r}=a{\sigma }_{\Delta \widehat{\varphi }}$$

.

Таким образом, обнаружитель-измеритель когерентно-импульсных сигналов позволяет повысить эффективность обнаружения и точность измерения за счет меньшего числа функциональных преобразований при применении дополнительной обработки когерентно-импульсных сигналов.

Библиография

1. Ширман Я. Д. и Манжос В.Н. Теория и техника обработки радиолокационной информации на фоне помех. - М.: Радио и связь. - 1981. - С.204. - Рис.14.2.

2. Патент №63-49193 (Япония), МПК G01S 13/52. Радиолокационное устройство для обнаружения движущейся цели / К.К.Тосиба. Опубл. 03.10.1988. - Изобретения стран мира. - 1989. - Выпуск 109. - №15. - С.52.

3. Патент №2017167 (Россия), МПК G01S 13/58. Обнаружитель-измеритель доплеровских сигналов / Д.И.Попов, С.В.Герасимов и Е.Н.Матаев. Опубл. 30.07.1994. - Изобретения. - 1994. - №14. - С.121.

Claims (1)

1. Обнаружитель-измеритель когерентно-импульсных сигналов, содержащий блок задержки, блок комплексного сопряжения, блок комплексного умножения, блок усреднения, блок вычисления фазы, умножитель, ключ, первый блок памяти, блок вычисления модуля, пороговый блок, второй блок памяти и синхрогенератор, при этом выходы блока задержки соединены с входами блока комплексного сопряжения, выходы которого соединены с первыми входами блока комплексного умножения, вторые входы которого объединены с входами блока задержки, выходы блока усреднения соединены с входами блока вычисления фазы и входами блока вычисления модуля, выход первого блока памяти соединен с первым входом умножителя, выход которого соединен с входом ключа, выход блока вычисления модуля соединен с первым входом порогового блока, выход которого соединен с управляющим входом ключа, второй вход порогового блока соединен с выходом второго блока памяти, выход синхрогенератора соединен с синхровходами блока задержки, блока комплексного сопряжения, блока комплексного умножения, блока усреднения, блока вычисления фазы, умножителя, ключа, первого и второго блоков памяти, блока вычисления модуля и порогового блока, отличающийся тем, что введены дополнительный блок задержки, дополнительный блок комплексного сопряжения и дополнительный блок комплексного умножения, при этом входы дополнительного блока задержки соединены с выходами блока комплексного умножения, выходы дополнительного блока задержки соединены с входами дополнительного блока комплексного сопряжения, выходы которого соединены с первыми входами дополнительного блока комплексного умножения, вторые входы которого объединены с входами дополнительного блока задержки, выходы дополнительного блока комплексного умножения соединены с входами блока усреднения, выход блока вычисления фазы соединен со вторым входом умножителя, выход синхрогенератора соединен с синхровходами дополнительного блока задержки, дополнительного блока комплексного сопряжения и дополнительного блока комплексного умножения, причем входами обнаружителя-измерителя когерентно-импульсных сигналов являются входы блока задержки, а первым и вторым выходами - соответственно выходы ключа и порогового блока.

Images