RU2450464C1

RU2450464C1 - Code frame synchronisation apparatus with integrated soft and hard decisions

Info

Publication number: RU2450464C1
Application number: RU2011107040/08A
Authority: RU
Inventors: Владислав Валентинович Квашенников (RU); Владислав Валентинович Квашенников; Сергей Алексеевич Трушин (RU); Сергей Алексеевич Трушин
Original assignee: Открытое акционерное общество "Калужский научно-исследовательский институт телемеханических устройств"
Priority date: 2011-02-24
Filing date: 2011-02-24
Publication date: 2012-05-10

Abstract

FIELD: information technology.

SUBSTANCE: code frame synchronisation apparatus with integrated soft and hard decisions has an information storage consisting of ROM1, ROM2 and a control circuit, a circuit for generating the most probable error vectors, a block of adders, a circuit for determining word and number boundaries, circuits for determining block boundaries, a circuit for counting the number sequence and an assembly circuit, wherein the input for features of the least reliable symbols of the device is combined with the input of the circuit for generating the most probable error vectors and the storage, and the output for features of the least reliable symbols of the storage is the output of the device. The apparatus includes common blocks of threshold elements and the assembly, wherein one of the inputs of the common block of the threshold element of the circuit for determining word and number boundaries is connected to outputs of the blocks of counters for soft decisions, and the other input of the block of the threshold element is connected to the output of the circuit of counters in the circuit for hard determination of boundaries of blocks, the output of the common block of the threshold element is connected to one of the inputs of the assembly, and the other input of the assembly is connected to the output of the threshold element in the circuit for hard determination of boundaries of blocks, and the outputs of the assembly are connected to inputs of the circuit of the assembly, the output of which is the output of the device for generating signals about the end of each information block.

EFFECT: high reliability of the received information in high-noise level channels.

1 dwg

Description

Изобретение относится к системам передачи дискретной информации и может быть использовано для цикловой синхронизации в системах помехоустойчивой защиты информации, в которых применяются корректирующие, в частности каскадные, коды.The invention relates to discrete information transmission systems and can be used for cyclical synchronization in noise-immunity information protection systems that use corrective, in particular cascading, codes.

В устройствах кодовой цикловой синхронизации синхронизирующие признаки передаются словами помехоустойчивого кода. Для синхронизации используется избыточность кода, поэтому передачи дополнительных синхронизирующих символов не требуется. После приема последовательной информации признаки синхронизации снимаются с помехоустойчивого кода, не уменьшая при этом корректирующей способности кода.In code cyclic synchronization devices, synchronization features are conveyed by error-correcting code words. Code redundancy is used for synchronization; therefore, the transmission of additional synchronizing symbols is not required. After receiving the serial information, the synchronization signs are removed from the error-correcting code without decreasing the corrective ability of the code.

Использование кодовой цикловой синхронизации наиболее эффективно в каскадных кодах. В этом случае синхронизация обеспечивается за счет многократного повторения признаков синхронизации в различных словах внутреннего кода каскадного кода.The use of code cycle synchronization is most effective in cascading codes. In this case, synchronization is ensured by repeatedly repeating the signs of synchronization in various words of the internal code of the cascading code.

При разработке устройств кодовой цикловой синхронизации актуальной задачей является повышение вероятности установления синхронизации, а значит, повышение достоверности принимаемой информации в каналах связи с высоким уровнем помех. Однако известные устройства кодовой цикловой синхронизации не обеспечивают необходимой достоверности принимаемой информации.When developing code cyclic synchronization devices, the urgent task is to increase the likelihood of establishing synchronization, and therefore, increasing the reliability of received information in communication channels with a high level of interference. However, the known device code cycle synchronization does not provide the necessary reliability of the received information.

Известно устройство цикловой синхронизации, содержащее накопитель информации, выполненный на регистре задержки, и узел обнаружения ошибок, входы накопителя информации и узла обнаружения ошибок объединены и соединены с информационным входом устройства, при этом узел обнаружения ошибок выполнен в виде двух последовательно соединенных фильтров Хаффмена и регистра синдрома, причем каждый фильтр Хаффмена состоит из последовательно соединенных регистра и сумматора по модулю два, выход второго фильтра Хаффмена соединен с входом регистра синдрома, выход которого соединен с входом блока дешифраторов [авторское свидетельство СССР №849521, МПК H04L 7/08, опубл. 1981].It is known a cyclic synchronization device comprising an information storage device arranged on a delay register and an error detection unit, inputs of an information storage device and an error detection unit are combined and connected to the information input of the device, wherein the error detection unit is made in the form of two Huffman filters and a syndrome register connected in series moreover, each Huffman filter consists of a series-connected register and an adder modulo two, the output of the second Huffman filter is connected to the input of the register with indroma, the output of which is connected to the input of the decoder unit [USSR copyright certificate No. 849521, IPC H04L 7/08, publ. 1981].

Устройство обладает недостаточной достоверностью принимаемой информации в каналах связи с помехами из-за того, что синхронизация устанавливается только по безошибочным словам помехоустойчивого кода, а в каналах с ошибками безошибочные слова могут отсутствовать.The device has insufficient reliability of the received information in communication channels with interference due to the fact that synchronization is established only by the error-free words of the error-correcting code, and error-free words may be absent in channels with errors.

Следующим аналогом к предлагаемому устройству является устройство кодовой цикловой синхронизации, содержащее накопитель, состоящий из оперативного запоминающего устройства (ОЗУ1), ОЗУ2 и схемы управления, входы которых объединены и соединены с информационным входом устройства, узел обнаружения ошибок, выполненный из двух последовательно соединенных первого фильтра и второго фильтра Хаффмена и регистра синдрома, причем каждый фильтр Хаффмена состоит из регистра и сумматора по модулю два, выход сумматора второго фильтра Хаффмена соединен с входом регистра синдрома, блок дешифраторов, блок сумматоров по модулю два, блок регистров, полный сумматор номеров, схему сравнения номеров, схему счета последовательности номеров, состоящую из схемы отбора, коммутатора счета, схемы регистров счета, полного сумматора и схемы определения последовательности заданной длины, дешифратор подтвержденных слов, коммутатор номеров, распределитель, блок счетчиков, пороговый блок [патент РФ №2383104, МПК H04L 7/08, опубл. 27.02.2010].The next analogue to the proposed device is a code cyclic synchronization device containing a drive consisting of random access memory (RAM1), RAM2 and a control circuit, the inputs of which are combined and connected to the information input of the device, an error detection unit made of two first-connected filters in series a second Huffman filter and a syndrome register, with each Huffman filter consisting of a register and an adder modulo two; the output of the adder of the second Huffman filter is connected with the input of the syndrome register, the block of decoders, the block of adders modulo two, the block of registers, the full adder of numbers, the scheme for comparing numbers, the scheme of counting a sequence of numbers, consisting of a selection circuit, an account switch, a scheme of account registers, a full adder and a sequence determination circuit lengths, descrambler of confirmed words, number switch, distributor, block of counters, threshold block [RF patent No. 2383104, IPC H04L 7/08, publ. 02/27/2010].

Недостатком этого устройства является недостаточная достоверность принимаемой информации в каналах связи с помехами, так как применяются только жесткие решения и отсутствуют функциональные узлы, позволяющие выполнять цикловую синхронизацию с применением мягких решений в словах помехоустойчивого кода.The disadvantage of this device is the lack of reliability of the received information in the communication channels with interference, since only tough decisions are applied and there are no functional units that allow cyclic synchronization using soft decisions in the words of the error-correcting code.

Также известно устройство кодовой цикловой синхронизации с мягкими решениями, содержащее накопитель информации, состоящий из ОЗУ1, ОЗУ2 и схемы управления, вход которого является информационным входом устройства, а его выход - информационным выходом устройства, схему формирования наиболее вероятных векторов ошибок, блок сумматоров, схемы определения границ блоков и схему сборки, при этом вход признаков наименее достоверных символов схемы формирования наиболее вероятных векторов ошибок является входом устройства и соединен с входом накопителя, а выход признаков наименее достоверных символов накопителя является выходом устройства, выходы схемы формирования наиболее вероятных векторов ошибок соединены с входами блока сумматоров, другой вход блока сумматоров соединен с информационным входом устройства, выходы блока сумматоров соединены с входами схем определения границ блоков, каждая из которых содержит схемы определения границ слов и их номеров, схему фильтрации номеров, распределитель, блок счетчиков и пороговый элемент, каждая схема определения границ слов и их номеров содержит узел обнаружения ошибок, блок дешифраторов и блок сумматоров по модулю два, при этом каждый узел обнаружения ошибок выполнен в виде двух последовательно соединенных фильтров Хаффмена и регистра синдрома, причем каждый фильтр Хаффмена состоит из последовательно соединенных регистра и сумматора по модулю два, выход сумматора второго фильтра Хаффмена соединен с входом регистра синдрома, выход регистра синдрома является выходом узла обнаружения ошибок и соединен с входом блока дешифраторов, один выход которого соединен с одним из входов распределителя, а другой выход блока дешифраторов соединен с входом сумматора по модулю два, другой вход которого соединен с выходом второго фильтра Хаффмена, выход блока сумматоров, являясь выходом схемы определения границ слов и номеров, соединен с одним из входов схемы фильтрации номеров, выходы которой соединены с входами блока счетчиков, другие входы блоков счетчиков соединены с выходами распределителей, входы распределителя соединены с выходами блоков дешифраторов, выход блока счетчиков соединен с входом порогового элемента, выходы пороговых элементов являются выходами схем определения границ блоков и соединены с входами сборки, выход которой является выходом устройства для формирования сигналов об окончании каждого блока информации [Ромачева И.А., Третьяков А.В., Трушин С.А. Устройство цикловой синхронизации с мягкими решениями. Труды IX Российской научно-технической конференции «Новые информационные технологии в системах связи и управления». Калуга. 2010. С.328-338].It is also known a soft-code cyclic synchronization device containing an information storage device consisting of RAM1, RAM2 and a control circuit, the input of which is the information input of the device, and its output is the information output of the device, the formation circuit of the most probable error vectors, the adder block, the determination circuit the boundaries of the blocks and the assembly scheme, while the input of the signs of the least reliable symbols of the formation of the most probable error vectors is the input of the device and is connected to the input on opitel, and the output of the signs of the least reliable drive symbols is the output of the device, the outputs of the most probable error vector generation circuit are connected to the inputs of the adder block, the other input of the adder block is connected to the information input of the device, the outputs of the adder block are connected to the inputs of the circuits for determining the boundaries of the blocks, each of which contains schemes for determining the boundaries of words and their numbers, a filtering scheme for numbers, a distributor, a block of counters and a threshold element, each scheme for determining the boundaries of words and their n the measures contains an error detection unit, a decoder unit and an adder unit modulo two, each error detection unit is made in the form of two series-connected Huffman filters and a syndrome register, each Huffman filter consists of series-connected register and an adder modulo two, the output of the adder the second Huffman filter is connected to the input of the syndrome register, the output of the syndrome register is the output of the error detection unit and connected to the input of the decoder unit, one output of which is connected to one of the inputs of the distributor, and the other output of the decoder block is connected to the adder modulo two, the other input of which is connected to the output of the second Huffman filter, the output of the adder block, being the output of the word and number boundary determination circuit, is connected to one of the inputs of the number filtering circuit, the outputs of which are connected to the inputs of the counter block, the other inputs of the blocks of meters are connected to the outputs of the distributors, the inputs of the distributor are connected to the outputs of the blocks of decoders, the output of the block of meters is connected to the threshold input element, the outputs are the outputs of threshold elements determining schemes border blocks and connected to the assembly input, the output of which is an output device for generating signals the end of each block information [Romacheva IA, Tret'yakov AV Trushin SA Cycling device with soft solutions. Proceedings of the IX Russian Scientific and Technical Conference "New Information Technologies in Communication and Control Systems". Kaluga. 2010. S.328-338].

Недостатком этого устройства является недостаточная достоверность принимаемой информации в каналах связи с помехами, так как применяются только мягкие решения и отсутствуют функциональные узлы, позволяющие выполнять цикловую синхронизацию с применением жестких решений в словах помехоустойчивого кода за пределами корректирующей способности кода.The disadvantage of this device is the lack of reliability of the received information in the communication channels with interference, since only soft solutions are used and there are no functional units that allow cyclic synchronization using hard solutions in the words of the error-correcting code outside the corrective ability of the code.

Наиболее близким аналогом предлагаемого устройства кодовой цикловой синхронизации (прототип) является устройство кодовой цикловой синхронизации, состоящее из двух рассмотренных выше устройств кодовой цикловой синхронизации и содержащее функциональные узлы, позволяющие выполнять цикловую синхронизацию с применением мягких и жестких решений в словах помехоустойчивого кода [Ромачева И.А., Трушин С.А. Устройство декодирования с мягкими решениями для двухступенчатого каскадного кода. Труды IX Российской научно-технической конференции. «Новые информационные технологии в системах связи и управления». Калуга. 2010. С.353-369].The closest analogue of the proposed code cycle synchronization device (prototype) is a code cycle synchronization device, consisting of the two code cycle synchronization devices discussed above and containing functional units that allow performing cycle synchronization using soft and hard solutions in the words of the error-correcting code [I. Romacheva ., Trushin S.A. Soft decoding device for two-stage cascade code. Proceedings of the IX Russian Scientific and Technical Conference. "New information technologies in communication and control systems." Kaluga. 2010. S.353-369].

Недостатком этого устройства является недостаточная достоверность принимаемой информации в каналах связи с помехами, так как в нем для синхронизации независимо применяют только мягкие или только жесткие схемотехнические решения и отсутствует их взаимная интеграция в единое целое.The disadvantage of this device is the lack of reliability of the received information in the communication channels with interference, since it only uses soft or only hard circuit solutions for synchronization and there is no mutual integration into a single whole.

Цель изобретения - повышение достоверности принимаемой информации устройством кодовой цикловой синхронизации за счет увеличения вероятности установления синхронизации и, как следствие, обеспечение возможности наиболее эффективной работы его в каналах с высоким уровнем помех.The purpose of the invention is to increase the reliability of the received information by the code cyclic synchronization device by increasing the likelihood of establishing synchronization and, as a result, ensuring the possibility of its most effective operation in channels with a high level of interference.

Для достижения цели предложено устройство кодовой цикловой синхронизации с интегрированными мягкими и жесткими решениями, содержащее накопитель информации, состоящий из ОЗУ1, ОЗУ2 и схемы управления, вход которого является информационным входом устройства, схему формирования наиболее вероятных векторов ошибок, блок сумматоров, схему определения границ слов и номеров, схемы определения границ блоков, схему счета последовательности номеров и схему сборки, при этом вход признаков наименее достоверных символов устройства является объединенным входом для схемы формирования наиболее вероятных векторов ошибок и накопителя, а выход признаков наименее достоверных символов накопителя также является выходом устройства, выходы схемы формирования наиболее вероятных векторов ошибок соединены с входами блока сумматоров, другой вход блока сумматоров соединен с информационным входом устройства, который объединен с входом общей схемы определения границ слов и номеров, выходы блока сумматоров соединены с входами схем определения границ блоков, каждая из которых содержит схемы определения границ слов и номеров, схему фильтрации номеров, распределители, блоки счетчиков, блок порогового элемента и схему жесткого определения границ блоков, каждая схема определения границ слов и номеров содержит узел обнаружения ошибок, блок дешифраторов и блок сумматоров по модулю два, при этом каждый узел обнаружения ошибок выполнен в виде двух последовательно соединенных фильтров Хаффмена и регистра синдрома, причем каждый фильтр Хаффмена состоит из последовательно соединенных регистра и сумматора по модулю два, выход сумматора второго фильтра Хаффмена соединен с входом регистра синдрома, выход регистра синдрома является выходом узла обнаружения ошибок и соединен с входом блока дешифраторов, один выход которого соединен с одним из входов распределителей, а другой выход блока дешифраторов соединен с входом сумматора по модулю два, другой вход которого соединен с выходом второго фильтра Хаффмена, выход блока сумматоров, является выходом схемы определения границ слов и номеров, выход общей схемы определения границ слов и номеров соединен с одним из входов блоков счетчиков, с входом схем фильтрации номеров, с входом схем жесткого определения границ блоков и с входом схемы счета последовательности номеров, выходы схем определения границ слов и номеров, содержащихся в схемах определения границ блоков, соединены с одним из входов счетчиков и с входом схемы фильтрации номеров, другие входы блока счетчиков соединены с выходами распределителей, а одни из входов распределителей соединены с выходами блоков дешифраторов, выходы блоков счетчиков соединены с входами блоков пороговых элементов, при этом схема счета последовательности номеров содержит блок регистров, сумматор номеров, схему сравнения номеров, схему отбора, коммутатор счета, схему регистров счета, полный сумматор и схему определения последовательности, входы блока регистров и схемы сравнения объединены и являются входом схемы счета последовательности номеров, выход блока регистров соединен с входом сумматора номеров, на другой вход сумматора номеров поступает уровень лог.1, выход сумматора номеров соединен с входом схемы сравнения номеров, выход которой соединен с входом схемы отбора, а другой вход схемы отбора и вход коммутатора счета соединен с выходом полного сумматора, выход схемы отбора соединен с входом коммутатор счета, выход коммутатор счета соединен с входом схемы регистров счета, выход которой соединен с одним из входов полного сумматора, а другой вход полного сумматора соединен с уровнем лог.1, выход полного сумматора соединен с входом схемы определения последовательности, выход которой является выходом схемы счета последовательности номеров и соединен с одним из входов схемы определения границ блоков, которые объединены и подключены к одним из входов коммутаторов и схем распределителей, содержащихся в схемах жесткого определения границ блоков, при этом каждая схема жесткого определения границ блоков содержит коммутатор, фильтр, схему распределителя, схему счетчиков, пороговый элемент, а выход коммутатора соединен с входом фильтра и одним из входов схемы счетчиков, выход фильтра соединен с одним из входов схемы распределителя, выход которого соединен с входом схемы счетчиков, а выход схемы счетчиков соединен с входом порогового элемента, при этом выходы накопителя являются выходом признаков наименее достоверных символов и информационным выходом устройства. Новым является то, что в устройство введены общие блоки порогового элемента для мягких и жестких решений и сборки, при этом один из входов общего блока порогового элемента схемы определения границ слов и номеров соединен с выходами блоков счетчиков для мягких решений, а другой вход общего блока порогового элемента соединен с выходом схемы счетчиков в схеме жесткого определения границ блоков, выход общего блока порогового элемента соединен с одним из входов сборки, а другой вход сборки соединен с выходом порогового элемента в схеме жесткого определения границ блоков, а выходы сборок соединены с входами схемы сборки, выход которой является выходом устройства для формирования сигналов об окончании каждого блока информации.To achieve the goal, a cyclic synchronization device with integrated soft and hard solutions is proposed, containing an information storage device consisting of RAM1, RAM2 and a control circuit, the input of which is the information input of the device, a circuit for generating the most probable error vectors, a block of adders, a scheme for determining word boundaries and numbers, schemes for determining the boundaries of blocks, a scheme for calculating the sequence of numbers and an assembly scheme, while the input of signs of the least reliable characters of the device is a combination of an input for the most probable error vectors and drive generation circuit, and the output of the least reliable drive symbols is also a device output, the outputs of the most probable error vectors generation circuit are connected to the inputs of the adder block, the other input of the adder block is connected to the information input of the device, which is combined with the input of the general circuit for determining the boundaries of words and numbers, the outputs of the adder block are connected to the inputs of the circuits for determining the boundaries of blocks, each of which contains circuits of definitions of word and number boundaries, number filtering scheme, distributors, counter blocks, threshold element block and hard block boundaries determination scheme, each word and number boundary determination scheme contains an error detection unit, a decoder unit and an adder unit modulo two, each node error detection is made in the form of two series-connected Huffman filters and a syndrome register, with each Huffman filter consisting of series-connected register and adder modulo two, the output is total and the second Huffman filter is connected to the input of the syndrome register, the output of the syndrome register is the output of the error detection unit and connected to the input of the decoder unit, one output of which is connected to one of the distributor inputs, and the other decoder unit output is connected to the adder modulo two, the other input which is connected to the output of the second Huffman filter, the output of the adder block is the output of the word and number boundary determination circuit, the output of the general word and number boundary determination circuit is connected to one of the inputs of the block in the counters, with the input of the number filtering circuits, with the input of the hard block boundary determination circuits and with the input of the sequence counting number circuit, the outputs of the word and number boundary circuits contained in the block border determination circuits are connected to one of the counter inputs and to the filter circuit input numbers, other inputs of the block of meters are connected to the outputs of the distributors, and one of the inputs of the valves are connected to the outputs of the blocks of decoders, the outputs of the blocks of meters are connected to the inputs of the blocks of threshold elements, the sequence diagram of the sequence number plate contains a block of registers, an adder of numbers, a circuit for comparing numbers, a selection circuit, an account switch, a circuit of register registers, a full adder and a circuit for determining sequences, inputs of a block of registers and a circuit for combining are combined and are an input of a circuit for counting a sequence of numbers, the output of a block of registers connected to the input of the number adder, the log.1 level is input to another input of the number adder, the output of the number adder is connected to the input of the number comparison circuit, the output of which is connected to the input m of the selection circuit, and the other input of the selection circuit and the input of the switch account connected to the output of the full adder, the output of the selection circuit connected to the input of the account switch, the output of the switch account connected to the input of the register register circuit, the output of which is connected to one of the inputs of the full adder, and the other the input of the full adder is connected to the log level 1, the output of the full adder is connected to the input of the sequence determination circuit, the output of which is the output of the sequence counting circuit of numbers and connected to one of the inputs of the gra there are units that are combined and connected to one of the inputs of the switches and distributor circuits contained in the hard block boundary determination schemes, each hard block boundary determination circuit contains a switch, a filter, a distributor circuit, counters circuit, a threshold element, and the switch output is connected with the filter input and one of the inputs of the meter circuit, the filter output is connected to one of the inputs of the distributor circuit, the output of which is connected to the input of the meter circuit, and the output of the meter circuit is connected to the threshold input Vågå element, wherein the accumulator outputs are the output characteristics of the least reliable symbols and the data output device. What is new is that common blocks of the threshold element for soft and hard decisions and assembly are introduced into the device, while one of the inputs of the common block of the threshold element of the word and number boundary determination circuit is connected to the outputs of the counter blocks for soft decisions, and the other input of the common threshold block the element is connected to the output of the counter circuit in the hard definition of block boundaries, the output of the common block of the threshold element is connected to one of the inputs of the assembly, and the other input of the assembly is connected to the output of the threshold element in the circuit to determine the boundaries of the blocks, and the outputs of the assemblies are connected to the inputs of the assembly circuit, the output of which is the output of the device for generating signals about the end of each block of information.

В предлагаемом устройстве мягкие и жесткие решения интегрированы введением их общих пороговых элементов. На чертеже приведена структурная схема предлагаемого устройства.In the proposed device, soft and hard solutions are integrated by the introduction of their common threshold elements. The drawing shows a structural diagram of the proposed device.

Устройство кодовой цикловой синхронизации с интегрированными мягкими и жесткими решениями содержит накопитель информации 1, состоящий из схемы управления 2, ОЗУ1 3, и ОЗУ2 4, схему формирования наиболее вероятных векторов ошибок 5, блок сумматоров 6, схемы определения границ блоков 7, 8, 9, схему счета последовательности номеров 10, схему сборки 11, общую схему определения границ слов и номеров 12, каждая из схем определения границ блоков состоит из схем определения границ слов и номеров 13, 14, схемы фильтрации номеров 27, распределителей 28, 30, блоков счетчиков 29, 31, блока порогового элемента 32 и схемы жесткого определения границ блоков 16, которая содержит коммутатор 33, фильтр 34, схему распределителя 35, схему счетчиков 36, пороговый элемент 37 и сборку 38, причем каждая из схем определения границ слов и номеров содержит узел обнаружения ошибок 17, блок дешифраторов 18 и блок сумматоров по модулю два 19, при этом каждый узел обнаружения ошибок 17 выполнен из двух последовательно соединенных первого фильтра Хаффмена 20 и второго фильтра Хаффмена 21 и регистра синдрома 22, причем первый фильтр Хаффмена 20 состоит из регистра 23 и сумматора по модулю два 24, а второй фильтр Хаффмена 21 состоит из регистра 25 и сумматора по модулю два 26, при этом схема счета последовательности номеров 10 содержит блок регистров 39, сумматор номеров 40, схему сравнения номеров 41, схему отбора 42, коммутатор счета 43, схему регистров счета 44, полный сумматор 45, схему определения последовательности 46.The code cyclic synchronization device with integrated soft and hard solutions contains an information storage device 1, consisting of a control circuit 2, RAM 1 3, and RAM 2 4, a circuit for generating the most probable error vectors 5, a block of adders 6, a circuit for determining the boundaries of blocks 7, 8, 9, sequence counting scheme of numbers 10, assembly scheme 11, general scheme for determining the boundaries of words and numbers 12, each of the schemes for determining the boundaries of blocks consists of schemes for determining the boundaries of words and numbers 13, 14, filtering schemes for numbers 27, distributors 28, 30, blocks with counters 29, 31, a block of a threshold element 32 and a hard boundary determination circuit of blocks 16, which contains a switch 33, a filter 34, a distributor circuit 35, a counter circuit 36, a threshold element 37 and an assembly 38, each of which contains word and number boundary determination schemes an error detection unit 17, a decoder unit 18 and an adder unit modulo two 19, wherein each error detection unit 17 is made of two serially connected first Huffman filters 20 and a second Huffman filter 21 and a syndrome register 22, the first Huffman filter 2 0 consists of a register 23 and an adder modulo two 24, and the second Huffman filter 21 consists of a register 25 and an adder modulo two 26, while the counting sequence of numbers 10 contains a block of registers 39, an adder of numbers 40, a comparison circuit of numbers 41, a diagram selection 42, account switch 43, account register circuit 44, total adder 45, sequence determination circuit 46.

Устройство работает следующим образом.The device operates as follows.

На передающей стороне в качестве выходной информации формируется последовательность c₁⊕c_2i⊕c_3n, представляющая собой поразрядную сумму по модулю два трех последовательностей: последовательности внутренних двоичных кодов каскадного кода c₁, синхронизирующей двоичной последовательности c_2i=c₂₁c₂₂c₂₃… c_2n и последовательности c_3n=c₃c₃c₃… c₃, нарушающей циклические свойства исходного кода и состоящей из повторяющихся циклических последовательностей, где n - число слов кода Боуза-Чоудхури-Хоквингема (БЧХ), c_2i - синхронизирующая последовательность для i-го слова БЧХ.On the transmitting side, the sequence c ₁ ⊕c _2i ⊕c _3n is formed as the output information, which is a bitwise sum modulo two three sequences: sequences of internal binary codes of the cascade code c ₁ , synchronizing binary sequence c _2i = c ₂₁ c ₂₂ c ₂₃ ... c _2n and _3n sequences c = c ₃ c ₃ c ₃ ... c ₃ violating cyclic properties source and consisting of a repeating cyclic sequence, where n - the number of code words to a Bose-Chaudhuri-Hocquenghem (BCH), c _2i - synchronization sequence elnost for the i-th word BCH.

Для получения последовательности c₁ на передающей стороне исходная информация объемом k m-ичных (m>1) символов кодируется m-ичным помехоустойчивым кодом, например, m-ичным помехоустойчивым кодом Рида-Соломона (PC). Код PC является внешним кодом или кодом первой ступени помехоустойчивого каскадного кода.To obtain the sequence c ₁ on the transmitting side, the initial information of k m-ary (m> 1) characters is encoded with an m-ary noise-resistant code, for example, an m-ary noise-resistant Reed-Solomon code (PC). The PC code is an external code or the code of the first stage of the error-correcting cascading code.

В результате такого кодирования исходной информации получают блок из слов кода PC (n,k), информационная длина которого k равна слову PC, a блоковая - n символов.As a result of this encoding of the source information, a block is obtained from the words of the code PC (n, k), the information length of which k is equal to the word PC, and the block length is n characters.

Далее блок информации, состоящий из слов PC, кодируется двоичным кодом, например двоичным кодом БЧХ с проверочным многочленом h₁(x). Код БЧХ является внутренним кодом или кодом второй ступени помехоустойчивого каскадного кода. Слово кода БЧХ имеет следующие параметры: n₁ - блоковая длина кода, k₁ - информационная длина кода. В результате кодирования блока из слов PC кодом БЧХ получают блок из n двоичных слов кода БЧХ (n₁,k₁), представляющих собой последовательность c₁.Further, the information block consisting of the words PC is encoded with a binary code, for example, a BCH binary code with a verification polynomial h ₁ (x). The BCH code is an internal code or a second-stage code of a noise-free cascading code. The BCH code word has the following parameters: n ₁ - block code length, k ₁ - information code length. As a result of encoding a block of words PC with the BCH code, a block of n binary words of the BCH code (n ₁ , k ₁ ) is obtained, which is a sequence c ₁ .

Далее слова кода БЧХ суммируются по модулю два с синхронизирующей последовательностью c_2i. В качестве синхронизирующей последовательности выбирают двоичный код с блоковой длиной n₁ и информационной длиной k₂, например код Рида-Маллера (РМ) первого порядка (последовательность максимального периода) с проверочным многочленом h₂(x). Информационная длина k₂ кода РМ соответствует двоичной записи номеров слов БЧХ. Между номерами слов БЧХ в каскадном коде и информационной частью синхронизирующей последовательности устанавливается взаимно однозначное соответствие. Первое слово БЧХ суммируется по модулю два с последовательностью, полученной в результате кодирования двоичной записи первого номера слова БЧХ кодом РМ, второе слово БЧХ суммируется по модулю два с последовательностью, полученной в результате кодирования двоичной записи второго номера слова БЧХ кодом РМ и так далее. Такая операция суммирования выполняется со всеми словами кода БЧХ. Если проверочные многочлены h₁(x) и h₂(x) суммируемых кодов БЧХ и РМ взаимно просты и являются делителями двучлена xⁿ¹+1, в результате суммирования будет получено n слов циклического кода БЧХ с длиной n₁ и информационной длиной k₁+k₂. Этот код будет корректировать ошибки, число которыхFurther, the words of the BCH code are summed modulo two with a synchronizing sequence c _2i . As a synchronizing sequence, a binary code with a block length n ₁ and an information length k _{2 is} selected, for example, a first-order Reed-Muller (PM) code (sequence of maximum period) with a verification polynomial h ₂ (x). The information length k ₂ of the PM code corresponds to the binary notation of the word numbers of the BCH. A one-to-one correspondence is established between the numbers of the BCH words in the cascade code and the information part of the synchronizing sequence. The first BCH word is summed modulo two with the sequence obtained by encoding the binary record of the first BCH word number with the PM code, the second BCH word is summed modulo two with the sequence obtained by encoding the binary record of the second BCH word with the PM code and so on. Such a summing operation is performed with all the words of the BCH code. If the test polynomials h ₁ (x) and h ₂ (x) of the summed BCH and PM codes are coprime and are divisors of the binomial x ⁿ¹ +1, the summation will result in n words of a cyclic BCH code with length n ₁ and information length k ₁ + k ₂ . This code will correct errors, the number of which

e≤r/log₂(n₁+1),e≤r / log ₂ (n ₁ +1),

где r=n₁-k₁-k₂ - число проверочных символов кода.where r = n ₁ -k ₁ -k ₂ is the number of verification characters of the code.

Третья последовательность c₃, с которой суммируются слова БЧХ, будет постоянной последовательностью длиной n₁ бит для всех слов. Такой последовательностью может быть любая последовательность, не являющаяся кодовым словом кода БЧХ, например последовательность 10000…000.The third sequence c ₃ , with which the BCH words are summed, will be a constant sequence of length n ₁ bits for all words. Such a sequence can be any sequence that is not a code word of the BCH code, for example, a sequence of 10000 ... 000.

В реальных каналах возможны помехи, которые можно рассматривать как последовательность с₄, наличие единиц в которой соответствует размещению ошибок в словах. Для безошибочных слов последовательность с₄ содержит только нули.In real channels, interference is possible, which can be considered as a sequence with ₄ , the presence of units in which corresponds to the placement of errors in words. For error-free words, the sequence with ₄ contains only zeros.

Информация в виде последовательности c₁⊕c_2i⊕c_3n⊕c₄, сформированной из четырех последовательностей, поступает на информационный вход устройства кодовой цикловой синхронизации. Эта последовательность записывается в накопитель информации 1 и одновременно поступает на один из входов блока сумматоров 6. Блок сумматоров 6 состоит из параллельных двухвходовых сумматоров по модулю два, один из входов каждого двухвходового сумматора по модулю два соединен с информационным входом устройства, а на другой вход двухвходовых сумматоров по модулю два поступает соответствующий вектор ошибок с выходов схемы формирования наиболее вероятных векторов ошибок 5. Выходы двухвходовых сумматоров по модулю два являются выходами блока сумматоров 6, на которых формируются кодовые слова с мягкими решениями. Схема формирования наиболее вероятных ошибок 5 содержит распределитель на длину слова БЧХ на основе счетчика Джонсона. Пример реализации варианта распределителя на основе счетчика Джонсона приведен в источнике [В.Л.Шило. Популярные цифровые микросхемы. Справочник. Москва. Металлургия, 1988, стр.240, рис.2.40]. Таким образом, интервал между импульсами на одном из выходов распределителя на основе счетчика Джонсона соответствует границам слов БЧХ. На вход схемы формирования наиболее вероятных векторов ошибок 5, являющийся одним их входов устройства, поступает сигнал в виде логической «1» на позициях наиболее недостоверных символов, а на остальных позициях - в виде логического «0».Information in the form of a sequence c ₁ ⊕c _2i ⊕c _3n ⊕c ₄ , formed of four sequences, is fed to the information input of the code cyclic synchronization device. This sequence is recorded in the information storage device 1 and simultaneously arrives at one of the inputs of the adder block 6. The adder block 6 consists of parallel two-input adders modulo two, one of the inputs of each two-input adder modulo two is connected to the information input of the device, and the other input is two-input modulo two adders receives the corresponding error vector from the outputs of the most probable error vector generation circuit 5. The modulo two two-input adders outputs are outputs of the block like adders 6, on which code words with soft decisions are formed. The most probable error generation scheme 5 contains a BCH frequency word spreader based on a Johnson counter. An example of the implementation of the distributor variant based on the Johnson counter is given in the source [V.L.Shilo. Popular digital circuits. Directory. Moscow. Metallurgy, 1988, p. 240, fig. 2.40]. Thus, the interval between pulses at one of the outputs of the distributor based on the Johnson counter corresponds to the word boundaries of the BCH. The input of the most probable error vector formation circuit 5, which is one of the device inputs, receives a signal in the form of a logical “1” at the positions of the most unreliable characters, and at the remaining positions, in the form of a logical “0”.

Вектор ошибок формируется в соответствии с известным алгоритмом Чейза, метод 2 [Кларк Дж., мл., Кейн Дж. Кодирование с исправлением ошибок в системах цифровой связи. М.: Радио и связь, 1987 г., стр.161]. В данном алгоритме всевозможные комбинации векторов формируются на [d/2] позициях наименее достоверных символов, где d - минимальное кодовое расстояние. Для кодового слова БЧХ (31, 16) значение [d/2] равно трем. Если слово БЧХ содержит более трех наименее достоверных символов, то для данного устройства векторы ошибок формируются только для первых трех позиций, а значения остальных символов остаются исходными. Для формирования векторов ошибок надо знать позиции наименее достоверных символов в слове БЧХ, для чего устройство должно определять границы слов БЧХ. Возможные границы слов БЧХ определяются импульсами на выходах распределителя на основе счетчика Джонсона схемы формирования наиболее вероятных векторов ошибок 5. В рамках границ слов БЧХ на позициях наименее достоверных символов можно сформировать соответствующие варианты векторов ошибок, например, схемой, состоящей из четырех D-триггеров сдвигового регистра и комбинаторной логики. При поступлении наименее достоверного символа в первый D-триггер записывается логическая «1», которая затем продвигается на выход этого регистра с приходом каждого нового наименее достоверного символа. Таким образом, положение и количество наименее достоверных символов в слове фиксируется состоянием регистра, значение которого можно использовать для разрешения или запрета логической «1» в сигнале наиболее недостоверных символов, поступившем в устройство, и, соответственно, формировать векторы ошибок. Импульс, определяющий границу слова БЧХ, и сигнал начальной установки сбрасывают D-триггеры сдвигового регистра в исходное нулевое состояние. Варианты векторов ошибок с выходов схемы формирования наиболее вероятных векторов ошибок 5 поступают на входы блока сумматоров 6, где складываются по модулю два с принимаемой информацией, и с выходов блока сумматоров 6 приходят на входы схемы определения границы блока 7.The error vector is formed in accordance with the well-known Chase algorithm, method 2 [Clark J., Jr., Kane J. Coding with error correction in digital communication systems. M .: Radio and communications, 1987, p. 161]. In this algorithm, all kinds of combinations of vectors are formed at the [d / 2] positions of the least reliable characters, where d is the minimum code distance. For the BCH codeword (31, 16), the value of [d / 2] is three. If the word BCH contains more than three least reliable characters, then for this device error vectors are generated only for the first three positions, and the values of the remaining characters remain the same. To form error vectors, you need to know the position of the least reliable characters in the BCH word, for which the device must determine the boundaries of the BCH words. Possible BCH word boundaries are determined by the pulses at the outputs of the distributor based on the Johnson counter of the scheme for generating the most probable error vectors 5. Within the boundaries of the BCH words at the positions of the least reliable symbols, corresponding variants of error vectors can be generated, for example, by a circuit consisting of four D-triggers of the shift register and combinatorial logic. When the least reliable symbol arrives, the logical “1” is written to the first D-trigger, which then advances to the output of this register with the arrival of each new least reliable symbol. Thus, the position and number of the least reliable characters in the word is fixed by the state of the register, the value of which can be used to enable or disable the logical “1” in the signal of the most invalid characters received in the device, and, accordingly, generate error vectors. The impulse that defines the BCH word boundary and the initial setting signal reset the D-triggers of the shift register to the initial zero state. Variants of error vectors from the outputs of the scheme for generating the most probable error vectors 5 go to the inputs of the adder block 6, where they are added modulo two with the received information, and from the outputs of the adder block 6 go to the inputs of the boundary definition circuit of block 7.

В накопителе информации 1 последовательность и признаки наименее достоверных символов записываются в одно из двух ОЗУ, пока схемой сборки 11 не будет определен конец блока слов БЧХ, после чего схема управления накопителя начнет запись в другое ОЗУ последующей информации, а из предыдущего ОЗУ начнет считывание информации для дальнейших операций ее обработки и декодирования. Использование накопителя информации 1, содержащего два ОЗУ, позволяет применить конвейерный способ обработки информации, обеспечив одновременную запись и считывание информации из накопителя информации 1, что повышает быстродействие устройства.In the information storage device 1, the sequence and signs of the least reliable characters are recorded in one of the two RAMs until the end of the block of BCH words is determined by the assembly circuit 11, after which the drive control circuit starts writing further information to another RAM, and starts reading information from the previous RAM for further operations of its processing and decoding. The use of information storage device 1, containing two RAM, allows you to apply the pipelined method of processing information, ensuring the simultaneous recording and reading of information from information storage device 1, which increases the speed of the device.

В фильтрах Хаффмена 20, 21 последовательность умножается на проверочные многочлены кодов БЧХ и РМ h₁(x) и h₂(x). Таким образом, в первом фильтре Хаффмена 20 вычисляется синдром слова кода БЧХ последовательности c₁, а во втором фильтре Хаффмена 21 - синдром кода РМ последовательности c_2i.In Huffman filters 20, 21, the sequence is multiplied by verification polynomials of the BCH and PM codes h ₁ (x) and h ₂ (x). Thus, in the first Huffman filter 20, the word syndrome of the BCH code of the sequence c _{1 is} calculated, and in the second Huffman filter 21, the syndrome of the PM code of the sequence c _{2i is calculated} .

Для безошибочного слова синдром кода равен нулю, и в регистре синдрома 22 будет записана комбинация d₀, соответствующая преобразованной в фильтрах Хаффмена 20 и 21 последовательности c₃.For an error-free word, the code syndrome is equal to zero, and the combination d ₀ corresponding to the sequence c ₃ transformed in the Huffman filters 20 and 21 will be recorded in the syndrome 22 register.

Для слов с ошибками, исправление которых возможно в пределах корректирующей способности кода, в регистре синдрома 22 будет записана комбинация из некоторого множества {d_i}, соответствующая преобразованной в фильтрах Хаффмена 20 и 21 последовательности c₃⊕c₄ и однозначно определяющая комбинацию ошибок. Жесткое декодирование принятой последовательности позволяет исправлять не более (d-1)/2 ошибок. Однако если в принятом слове БЧХ содержится не более (d-1) ошибок и при мягких решениях с помощью [d/2] вариантов векторов ошибок удалось исправить [d/2] ошибок, то остальные ошибки исправит жесткий декодер, а в результате может исправиться (d-1) ошибка, что превышает в два раза число ошибок, которое исправляет жесткий декодер. Таким образом, предлагаемое устройство может осуществлять синхронизацию и по словам кода БЧХ, содержащим ошибки за пределами корректирующей способности последовательности.For words with errors, the correction of which is possible within the corrective ability of the code, a combination of some set {d _i } corresponding to the sequence c ₃ ⊕c ₄ transformed in Huffman filters 20 and unambiguously defining a combination of errors will be recorded in syndrome 22 register. Hard decoding of the received sequence allows correcting no more than (d-1) / 2 errors. However, if the adopted BCH word contains no more than (d-1) errors and, using soft solutions using [d / 2] variants of error vectors, it was possible to fix [d / 2] errors, then the remaining errors will be corrected by a hard decoder, and as a result, it may be corrected (d-1) error, which is twice the number of errors that the hard decoder corrects. Thus, the proposed device can synchronize and according to the BCH code containing errors beyond the corrective ability of the sequence.

Блок дешифраторов 18 при обнаружении в регистре синдрома 22 комбинации d₀ или комбинации из множества {d_i} выдает на вход блока сумматоров по модулю два 19 соответствующие комбинации для исправления ошибок.The block of decoders 18 when a combination of d ₀ or a combination of the set {d _i } is detected in the register of syndrome 22 gives modulo two 19 corresponding combinations to the error block input to the adder block.

В этот момент в регистре 25 второго фильтра Хаффмена 21 находится двоичная комбинация номеров, однозначно соответствующая последовательности c_2i, поскольку последовательность c₁ снимается первым фильтром Хаффмена 20, а последовательность c₃ является постоянной.At this point, in the register 25 of the second Huffman filter 21, there is a binary combination of numbers that uniquely corresponds to the sequence c _2i , since the sequence c ₁ is removed by the first Huffman filter 20, and the sequence c ₃ is constant.

Эта двоичная комбинация номеров с выхода регистра 25 подается на другой вход блока сумматоров по модулю два 19. В блоке сумматоров по модулю два 19 осуществляется коррекция разрядов рассматриваемой комбинации номеров так, чтобы на его выходе была двоичная комбинация, соответствующая предполагаемому истинному номеру слова кода БЧХ. Комбинации синдрома, которые распознаются блоком дешифраторов 20, получают путем вычисления синдрома для каждой из возможных комбинаций ошибок. Пример построения блока дешифраторов 20 представлен в источнике [Кларк Дж., мл., Кейн Дж. Кодирование с исправлением ошибок в системах цифровой связи: пер. с англ. - М.: Радио и связь, 1987, с.96-101].This binary combination of numbers from the output of register 25 is supplied to another input of the adder block modulo two 19. In the adder block modulo two 19, the bits of the considered combination of numbers are corrected so that its output contains a binary combination corresponding to the assumed true word number of the BCH code. Combinations of the syndrome that are recognized by the decoder unit 20 are obtained by calculating the syndrome for each of the possible combinations of errors. An example of constructing a block of decoders 20 is presented in the source [Clark J., Jr., Kane J. Coding with error correction in digital communication systems: trans. from English - M .: Radio and communications, 1987, p.96-101].

Для слов кода БЧХ (31, 21) вычисляются синдромы для однозначной коррекции их номеров до двух ошибок в слове. Откорректированные номера слова кода БЧХ с выхода блока сумматоров по модулю два 19 поступают на вход схемы фильтрации номеров 27. На вход схемы фильтрации могут поступить одновременно восемь номеров, которые надо сравнить между собой, и для несовпадающих номеров их значения подаются на соответствующие входы блока счетчиков 29, 31. Если все восемь вариантов номеров различные, то они соответственно записываются на восемь входов блока счетчиков. Схема фильтрации номеров сравнивает первый номер с остальными и для совпадающих номеров блокируется их запись в блок счетчиков, а в блок счетчиков поступает только первый номер. Одновременно второй номер сравнивается с остальными номерами, и совпадающие номера с вторым номером также блокируются для прохождения в блок счетчиков, и если второй номер не совпадает с первым номером, то второй номер также проходит на вход блока счетчиков. Одновременно аналогично сравниваются по порядку последующие номера, и только различные из них поступают в блок счетчиков. Вариант схемы фильтрации номеров приведен в источнике [Ромачева И.А., Третьяков А.В., Трушин С.А. Устройство цикловой синхронизации с мягкими решениями. Труды IX Российской научно-технической конференции «Новые информационные технологии в системах связи и управления». Калуга. 2010. С.334-335].For words of the BCH code (31, 21), syndromes are computed to uniquely correct their numbers to two errors in the word. The adjusted BCH code word numbers from the output of the adder block modulo two 19 are fed to the input of the number filtering circuit 27. At the input of the filtering circuit, eight numbers can be received simultaneously, which must be compared with each other, and for mismatched numbers, their values are fed to the corresponding inputs of the counter block 29 , 31. If all eight variants of numbers are different, then they are respectively recorded on eight inputs of the block of counters. The number filtering scheme compares the first number with the others and, for matching numbers, their recording is blocked in the counter block, and only the first number enters the counter block. At the same time, the second number is compared with other numbers, and coincident numbers with the second number are also blocked for passage to the counter block, and if the second number does not coincide with the first number, then the second number also goes to the input of the counter block. At the same time, subsequent numbers are likewise compared in order, and only various of them enter the counter block. A variant of the filtering scheme of numbers is given in the source [I. Romacheva, A. Tretyakov, S. Trushin. Cycling device with soft solutions. Proceedings of the IX Russian Scientific and Technical Conference "New Information Technologies in Communication and Control Systems". Kaluga. 2010. S.334-335].

Синхроимпульс с выхода блока дешифраторов 18 поступает на вход распределителя 28. С целью сокращения записи номеров трансформированных слов каждый синхроимпульс получает соответствующий разрешающий строб 1 - строб 31, фиксирующий границу слова, с выходов схемы формирования наиболее вероятных векторов ошибок 5, соединения которых на рисунке полностью не показаны. Для максимального числа комбинаций многовариантного номера, который возможен при мягких решениях, каждый распределитель 28, 31 должен содержать соответствующее количество подраспределителей.The clock pulse from the output of the block of decoders 18 is fed to the input of the distributor 28. In order to reduce the recording of the numbers of transformed words, each clock pulse receives a corresponding resolving gate 1 — strobe 31, which fixes the word boundary, from the outputs of the most probable error vector generation circuit 5, the connections of which in the figure are not completely are shown. For the maximum number of combinations of a multivariate number, which is possible with soft solutions, each distributor 28, 31 should contain the corresponding number of distributors.

Схема каждого подраспределителя может быть построена, например, на основе D-триггера. В исходном состоянии все Q-выходы последовательно соединенных D-триггеров подраспределителя находятся в состоянии логического «0». При поступлении тактового сигнала подраспределителя на Q-выходе первого D-триггера формируется уровень логической «1», который через двухвходовую схему ИЛИ поступает на D-вход второго D-триггера и вход двухвходовой схемы И, второй вход которой соединен с выходом следующей схемы ИЛИ, один вход которой соединен с Q-выходом второго D-триггера. На вторые входы каждой схемы ИЛИ могут поступать сигналы логической «1», запрещающие запись новых значений номеров в соответствующие синхронизированные счетчики блока счетчиков 29, 31 и их перезапуск. Выход схемы И соединен с D-входом следующего D-триггера и входом следующей двухвходовой схемы И. После двухвходовых схем ИЛИ первого и последнего D-триггеров схемы подраспределителя двухвходовые схемы И отсутствуют.The scheme of each distributor can be constructed, for example, based on a D-trigger. In the initial state, all Q-outputs of the sequentially connected D-triggers of the distributor are in the logical “0” state. When the distributor clock signal arrives at the Q-output of the first D-trigger, the logical level “1” is formed, which through a two-input OR circuit enters the D-input of the second D-trigger and the input of the two-input AND circuit, the second input of which is connected to the output of the next OR circuit, one input of which is connected to the Q-output of the second D-trigger. Logic “1” signals can be sent to the second inputs of each OR circuit, prohibiting the recording of new number values in the corresponding synchronized counters of the counter block 29, 31 and their restart. The output of the AND circuit is connected to the D-input of the next D-trigger and the input of the next two-input circuit I. After the two-input OR circuits of the first and last D-triggers of the distributor circuit, there are no two-input AND circuits.

С каждым тактовым сигналом подраспределителя происходит продвижение уровня логической «1» к Q-выходу последнего D-триггера. Когда все Q-выходы D-триггеров установятся в состояние логической «1», происходит общий сброс всех Q-выходов D-триггеров в состояние логического «0».With each clock signal of the distributor, the logic level “1” advances to the Q-output of the last D-trigger. When all the Q-outputs of the D-flip-flops are set to the logical “1” state, there is a general reset of all Q-outputs of the D-flip-flops to the logical “0” state.

Второй вход каждой двухвходовой схемы ИЛИ предназначен для подачи на него уровня логической «1» для запрета формирования на выходе схемы ИЛИ перепада сигнала из логического «0» в логическую «1», разрешающего запись номеров в соответствующие счетчики в блоке счетчиков 29, 31 и запуск этих счетчиков. Схема аналогичного подраспределителя приведена в источнике [Системы и средства связи, телевидения и радиовещания, 2008, выпуск 1, 2, с.158, рис.3].The second input of each two-input OR circuit is designed to supply a logical “1” level to it to prevent the output of the OR circuit from generating a signal difference from a logical “0” to a logical “1”, which allows numbers to be recorded in the corresponding counters in the counter block 29, 31 and start these counters. A diagram of a similar distributor is given in the source [Systems and means of communication, television and radio broadcasting, 2008, issue 1, 2, p. 158, Fig. 3].

Выход распределителя 28 соединен с входом блока счетчиков 29, другие входы которого соединены с выходом схемы фильтрации номеров 27. Блок счетчиков 29 состоит из набора последовательно соединенных счетчиков двух типов. Коэффициент счета первого счетчика соответствует длине слова кода БЧХ, а второй счетчик считает количество этих слов до конца блока. Коэффициент счета этих двух счетчиков соответствует длине блока слов кода БЧХ. На тактовый вход блока счетчиков, не показанный на схеме, подается частота, соответствующая скорости приема информации из канала.The output of the distributor 28 is connected to the input of the block of counters 29, the other inputs of which are connected to the output of the filtering circuit of numbers 27. The block of counters 29 consists of a set of series-connected counters of two types. The counting coefficient of the first counter corresponds to the word length of the BCH code, and the second counter counts the number of these words to the end of the block. The counting coefficient of these two counters corresponds to the length of the block of words of the BCH code. At the clock input of the counter block, not shown in the diagram, a frequency corresponding to the speed of receiving information from the channel is supplied.

Блок счетчиков 29 работает следующим образом. По сигналу с выхода распределителя 28 с выхода схемы фильтрации номеров 27 во второй счетчик блока счетчиков 29 происходит запись номера этого слова кода БЧХ и одновременный запуск его первого счетчика. Когда первый счетчик досчитывает до конца, что соответствует длине слова кода БЧХ, формируется тактовый сигнал для второго счетчика и его значение увеличивается на единицу. Момент, когда второй счетчик досчитывает до конца, должен соответствовать нахождению конца блока слов кода БЧХ. Однако существует вероятность приема ложных слов кода БЧХ, то есть трансформированных слов, особенно в каналах с высоким уровнем помех. При запуске счетчиков трансформированным словом конец счета не будет соответствовать истинному концу блока слов кода БЧХ. Поэтому количество счетчиков в блоке счетчиков 29 должно рассчитываться с учетом возможного приема трансформированных слов. Учитывая, что вероятность трансформированных слов на несколько порядков меньше вероятности истинных слов и используется 31 вариант синхронизации для каждого слова в предлагаемом устройстве, то минимальное число счетчиков в каждом блоке счетчиков 8L, где L - пороговое значение числа слов для синхронизации блока.Block counters 29 operates as follows. The signal from the output of the distributor 28 from the output of the filtering circuit of numbers 27 to the second counter of the block of counters 29 records the number of this word of the BCH code and simultaneously starts its first counter. When the first counter counts to the end, which corresponds to the word length of the BCH code, a clock signal is generated for the second counter and its value increases by one. The moment when the second counter counts to the end should correspond to finding the end of the block of words of the BCH code. However, there is a possibility of receiving false words of the BCH code, that is, transformed words, especially in channels with a high level of interference. When starting the counters with a transformed word, the end of the count will not correspond to the true end of the block of words of the BCH code. Therefore, the number of counters in the block of counters 29 should be calculated taking into account the possible reception of the transformed words. Given that the probability of transformed words is several orders of magnitude lower than the probability of true words and 31 synchronization options are used for each word in the proposed device, the minimum number of counters in each block of counters is 8L, where L is the threshold value of the number of words for block synchronization.

Для уменьшения вероятности перезапуска счетчиков трансформированными словами при сохранении достоверности приема в предлагаемом устройстве, например, в блоке счетчиков 29 предусмотрено сравнение всех номеров счетчиков в каждом подраспределителе, а также их сравнение с номерами счетчиков всех остальных подраспределителей блока счетчиков 29. Во время синхронизации производится последовательная запись номеров в счетчики до конца длины подраспределителей, а затем для последующих записей номеров производится проверка синхронной работы счетчиков. Запись новых номеров ведется только в несинхронизированные счетчики, а в счетчики, у которых есть синхронизация между собой, запись новых номеров запрещена либо до конца их счета, либо до общего сброса всех счетчиков по концу блока или по сигналу начальной установки. В блоке счетчиков 29 на его выходах формируются сигналы об окончании блока слов кода БЧХ, которые поступают на вход блока порогового элемента 32.To reduce the likelihood of restarting the counters with transformed words while maintaining the reliability of the reception in the proposed device, for example, in the counter block 29, it is possible to compare all the counter numbers in each distributor, as well as compare them with the counter numbers of all the other distributors of the counter block 29. During synchronization, a sequential recording is made numbers in the counters to the end of the length of the distributors, and then for subsequent records of numbers the synchronous operation is checked counters. Recording of new numbers is carried out only in unsynchronized counters, and in counters that have synchronization with each other, recording of new numbers is prohibited either until the end of their count, or until the total reset of all counters at the end of the block or at the initial setting signal. In the block of counters 29 at its outputs signals are generated about the end of the block of words of the BCH code, which are input to the block of the threshold element 32.

На выходе блока порогового элемента 32 формируется истинный сигнал об окончании блока слов кода БЧХ. Характеристики мажоритарной схемы блока порогового элемента 32 выбираются таким образом, чтобы обеспечить высокую вероятность правильной цикловой синхронизации для конкретного канала. Например, для каскадного кода, внешним кодом которого является код PC (32, 16), а внутренним - код БЧХ (31, 16), число номеров равно тридцати двум, объем регистра синдрома, равный разности проверочных битов и битов в номере, соответствует десяти битам, что позволяет жестко исправлять до двух ошибок в каждом слове БЧХ (31, 21). Максимальное количество вариантов номеров для одного слова БЧХ при мягких решениях для предлагаемого устройства равно восьми, поэтому каждый распределитель содержит также восемь подраспределителей.At the output of the block of the threshold element 32, a true signal is generated about the end of the block of words of the BCH code. The characteristics of the majority circuit block of the threshold element 32 are selected in such a way as to ensure a high probability of correct cyclic synchronization for a particular channel. For example, for a cascading code whose external code is the PC code (32, 16) and the internal code is the BCH code (31, 16), the number of numbers is thirty-two, the volume of the syndrome register equal to the difference of the test bits and the bits in the number corresponds to ten bits, which allows you to hard fix up to two errors in each word BCH (31, 21). The maximum number of number options for one word of BCH with soft decisions for the proposed device is eight, so each distributor also contains eight distributors.

Для блока порогового элемента 32 предлагаемого устройства целесообразно выбрать мажоритарный элемент, который формирует сигнал об окончании блока информации при условии синхронизации шести и более счетчиков из сорока восьми, поэтому такой распределитель 28 может запустить даже при наличии трансформированных слов не более сорока восьми счетчиков.For the block of the threshold element 32 of the proposed device, it is advisable to select a majority element that generates a signal about the end of the information block provided that six or more counters out of forty-eight are synchronized, therefore, such a distributor 28 can start even in the presence of transformed words of no more than forty-eight counters.

Благодаря фильтрации номеров, стробированию запускающего импульса распределителя сигналом окончания слова, запрету записи новых номеров в синхронизированные счетчики в предлагаемом устройстве минимизируется число необходимых счетчиков в блоках счетчиков типа 29, что приводит к упрощению схемотехнического решения устройства.By filtering the numbers, strobing the trigger pulse of the distributor with a word-end signal, prohibiting the recording of new numbers in synchronized counters, the proposed device minimizes the number of necessary counters in the meter blocks of type 29, which simplifies the circuitry of the device.

При реализации декодирующего устройства важно обеспечить, чтобы вероятность правильной синхронизации устройства цикловой синхронизации была не менее вероятности правильного декодирования кода, а лучше превышала ее и была максимально близка к единице.When implementing a decoding device, it is important to ensure that the probability of correct synchronization of the cyclic synchronization device is not less than the probability of correct decoding of the code, but rather exceeds it and is as close as possible to unity.

Схема жесткого определения границ блоков 16 работает следующим образом. По сигналу с выхода схемы определения последовательности 46 коммутатор 33 подключает соответствующие комбинации вариантов номера слова кода БЧХ с выхода блока сумматоров по модулю два 19. Коммутатор 33 может подключать одно или несколько значений номеров, соответствующих коротким последовательностям. Далее фильтр 34 на своем выходе формирует сигналы разрешения только для разных номеров. Для одинаковых номеров фильтр 34 на своем выходе формирует один сигнал разрешения. Распределитель 35 записывает номера и запускает схему счетчиков 36 при совпадении трех сигналов с выходов схем 10, 5 и 34. Для максимального числа комбинаций многовариантного номера распределитель 35 должен содержать соответствующее число подраспределителей. Построение схем подраспределителей распределителей 35 и 28 идентично. Выходы схемы счетчиков 36 соединены с входами блока порогового элемента 32 и схемы порогового элемента 37. На выходе блока порогового элемента 32 формируется сигнал об окончании блока для мягких и интегрированных мягких и жестких решений. На выходе схемы порогового элемента 37 формируется сигнал об окончании блока только для жестких решений. Сигналы с выходов блока порогового элемента 32 и схемы порогового элемента 37 поступают на входы сборки 38, выход которой является выходом схемы определения границ блоков 7. Сигналы с выходов схем определения границ блоков 7, 8, 9 поступают на входы сборки 11, на выходе которой формируется сигнал об окончании блока только для жестких решений, только для мягких решений и интегрированных мягких и жестких решений.The hard definition circuit boundaries of the blocks 16 works as follows. According to the signal from the output of the sequence determination circuit 46, the switch 33 connects the corresponding combinations of variants of the word number of the BCH code from the output of the adder block modulo two 19. The switch 33 can connect one or more number values corresponding to short sequences. Next, the filter 34 at its output generates permission signals only for different numbers. For identical numbers, the filter 34 at its output generates a single enable signal. The distributor 35 records the numbers and starts the counter circuit 36 when the three signals from the outputs of the circuits 10, 5 and 34 coincide. For the maximum number of combinations of the multivariate number, the distributor 35 must contain the corresponding number of distributors. The construction of the distributor distributors 35 and 28 is identical. The outputs of the counter circuit 36 are connected to the inputs of the block of the threshold element 32 and the circuit of the threshold element 37. At the output of the block of the threshold element 32, a signal is generated about the end of the block for soft and integrated soft and hard decisions. At the output of the threshold element circuit 37, a signal is generated about the end of the block only for hard decisions. The signals from the outputs of the block of the threshold element 32 and the circuit of the threshold element 37 are fed to the inputs of the assembly 38, the output of which is the output of the circuit for determining the boundaries of the blocks 7. The signals from the outputs of the circuits for determining the boundaries of the blocks 7, 8, 9 are fed to the inputs of the assembly 11 signal about the end of the block only for hard decisions, only for soft decisions and integrated soft and hard decisions.

Схема счета последовательности номеров 10 предназначена только для жестких решений и работает следующим образом. Откорректированные номера слова кода БЧХ с выхода блока сумматоров по модулю два 19 поступают на вход блока регистров 39 и одновременно на вход схемы сравнения номеров 41 и на вход коммутатора номеров 33.The scheme of counting the sequence of numbers 10 is intended only for hard decisions and works as follows. The adjusted numbers of the word of the BCH code from the output of the adder block modulo two 19 are fed to the input of the register block 39 and simultaneously to the input of the number comparison circuit 41 and to the input of the number switch 33.

Блок регистров 39 выполнен в виде параллельных регистров сдвига, в каждый из которых записывается номер слова кода БЧХ с выхода блока сумматоров по модулю два 19. Число параллельных регистров равно числу вариантов корректирующих комбинаций для каждого номера слова БЧХ, синдром которого соответствует множеству {r_i}. Для слов БЧХ, синдромы которых соответствуют комбинации d₀ или множеству {d_i}, в каждый из параллельных регистров записывается одинаковое значение номеров.The block of registers 39 is made in the form of parallel shift registers, each of which contains the word number of the BCH code from the output of the block of adders modulo two 19. The number of parallel registers is equal to the number of variants of correcting combinations for each number of the word BCH, the syndrome of which corresponds to the set {r _i } . For BCH words whose syndromes correspond to a combination of d ₀ or the set {d _i }, the same number value is recorded in each of the parallel registers.

Длина каждого из регистров сдвига блока регистров 39 равна длине слова кода БЧХ. На тактовый вход блока регистров 39, не показанный на схеме, постоянно подается тактовая частота, совпадающая со скоростью поступления информации на вход устройства. Таким образом, записанные в блок регистров 39 номера появляются на его выходе в момент, когда новые номера следующего слова кода БЧХ появляются на входе блока регистров 39. Одновременно номера слов кода БЧХ с выхода блока регистров 39 поступают на вход полного сумматора номеров 40, в котором ко всем номерам слов кода БЧХ добавляется единица. Так как номера следующих друг за другом слов кода БЧХ отличаются на единицу, то номера слов кода БЧХ на выходе полного сумматора номеров 40 и номера слов кода БЧХ с выхода блока сумматоров по модулю два 19 должны совпадать. В схеме сравнения номеров 41 каждый из вариантов откорректированных номеров, поступающий с выхода блока сумматоров по модулю два 19, сравнивается со всеми номерами, присутствующими на выходе полного сумматора номеров 40. Выход схемы сравнения номеров 41, на который поступают все варианты сравнений входных и выходных номеров блока регистров, соединен с входом схемы отбора 42, другой вход которой соединен с выходом полного сумматора 45, с которого поступают увеличенные на единицу подсчитанные значения длины каждой из последовательностей номеров. Схема отбора 42 определяет местоположение значений счета в самых длинных последовательностях и формирует на своем выходе сигналы разрешения. Выход схемы отбора 42 соединен с управляющим входом коммутатора счета 43. На другой информационный вход коммутатора счета 43 с выхода полного сумматора 45 поступают значения счета, которые затем поступают на вход схемы отбора 42 и далее с выхода коммутатора счета 43 на вход схемы регистров счета 44 по сигналам разрешения с выхода схемы отбора 42. Число сдвиговых регистров в схеме регистров счета 44 равно числу сдвиговых регистров в блоке регистров 39.The length of each of the shift registers of the block of registers 39 is equal to the word length of the BCH code. At the clock input of the block of registers 39, not shown in the diagram, the clock frequency is constantly applied, which coincides with the speed of information received at the input of the device. Thus, the numbers recorded in the block of registers 39 appear at its output at the moment when new numbers of the next word of the BCH code appear at the input of the register block 39. At the same time, the numbers of the words of the BCH code from the output of the register block 39 go to the input of the total adder 40, in which a unit is added to all word numbers of the BCH code. Since the numbers of successive BCH code words differ by one, the numbers of BCH code words at the output of the total adder of numbers 40 and the word numbers of the BCH code from the output of the adder block modulo two 19 must coincide. In the scheme for comparing numbers 41, each of the variants of the corrected numbers coming from the output of the block of adders modulo two 19 is compared with all the numbers present at the output of the full adder of numbers 40. The output of the circuit for comparing numbers 41, which receives all the options for comparing input and output numbers block of registers, connected to the input of the selection circuit 42, the other input of which is connected to the output of the full adder 45, from which the calculated values of the length of each of the sequence numbers are increased by one at. The selection circuit 42 determines the location of the count values in the longest sequences and generates resolution signals at its output. The output of the selection circuit 42 is connected to the control input of the switch of the account 43. The account information is received from the output of the full adder 45 to another information input of the switch of the account 43, which then go to the input of the selection circuit 42 and then from the output of the switch of the account 43 to the input of the register register circuit 44 permission signals from the output of the selection circuit 42. The number of shift registers in the register register circuit 44 is equal to the number of shift registers in the register block 39.

Длина каждого из регистров сдвига схемы регистров счета 44, так же как и длина каждого из регистров блока номеров 39, равна длине слова кода БЧХ, а число разрядов слова регистров схемы регистров счета 44 соответствует записи максимального числа подсчитанных номеров в последовательности следующих подряд слов кода БЧХ.The length of each of the shift registers of the scheme of the registers of the account 44, as well as the length of each of the registers of the block of numbers 39, is equal to the word length of the BCH code, and the number of bits of the word of the registers of the register registers of the account 44 corresponds to the record of the maximum number of counted numbers in the sequence of the following words of the BCH code .

Для записи счета номеров, например, до восьми в схеме регистра счета 44 достаточно в слове регистра трех разрядов (2³=8).To record a number account, for example, up to eight in the account register scheme, 44 is sufficient in the register word of three digits (2 ³ = 8).

Каждому регистру блока регистров 39, содержащему очередной номер определенной последовательности номеров, соответствует свой регистр сдвига в схеме регистров счета 44 с записанными в него числами подсчета длины этой же последовательности.Each register of the block of registers 39, containing the next number of a certain sequence of numbers, has its own shift register in the register scheme of the account 44 with the counting numbers of the length of the same sequence recorded in it.

На входы регистров сдвига схемы регистров счета 44 для соответствующих номеров, в которых нет сравнения или которые достигли заданной максимальной длины последовательности, записываются исходные состояния. Также исходные состояния записываются в регистр сдвига схемы регистров счета 44 по начальной установке.At the inputs of the shift registers of the register register circuit 44 for the corresponding numbers, in which there is no comparison or which have reached the specified maximum sequence length, the initial states are recorded. Also, the initial state is recorded in the shift register of the register register circuit 44 upon initial installation.

Схема регистров счета 44 считает количество совпадений номеров в схеме сравнения номеров 41 для следующих подряд слов кода БЧХ. При равенстве числа совпадений заданному пороговому значению на выходе схемы определения последовательности заданной длины 46 схемы счета последовательности номеров 10 формируется сигнал переноса, который свидетельствует о высокой достоверности принятой комбинации номеров. Вариант структурной схемы, определяющей заданную последовательность номеров для фиксации истинных номеров, приведен в источнике [Устройство помехоустойчивого кодирования цифровой информации для работы в каналах с вероятностью ошибки до 10^-1. Труды VI Российской научно-технической конференции «Новые информационные технологии в системах связи и управления», 15-16 мая 2007 г., Калуга, с.289-296].The register register scheme 44 counts the number of coincidence of numbers in the number comparison scheme 41 for the next successive words of the BCH code. If the number of matches is equal to a given threshold value, a transfer signal is generated at the output of the sequence determination circuit 46 of the given length 46 of the sequence diagram of the sequence of numbers 10, which indicates a high reliability of the received combination of numbers. A variant of the structural diagram defining a given sequence of numbers for fixing the true numbers is given in the source [The device of noise-resistant coding of digital information for working in channels with an error probability of up to 10 ^-1 . Proceedings of the VI Russian Scientific and Technical Conference "New Information Technologies in Communication and Control Systems", May 15-16, 2007, Kaluga, p.289-296].

Выигрыш от применения интегрированных решений по сравнению с простым применением одновременно только мягких и только жестких решений при синхронизации можно приближенно оценить, например, для цепочек из пяти слов с порогом, равным двум, и для интегрированных мягких и жестких решений с порогом, равным шести, по формулеThe benefits of using integrated solutions compared to the simple application of only soft and only hard solutions at the same time during synchronization can be approximately estimated, for example, for chains of five words with a threshold of two, and for integrated soft and hard solutions with a threshold of six, by the formula

P(≤t) - вероятность синхронизируемых кодовых слов с исправляемыми ошибками,P (≤t) - probability of synchronized codewords with correctable errors,

,

где p - средняя вероятность ошибки на бит,where p is the average probability of error per bit,

t - максимальное число ошибок, которое можно исправить в каждом слове.t is the maximum number of errors that can be corrected in each word.

При средней вероятности ошибки на бит, равной 0,1, для вышеприведенного примера значение выигрыша ΔP будет равно 5,852·10^-2.When the average probability of error per bit is 0.1, for the above example, the gain ΔP will be 5.852 · 10 ^-2 .

Недостатком прототипа является недостаточная достоверность принимаемой информации в каналах связи с помехами, так как для синхронизации независимо применяются только мягкие и только жесткие решения и отсутствует их взаимная интеграция в единое целое.The disadvantage of the prototype is the lack of reliability of the received information in the communication channels with interference, since only soft and only hard decisions are independently used for synchronization and there is no mutual integration into a single whole.

В предлагаемом устройстве интегрированы мягкие и жесткие решения введением их общих пороговых элементов, что повышает достоверность принимаемой информации устройством кодовой цикловой синхронизации и, как следствие, обеспечивает возможность наиболее эффективной работы его в каналах с высоким уровнем помех.In the proposed device, soft and hard decisions are integrated by introducing common threshold elements, which increases the reliability of the received information by the code cyclic synchronization device and, as a result, makes it possible to work most efficiently in channels with a high level of interference.

Достигаемым техническим результатом устройства кодовой цикловой синхронизации является повышение достоверности принимаемой информации в каналах с высоким уровнем помех.Achievable technical result of the code cyclic synchronization device is to increase the reliability of the received information in channels with a high level of interference.

Claims

Code cyclic synchronization device with integrated soft and hard solutions, containing an information storage device consisting of RAM1, RAM2 and a control circuit, the input of which is the information input of the device, the most probable error vector generation circuit, adder block, word and number boundary determination circuit, determination circuit the boundaries of the blocks, the scheme of counting the sequence of numbers and the assembly scheme, while the input of the signs of the least reliable symbols of the device is a combined input for the circuit the most probable error vectors and the drive, and the output of the signs of the least reliable drive symbols is also the output of the device, the outputs of the most probable error vector generation circuit are connected to the inputs of the adder block, the other input of the adder block is connected to the information input of the device, which is combined with the input of the general determination circuit the boundaries of words and numbers, the outputs of the adder block are connected to the inputs of the circuits for determining the boundaries of the blocks, each of which contains circuits for determining the boundaries of words and numbers , a number filtering scheme, distributors, counter blocks, a threshold element block and a hard block boundary determination circuit, each word and number boundary determination circuit contains an error detection unit, a decoder unit and an adder unit modulo two, wherein each error detection unit is configured as two series-connected Huffman filters and a syndrome register, each Huffman filter consisting of a series-connected register and an adder modulo two, the output of the adder of the second Huffman filter soy inen with the input of the syndrome register, the output of the syndrome register is the output of the error detection unit and is connected to the input of the decoder unit, one output of which is connected to one of the distributor inputs, and the other output of the decoder unit is connected to the adder input modulo two, the other input of which is connected to the output the second Huffman filter, the output of the adder block is the output of the circuit for determining the boundaries of words and numbers, the output of the general circuit for determining the boundaries of words and numbers is connected to one of the inputs of the counter blocks, with the input of the filter circuits walkie-talkie numbers, with the input of the circuits for hard definition of the boundaries of the blocks and with the input of the circuit for counting the sequence of numbers, the outputs of the circuits for determining the boundaries of words and numbers contained in the circuits for determining the boundaries of blocks are connected to one of the inputs of the counters and to the input of the filtering scheme of numbers, other inputs of the block of counters connected to the outputs of the distributors, and one of the inputs of the distributors is connected to the outputs of the blocks of the decoders, the outputs of the blocks of the counters are connected to the inputs of the blocks of the threshold elements, while the sequence calculation circuit n measures contains a block of registers, an adder of numbers, a circuit for comparing numbers, a selection circuit, an account switcher, a circuit of register registers, a full adder and a circuit for determining a sequence, the inputs of a block of registers and a circuit for comparing are combined and are the input of a circuit for counting a sequence of numbers, the output of a block of registers is connected to the input the adder of numbers, the logical unit level is supplied to the other input of the adder of numbers, the output of the adder of numbers is connected to the input of the circuit of comparison of numbers, the output of which is connected to the input of the selection circuit, and d The input of the selection circuit and the input of the account switch are connected to the output of the full adder, the output of the selection circuit is connected to the input of the account switch, the output of the account switch is connected to the input of the account register circuit, the output of which is connected to one of the inputs of the full adder, and the other input of the full adder is connected to the level of the logical unit, the output of the full adder is connected to the input of the sequence determination circuit, the output of which is the output of the sequence counting circuit of numbers and connected to one of the inputs of the boundary determination circuit blocks that are combined and connected to one of the inputs of the switches and distributor circuits contained in the hard block boundary determination schemes, each hard block boundary determination circuit contains a switch, a filter, a distributor circuit, counters circuit, a threshold element, and the output of the switch is connected to the filter input and one of the inputs of the meter circuit, the filter output is connected to one of the inputs of the distributor circuit, the output of which is connected to the input of the meter circuit, and the output of the meter circuit is connected to the threshold input about an element, while the drive outputs are the output of the signs of the least reliable characters and the information output of the device, characterized in that common blocks of the threshold element for soft and hard decisions and assembly are introduced into the device, while one of the inputs of the common block of the threshold element of the word boundary determination circuit and numbers are connected to the outputs of the counter blocks for soft decisions, and the other input of the common block of the threshold element is connected to the output of the counter circuit in the hard definition circuit of the boundaries of the blocks, the output of the general the lock of the threshold element is connected to one of the inputs of the assembly, and the other input of the assembly is connected to the output of the threshold element in the hard block boundary determination circuit, and the outputs of the assemblies are connected to the inputs of the assembly circuit, the output of which is the output of the device for generating signals about the end of each information block.